专利名称：集成电路内码字的安全存储的制作方法
技术领域：
本发明涉及在集成电路内安全地存储码字，更具体地，涉及对集成电路的物理特
性所限定的码字进行安全存储。
背景技术：
对于需要安全数据事务(如，访问允许、安全许可、金融、银行业务、以及如在机顶 盒以及对付费娱乐的其他形式的访问中使用的数字权限管理)的许多应用来说，码字的安 全存储是非常重要的。 例如，可以为用户提供存储有密码字的信用卡。可以将该密码字与信用请求一起
发送至银行，该密码字向银行指示该信用请求确实来自于该特定信用卡。 美国专利6，836，430公开了一种具有用于存储二进制码字的多个晶体管的集成
电路，所述二进制码字由所述集成电路的物理特性永久地固定。 然而，获得对这种码字的未经授权的访问的技术正变得越来越复杂。这样的技术 可能涉及从管芯的封装中提取管芯和使管芯的背面变薄，以获得对物理电路的紧密访问， 使得可以执行测量以确定密码字。
发明内容
因此，本发明的目的是改进现有技术。 根据本发明的第一方面，提供了一种集成电路(10 ;40)，包括存储码字的多个晶 体管，其特征在于，码字的值是由所述多个晶体管中的至少第一晶体管的迁移率确定的。
因此，尝试破开集成电路的封装以及使管芯的背面变薄将典型地导致密码字在被 发现之前遭到破坏。这是因为尝试破开集成电路的封装以及使管芯的背面变薄导致晶体管 内物理应力的变化，从而迫使晶体管的迁移率发生变化，从而改变(破坏)密码字的值。
此外，可以将晶体管布置在集成电路的管芯的预定位置，与所述管芯的其他区域 相比，所述预定位置对受到的物理应力尤为敏感。例如，可以选择管芯的边缘或角，这是由 于(如在尝试反向设计电路的过程中可能发生的)在将管芯从封装去除时或在紧握管芯 时，这些位置尤为可能受到物理应力。 所述多个晶体管可以形成在两个不同状态下稳定的(双稳态)电路，晶体管的迁 移率可以将所述双稳态向这两个状态之一偏置。因此，在将双稳态上电时双稳态稳定到的 状态可以用于确定码字。例如，如果双稳态具有稳定状态逻辑O和逻辑l，并且被其晶体管 的迁移率向逻辑1偏置，则该双稳态所存储的码字是逻辑1。 所述集成电路可以包括用于存储码字的多个双稳态，每个双稳态向其两个稳定状 态中具体一个稳定状态偏置。例如，如果集成电路具有两个双稳态， 一个双稳态向逻辑0偏 置而另一个双稳态向逻辑1偏置，则这两个双稳态所存储的码字是"01"。
术语码字的使用并不暗示码的具体格式，可以根据每个双稳态稳定到两个状态中 的哪个状态来限定其他码字。例如，如果两个具体的双稳态都稳定到稳定状态逻辑0，则码
3字可以是字母数字字符的第一长序列，或者如果两个双稳态中一个稳定到稳定状态逻辑O 而这两个双稳态中的另一个稳定到稳定状态逻辑l，则码字可以是字母数字字符的第二长 序列。 集成电路的设计者典型地的设计工作局限于工艺技术(如可以提供给电路的和/ 或电路组件可承受的电流的最大级别)内。在设计者控制下的一个重要方面是晶体管的宽 长比(W/L)，典型地使用大于1的W/L比使得这些宽长比通常给出在快速切换能力与低电流 消耗之间的最佳折中。 然而，与一般设计实践相反，根据本发明的优选实施例，晶体管的W/L可以被设置 成小于1的值。这使得在晶体管保持在最大允许电流电平之内时可以硬导通(例如以高 VGS-VT值操作)晶体管，以增强晶体管之间迁移率差异对电路的影响。
显而易见，在其他实施例中还将使用大于1的W/L比的范围。 典型地，码字根据在晶体管的制造时自然出现的随机迁移率变化取随机值。备选 地，通过施加应力层以改变晶体管的迁移率可以在集成电路的制造期间将码字设置成预定 的值，从而设置期望的码字。例如，为了标识码字内的位置，或为了在复码字的连续读出过 程中同步，可以使用这些应力层来设置码字特定部分的值。 根据本发明的第二方面，提供了一种设备，包括根据第一方面的集成电路，以及 用于连接至所述集成电路和读取码字的读取器装置，所述读取器装置包括用于驱动集成电 路以确定码字的驱动器装置。 根据本发明的第三方面，提供了一种用于读取在根据第一方面的集成电路中存储 的码字的方法，该方法包括驱动集成电路，以根据集成电路的晶体管中至少一个晶体管的 迁移率来确定码字。 根据本发明的第四方面，提供了一种改变在根据第一方面的集成电路内存储的码 字的值的方法，该方法包括向集成电路的管芯施加物理应力，从而改变该管芯上晶体管的 迁移率，并从而改变码字的值。
现在将参考附图以示例的方式来描述本发明的实施例，附图中 图1示出了根据第一实施例的集成电路和读取器装置； 图2示出了根据第二实施例的集成电路中的电路的图示； 图3示出了具有应力层的晶体管的示意图，所述应力层修改晶体管内的应力； 图4示出了根据第三实施例的集成电路中的电路的图示； 图5示出了根据第三实施例的集成电路，所述集成电路包括图4所示电路中的四 个电路； 图6示出了根据第四实施例的集成电路中的电路的图示。 相同或相似的参考标记表示相同或相似的特征。附图并不是按比例绘制的。
具体实施例方式
现在将关联图1所示的设备12来描述本发明的第一实施例。设备12包括集成 电路10和读取器装置15。集成电路10包括具有三个晶体管TRA、TRB和TRC的电路，这三个晶体管具有相应的迁移率yA、 yB和iiC。如本领域技术人员将意识到的，由于掺杂原 子的位移的随机发生以及这些器件的沟道区域中的其他原子级缺陷，这些迁移率将彼此不 同。因此，迁移率yA、 iiB和yC存储随机码字，在制造电路时不知道所述随机码字的值。
读取器装置15包括用于从集成电路10读取码字的驱动器电路DRV，所述驱动器电 路DRV包括测量电路MSR和三个比较器电路CAB、CBC、和CAC。晶体管TRA、TRB和TRC的栅 极和漏极端子连接至驱动器电路DRV，这些晶体管的源极端子连接至地电势GND。
在使用中，驱动器电路DRV首先向晶体管的栅极施加控制信号CS。晶体管具有 2.5V的阈值电压(VT)，控制信号CS具有5V的电压。因此，栅极-源极电压(VGS)是5V， VGS-VT是2.5V，从而使晶体管完全(硬)导通。此时流经晶体管的电流IA、 IB和IC的电 平将分别依赖于迁移率P A、 ii B和ii C的级别。 接下来，驱动器电路使用测量电路MSR来测量电流IA、 IB和IC的电平，并使用比 较器CAB、 CBC和CAC根据电流电平来确定码字。因此，利用晶体管TRA、 TRB和TRC的迁移 率ii A、 ii B和ii C来确定码字的值。 未经授权尝试获得对晶体管TRA、TRB和TRC的紧密物理访问有可能改变作用在晶 体管TRA、TRB和TRC上的物理应力，从而使得迁移率y A、 y B和y C改变，并且从而在可以 对晶体管进行直接测量之前破坏码字。 在第一实施例中，通过将电流IA、 IB和IC彼此相比较来确定码字。更具体地，三 个比较器CAB、CBC和CAC分别将IA与IB相比较、将IA与IC相比较、以及将IB与IC相比 较。根据两个所比较的电流中哪个电流是最高的，每个比较器的输出是逻辑1或逻辑0。因 此，码字由三个逻辑位构成，每个逻辑位针对一个比较器的输出。 当然，本领域技术人员可以容易地想到由三个电流IA、IB和IC的电平得到码字的 许多其他方法。例如，可以对电流的电平进行测量并与阈值电平相比较以确定码字，或者可 以使用模拟至数字转换器将电流的电平转换成数字值，然后组合所述数字值以得到码字。
备选地，可以使用这三个电流来确定三个相应的码字。例如，可以将电流IA与读 取器的参考电流电平相比较，如果电流IA比参考电流电平高则码字可以是"l"，或者如果 电流IA比参考电流电平低则码字可以是"O"。 在第一实施例中，晶体管TRA、 TRB和TRC具有小于1的W/L比，以实现高VGS-VT 值，以便使晶体管之间迁移率的差异最明显。为了避免不确定性，声明VGS是晶体管的栅 极_源极电压，VT是晶体管的阈值电压，VGS-VT值越大晶体管越难导通。
第一实施例中使用的晶体管TRA、TRB和TRC是M0SFET晶体管。然而备选地，可以 使用其他类型的晶体管，如双极晶体管。 作为第一实施例的备选，可以在集成电路10内而不是在单独的读取器装置15内 实现驱动器电路DRV。然后，可以由集成电路10的附加电路，如用于在与外部设备进行数据 交换期间对数据进行加密/解密的加密电路，来使用密码字的值。 图2示出了根据本发明第二实施例的集成电路中的双稳态闩锁电路的图示。该双 稳态闩锁电路具有输出0P1和0P2，并且如对于本领域技术人员而言将显而易见的，双稳态 闩锁的两个稳定状态是0P1 =逻辑1和0P2 =逻辑0，或者0P1 =逻辑0和0P2 =逻辑1。
该闩锁电路具有六个晶体管TRll、 TR12、 TR13、 TR14、 TR15和TR16以及开关SO。 由于掺杂原子的位移的随机发生以及在制造时在这些器件的沟道区域中发生的其他原子级缺陷，晶体管的迁移率彼此不同。晶体管TR13和TR16分别具有迁移率y 11和y 12，以 及具有小于1的W/L值。 晶体管TR11、TR12、TR13形成串联晶体管第一分支，晶体管TR14、TR15、TR16形成 串联晶体管第二分支。第一分支的输出节点0P1与第二分支的输入节点(TR14和TR15的栅 极)连接，第二分支的输出节点0P2与第一分支的输入节点(TR11和TR12的栅极)连接， 从而形成(双稳态的)闩锁。 当开关SO打开的情况下向电路施加电源电压VDD时，晶体管TR13和TR16都完全 导通(即，它们的栅极电压都远远高于它们的阈值电压)，因此晶体管TR13和TR16之间迁 移率的差异导致了它们传导率的差异。高的栅极电压将使迁移率差异同还可以导致传导率 差异的其他类型的变化(如阈值电压变化)相比占主导地位。 然后，当开关SO闭合时，电流流经TR11、TR12、TR14和TR15，根据TR13与TR16之 间传导率的差异，闩锁电路将趋于稳定在稳定状态0P1 =逻辑1且0P2 =逻辑0、或者0P1 二逻辑0且0P2 =逻辑1。 在闭合开关SO时闩锁所稳定到的逻辑状态是可再现性极好的，是通过制造过程
来随机确定的，并且因此甚至对于制造商都是未知的。例如，这些闩锁中的128个闩锁的集
合可以产生用于加密用途的128位码字(加密密钥)。由于码字基于闩锁的晶体管之间迁
移率的差异，所以为了确定码字而试图反向设计电路很容易破坏码字。 开关SO的使用确保了在对闩锁电路上电时晶体管TR13和TR16立即开始传导不
同电平的电流，这有助于确保每当开关SO闭合时闩锁电路稳定到相同的稳定状态。备选
地，可以省略开关SO，在这种情况下通过提高电源的电压电平VDD来为闩锁上电。 在第二实施例中，闩锁电路的晶体管的迁移率在制造时取随机值，然而备选地，可
以通过向晶体管中的一个或更多个晶体管施加应力层来有目的地改变这一个或更多个晶
体管的迁移率。迁移率的有目的的修改可能导致闩锁稳定到预定的状态，从而使得可以存
储预定的码字。例如，如果将晶体管TR16的迁移率ii 12设置在比晶体管13的迁移率ii 13
高的级别处，则TR16的传导率将比TR13的传导率高，因此当开关SO闭合时闩锁电路将趋
于稳定在稳定状态0P1 =逻辑1且0P2 =逻辑0，而不是另一稳定状态0P1 =逻辑0且0P2
=逻辑1。 在这种情况下，根据闩锁稳定到了这两个状态中的哪个状态来确定码字的值。例 如，如果0P1 = 1并且0P2 = 0，则码字可以是"10"，如果0P1 = 0并且0P2 = l，则码字可 以是"01"。 在与图1所示相类似的布置中，可以采用由外部设备的驱动器电路来驱动第二实 施例的集成电路，在图1中由读取器装置15的驱动器DRV来驱动第一实施例的集成电路。 例如，第二实施例的集成电路可以嵌入在信用卡内，信用卡读取器可以包括用于驱动第二 实施例的集成电路的驱动器电路。用于驱动第二实施例的集成电路的驱动器电路向图2的 电路施加电压VDD和GND，然后施加控制电压以闭合开关SO，然后读取闩锁所稳定到的状态 以确定码字。 第一和第二实施例描述了根据制造过程中的自然变化来设置晶体管迁移率从而 设置码字的实现方式。下面，将参考图3来描述一种方法，用于有目的地并且可控地影响晶 体管的迁移率，以使得可以存储预定的码字。
图3示出了晶体管TRAN的示意性截面图，所述晶体管TRAN形成在衬底SUB上，可 以用于实现晶体管TRA、TRB、TRC、TR11、TR12、TR13、TR14、TR15和TR16中的一个或更多个。 晶体管TRAN是MOS晶体管，并且包括栅极电极GTE、源极电极SRC、以及漏极电极DRN。这些 电极被氧化层ISOL和两个栅极隔离物GS隔开。氧化层IS01填充衬底中的两个槽，这两个 槽形成了用于将晶体管的源极-漏极沟道与任何其他附近的晶体管隔离的浅槽隔离。 [OO51] 晶体管TRAN具有覆盖层(应力层)CAP，所述覆盖层(应力层)CAP修改晶体管 TRAN内的应力，从而修改晶体管的迁移率。例如，图3示出了力FRC，该力FRC用于压縮晶 体管的栅极区域，从而影响迁移率。力FRC主要是由于覆盖层CAP与衬底SUB的热膨胀系 数的差异而导致的。 覆盖层CAP和晶体管的其他各种层的热膨胀系数将依据它们的成分的不同而不 同，从而可以控制它们的成分以设置晶体管内的应力。可以对晶体管同时施加压縮应力和 拉伸应力，并且已报告了 30 %到70%间的迁移率变化。 覆盖层CAP可以在多个晶体管上延伸，并且可以在不同的区域具有不同的成分， 以向该覆盖层CAP之下的晶体管施加不同的应力。 拉伸应力往往提高NMOS晶体管中的迁移率和降低PMOS晶体管中的迁移率，而压 縮应力往往提高PMOS晶体管中的迁移率和降低NMOS晶体管中的迁移率。为了进一步描述 应力如何影响晶体管迁移率，请读者参见美国专利7， 023， 018。 使用覆盖层来影响迁移率是尤其有利的，因为在未经授权尝试提取码字期间发生 的对覆盖层的任何破坏有可能改变晶体管的迁移率，从而在码字能够被发现之前破坏码字。 除了覆盖层的应用以外，可以存在许多本领域技术人员所公知的其他应力修改机 制。例如，用于将MOS晶体管电连接在一起的金属层是软的并且可以导致拉伸应力，用于封 装电路的模压塑料封装在冷却之后收縮并导致压縮应力。浅槽隔离也可以产生应力。然而， 同由于覆盖层而导致的应力相比，这些应力的起源距离晶体管的栅极区域更远。因此，优选 的是使用覆盖来设置晶体管内的应力。还可以通过与衬底的栅格方向成一定角度形成晶体 管来控制晶体管的迁移率。 现在将参考图4和5来描述本发明的第三实施例。图4示出了在图5所示集成电 路40内实现了四次的(双稳态)闩锁电路的电路图。闩锁电路包括四个晶体管TR21、TR22、 TR23和TR24以及用于在向闩锁的不同部分供电时进行控制的两个开关集合Sl和S2。
在集成电路40的拐角(同图5清晰示出的相比，距离拐角要近得多)形成闩锁电 路41、42、43和44。 晶体管TR21、 TR22形成串联晶体管第一分支，晶体管TR23、 TR24形成串联晶体管 第二分支。第一分支的输出节点0P3可以经由开关S2的第一开关连接至第二分支的输入 节点(TR23和TR24的栅极)，第二分支的输出节点0P4可以经由开关S2的第二开关连接至 第一分支的输入节点(TR11和TR12的栅极)，从而形成(双稳态)闩锁。
为了操作闩锁，首先将开关集合Sl和S2都打开。然后闭合开关Sl以将TR22和 TR24完全导通，TR22与TR24之间迁移率的差异意味着输出0P3和0P4中的一个比输出0P3 和0P4中的另一个被拉到与地电势更近。然后，打开开关Sl并闭合开关S2，在闩锁的两个 串联分支之间施加反馈。这使得闩锁根据开关S1闭合时两个输出中哪个被拉到与地电势
7更近来翻转成稳定状态0P3 =逻辑1并且0P4 =逻辑0，或者稳定状态0P3 =逻辑0并且 0P4 =逻辑1。 根据图4的电路图，集成电路40包括四个电路41、42、43和44。在电路41、42和 44内，由压縮应力层SLC修改了晶体管TR24的迁移率y 22。因此，电路41、42和44的晶 体管TR24具有比电路41 、42和44的晶体管TR22更低的迁移率，从而将电路41 、42和44向 稳定状态0P3 = 1并且0P4 = 0偏置。在电路43中，由拉伸应力层SLT修改了晶体管TR24 的迁移率P 22。因此，电路43的晶体管TR24具有比电路43的晶体管TR22更高的迁移率， 从而将电路43向稳定状态0P3 = 0并且0P4 = 1偏置。如先前关于图3描述的，通过控制 覆盖层CAP的成分来形成应力层SLC和SLT。 在第三实施例中，仅在晶体管TR24上施加应力层，然而也可以向TR21、 TR22或 TR23中的一个或更多个施加应力层。例如，电路41、42和43的晶体管TR21和TR22可以具 有施加至所述晶体管TR21和TR22的压縮应力层，并且电路41、42和43的晶体管TR23和 TR24都具有施加至所述晶体管TR23和TR24的拉伸应力层。这提高了晶体管TR21和TR24 的迁移率并降低了 TR22和TR23的迁移率，从而进一步改进了将电路41、42和43向稳定状 态0P3 = 1并且0P4 = 0偏置的程度。 使用标准CMOS制造工艺来制造闩锁电路，典型地该闩锁电路不需要任何附加的 处理步骤，从而使得可以实现低成本的制造。晶体管TR21和TR23是PM0ST器件，晶体管 TR22和TR24是NM0ST器件。 采用类似于图1所示的布置，集成电路40可以连接至包括驱动器装置的读取器装 置(图中未示出)。驱动器装置可以驱动电源端子VDD和GND以及开关S1和S2，并接收输 出0P41、0P42、0P43和0P44，以便确定码字。例如，集成电路40可以被嵌入个人ID(识别) 卡内，ID卡读取器可以包括用于驱动集成电路的驱动器电路。 ID卡的集成电路40可以包括无线收发器，使得该集成电路40可以无线地连接至 ID卡读取器的驱动器电路。然后，无线收发器可以使用诸如近场通信(NFC)之类的无线协 议从驱动器电路接收指令。无线收发器可以根据所述指令向闩锁电路41、42、43和44施加 电压，然后以无线方式将闩锁的状态和/或码字发送回驱动器电路。 可以使用输出0P41、0P42、0P43和0P44来确定单个码字或多个码字。例如，一个 码字可以基于输出0P41、 0P42和0P43，而另一个码字可以基于输出0P42和0P44。显而易 见，如果实现了更高数目的图4的电路以在集成电路40内存储码字，则更高数目的码字组 合变为可用，并且在尝试获得对电路的紧密物理访问期间码字被破坏的可能性提高。
现在将参考图6来描述本发明的第四实施例，图6示出了图2和图4的电路的备 选电路。 图6中所示的双稳态闩锁电路包括连接在电源VDD3与闩锁反馈连接之间的两个 电容器。闩锁反馈连接将由晶体管TR31和TR32形成的第一串联分支连接至由晶体管TR33 和TR34形成的第二串联分支。晶体管TR34具有比晶体管TR32的迁移率y 31高的迁移率 P 32，以便将闩锁向状态0P5 =逻辑1并且0P6 =逻辑0偏置。 如图6所示，由随时间向上倾斜的电源电压VDD3来驱动闩锁。由于电容器的缘故， 使得晶体管的栅极在VDD3向上倾斜期间将被上拉，因此晶体管TR32和TR34将完全导通。 由于TR34比TR32具有更高的迁移率，所以输出0P6比输出0P5被拉到与地电势更接近，因此闩锁翻转到状态0P5 =逻辑1并且0P6 =逻辑0。 通过阅读本公开，其他变化和修改对于本领域技术人员而言将是显而易见的。这
样的变化和修改可以涉及现有技术已知的等效或其他特征，可以代替这里已公开的特征使
用这些等效或其他特征，或除了这里已公开的特征之外另外使用这些等效或其他特征。 尽管所附权利要求针对特征的特定组合，然而应理解，本发明的公开范围还包括
任何新的特征或这里显式或隐式公开的特征的任何新的组合或其任何概括，不管其是否涉
及与任何权利要求中当前要求保护的发明相同的发明，也不管其是否减轻了与本发明所解
决的技术问题相同的技术问题当中的任何或全部。 也可以在单个实施例中以组合的形式提供在分开的实施例的内容中公开的特征。 相反，为了简要，也可以分开地或以任何子组合的形式来提供在单个实施例的内容中描述 的各个特征。 这里申请人给出提示，在本申请的审查过程中或者在对得自于本申请的任何其他 申请的审查的过程中，可以将新的权利要求明确表达成这样的特征和/或这样的特征的组合。 为了完整性，还声明术语"包括"不排除其他元素或步骤，术语"一个"或"一种"不 排除多个，权利要求中的参考标记不应被解释为限制权利要求的范围。
权利要求
一种集成电路(10；40)，包括存储码字的多个晶体管(TRA、TRB、TRC；TR11、TR12、TR13、TR14、TR15、TR16)，其特征在于，码字的值是由所述多个晶体管中的至少第一晶体管(TRA；TR13)的迁移率(μA、μB、μC；μ11、μ12)确定的。
2. 根据权利要求1所述的集成电路，其中，码字的值是由所述多个晶体管中的第一晶体管(TRA、TR13)与另一晶体管(TRB、 TRC、 TR16)之间迁移率(y A、 y B、 y C ; y 11、 y 12)的差异确定的。
3. 根据权利要求2所述的集成电路，其中，所述多个晶体管(TRll、 TR12、 TR13、 TR14、TR15、 TR16)被布置为形成具有两个稳定状态的双稳态电路；第一晶体管与另一晶体管(TR13、TR16)之间迁移率(y 11、 iU2)的差异将所述双稳态电路向所述稳定状态中的一个或另一个偏置，从而确定码字。
4. 根据权利要求3所述的集成电路，其中，所述多个晶体管包括包含所述第一晶体管(TR13 ;TR22 ;TR32)在内的串联晶体管第一分支(TRll、 TR12、 TR13 ;TR21、 TR22 ;TR31、TR32);以及包含所述另一晶体管(TR16、 TR24 ;TR34)在内的串联晶体管第二分支(TR14、TR15、TR16 ;TR23、TR24 ;TR33、TR34);其中，所述第一分支的输出节点(0P1 ;0P3 ;0P5)连接至所述第二分支的输入节点，所述第二分支的输出节点(OP2 ;0P4 ;OP6)连接至所述第一分支的输入节点，从而形成所述双稳态电路。
5. 根据权利要求3或4所述的集成电路，包括多个所述双稳态电路。
6. 根据前述任一权利要求所述的集成电路，其中，至少所述第一晶体管(TRA、 TRB、TRC ;TR13、TR16)具有小于1的宽长比。
7. 根据前述任一权利要求所述的集成电路，其中，至少所述第一晶体管(TRA、 TRB、TRC;TR13、 TR16)位于集成电路的管芯的预定位置，所述预定位置比管芯的其他区域对受到的物理应力更敏感。
8. 根据权利要求7所述的集成电路，其中，所述预定位置是所述集成电路的管芯的角落或边缘。
9. 根据前述任一权利要求所述的集成电路，其中，提供应力层(CAP)以影响晶体管内的应力，从而控制晶体管的迁移率并由此控制码字的值。
10. 根据权利要求9所述的集成电路，其中，所述应力层(CAP)包括压縮应力层(SLC)和拉伸应力层(SLT)，所述压縮应力层(SLC)设置第一级别的迁移率，所述拉伸应力层(SLT)设置第二级别的迁移率。
11. 一种设备(12)，包括前述任一权利要求所述的集成电路(10、40)以及用于连接至所述集成电路(10、40)并读取码字的读取装置(15)，所述读取装置(15)包括用于驱动所述集成电路(10、40)以确定码字的驱动器装置(DRV)。
12. —种读取根据权利要求l所述的集成电路(10、40)中存储的码字的方法，该方法包括驱动所述集成电路以确定码字，所述码字是由所述集成电路的晶体管(TRA、 TRB、 TRC ;TR22、TR24)中的至少一个晶体管的迁移率(y A、 y B、 y C ; y 21、 y 22)确定的。
13. —种改变根据权利要求1所述的集成电路(10、40)内存储的码字的值的方法，该方法包括向所述集成电路的管芯施加物理应力，从而改变所述管芯上的晶体管的迁移率并由此改变码字的值。
全文摘要
本发明公开了一种用于安全存储码字的集成电路(10)。码字的值依赖于集成电路的至少一个晶体管(TRA、TRB、TRC)的迁移率(μA、μB、μC)。本发明还公开了一种读取装置(15)、一种用于确定来自集成电路(10)的码字的值的方法、以及一种改变码字的值的方法。
文档编号G11C17/12GK101779251SQ200880103154
公开日2010年7月14日 申请日期2008年8月13日 优先权日2007年8月15日
发明者汉斯·保罗·图因侯特, 马塞尔·佩尔戈姆, 马尔腾·韦尔特雷格特 申请人:Nxp股份有限公司