专利名称：具有多功能选通端子的存储设备的制作方法
技术领域：
本发明 一般涉及半导体设备。
背景技术：
许多计算机和电子产品中均存在诸如存储设备的半导体设备。存储设备存储数 据。在写操作中，将输入数据存储到存储设备中。在读操作中，从存储设备输出输出数据。
大多数存储设备具有数据(输入/输出)引脚和数据选通引脚。数据引脚运载送 往和来自存储设备的输入和输出数据。数据选通引脚运载数据的定时信息。
—些存储设备具有两组独立的数据选通引脚写数据选通引脚和读数据选通引 脚。写数据选通引脚运载输入数据的定时信息。读数据选通引脚运载输出数据的定时信息。
在大多数情况下，在读操作期间不使用写数据选通引脚；在写操作期间不使用读 数据选通引脚。 在某些操作中不使用某些引脚造成了资源的浪费。
发明内容
本发明提出了使用存储设备的数据选通引脚来执行各种功能的电路和方法。
—方面，本发明包括具有一些用于传输输入数据和输出输出数据的数据收发器的 存储设备。 一些写选通收发器传输输入数据的定时信息。 一些读选通收发器传输输出数据 的定时信息。而辅助电路通过读选通收发器和写选通收发器传输辅助信息。该辅助信息是 输入和输出数据的非定时信息。辅助信息的例子包括反相(inverting)码、奇偶校验码、温 度码和定时校准码。 按照本发明实施例的包括多个收发器的设备，包括多个数据收发器，用于传送输 入数据和输出数据；多个写选通收发器，用于传送所述输入数据的定时信息和传送第一组 辅助信息；多个读选通收发器，用于传送所述输出数据的定时信息和传送第二组辅助信息； 以及连接到所述数据收发器和所述写和读选通收发器的辅助电路，所述辅助电路配置成在 所述读选通收发器传送所述输出数据的定时信息时控制所述写选通收发器来传输所述第 一组辅助信息，并在所述写选通收发器传送所述输入数据的定时信息时控制所述读选通收 发器来传输所述第二组辅助信息。 另一方面，本发明包括在存储设备中传输数据的方法。该方法通过数据收发器向 存储设备发送数据和接收来自该设备的数据。该方法通过写选通收发器传输输入数据的定 时信息。该方法通过读选通收发器传输输出数据的定时信息。该方法使用读选通收发器来 在写选通收发器传输输入数据的定时信息期间传输辅助信息。该方法使用写选通收发器来在读选通收发器传输输出数据的定时信息期间传输辅助信息。 按照本发明实施例的在具有多个收发器的设备中传送数据的方法，包括通过写选通收发器传送输入数据的定时信息，并通过所述写选通收发器传送第一组辅助信息；通过读选通收发器传送输出数据的定时信息，并通过所述读选通收发器传送第二组辅助信息；当所述读选通收发器传送所述输出数据的定时信息时，传输所述第一组辅助信息；以及当所述写选通收发器传送所述输入数据的定时信息时，传输所述第二组辅助信息。
图1示出了根据本发明的实施例的存储设备。 图2是图1的存储设备的示范定时图。 图3是图1的存储设备的辅助电路和收发器电路的电路图。 图4是图3的反相控制器的电路图。 图5示出了具有反相信息的示范数据。 图6是图4的存储设备的示范定时图。 图7是图3的奇偶校验控制器的电路图。 图8示出了具有奇偶校验信息的示范数据。 图9是图7的存储设备的示范定时图。 图10是图3的温度报告器的电路图。 图11示出了示范的温度信息。 图12是图10的存储设备的示范定时图。 图13是图3的校准器的电路图。 图14示出了示范的校准定时信息。 图15是图13的存储设备的示范定时图。 图16示出了图3的辅助电路和收发器电路的备选实施例。 图17示出了根据本发明的实施例的系统。
具体实施例方式
以下描述和附图充分地说明了本发明的一些特定实施例，以便使本领域技术人员可以实施本发明。其他实施例可以引入结构的、逻辑的、电的、过程的和其他方面的更改。在这些附图中，多个视图中相似的附图标记表示基本相似的组件。实例仅仅代表可能的变化。某些实施例的一些部分和特征可包含在另一些实施例中，或是被后者的一些部分和特征代替。本发明的范围涵盖了权利要求和所有可用等价物的整个范围。 图1示出了根据本发明的实施例的存储设备。存储设备100包括存储器阵列102，它具有以行和列形式设置的多个存储器单元103。 响应地址线(地址总线)108上提供的地址信号A0至AX (AO-AX)，行解码器104和列解码器106对存储器单元103进行存取。 根据线144上的信号，行地址缓冲器134将线108上的行地址传输到行解码器104。根据线146上的信号，列地址缓冲器136将线108上的列地址传输到列解码器106。
根据控制输入线120上的控制信号，控制电路118对存储设备100的操作进行控制。存储设备100的操作的例子包括读操作、写操作和刷新操作。线120上的控制信号的实例包括时钟信号CLK、行存取选通信号RAS^列存取选通信号CAS^写使能信号WE*和芯片选择信号CS*。 刷新控制器145对存储设备100的刷新操作进行控制，以刷新存储器单元103的内容。 写操作将来自数据线194的数据写入存储器单元103。读操作将来自存储器单元
103的数据读至数据线194。通过地址信号A0-AX的组合提供了正在被读或写的存储器单
元103的行或列的地址。刷新操作对存储器单元103的内容进行刷新。 在存储设备100的各种操作期间，控制电路118激活某些使能信号。这些使能信
号的例子包括写数据使能信号WDENO-WDENn、读数据使能信号RDENO-RDENn、写选通使能信
号WSENO至WSENm以及读选通使能信号RSENO至RSENm。下面，结合后续附图描述了这些使
能信号的功能。 存储设备100还包括输入数据路径111、输出数据路径122、选通收发器电路170以及数据收发器电路190。数据收发器电路190将数据送往存储设备100和从该设备接收数据。传输到存储设备IOO的数据是输入数据。存储设备100输出的数据是输出数据。选通收发器电路170传输输入数据和输出数据的定时信息。 选通收发器电路170包括具有写选通收发器(WST TX) 172 (172_0至172-M)的写选通单元171和具有读选通收发器(RST TX) 174 (174-0至174-M)的读选通单元173。写选通单元171传输输入数据的定时信息。线182上的写选通信号WDQS(O-M)表示输入数据的定时信息。读选通单元173传输输出数据的定时信息。线184上的读选通信号RDQS(0-M)表示输出数据的定时信息。 数据收发器电路190包括数据收发器(D TX) 192(192-0至192-N)。数据收发器192是双向电路；它们在两个方向上传输数据。数据收发器192既传输输入数据和也传输输出数据。线194上的数据信号或数据DQ(0-N)既表示输入数据也表示输出数据。DQ(O-N)表示存储设备IOO在写操作期间接收数据时的输入数据。DQ(O-N)表示存储设备100在读操作期间输出数据时的输出数据。 在写操作期间，数据路径111在数据收发器电路190与存储器阵列102之间传输数据。在读操作期间，数据路径122在数据收发器电路190与存储器阵列102之间传输数据。 存储设备100还包括辅助电路195，用于执行各种功能和用于向存储设备100传输辅助信息以及从该设备接收辅助信息。在一些实施例中，辅助电路195使用选通收发器电路170来传输辅助信息。辅助信息不是输入数据和输出数据的定时信息。辅助信息的例子包括反相码、奇偶校验码、温度码和定时校准码。 反相码运载了与送往和来自存储设备100的输入和输出数据的反相相关的信息。奇偶校验码运载了送往和来自存储设备100的输入和输出数据的奇偶校验信息。温度码运载了存储设备100的温度信息。定时校准码运载了用于校准从存储设备IOO输出的输出数据的定时的校准信息。 图1包括了连接于各元件之间的的多条线，如线185、187、189、191、193、196和198。线185、187、189、191、193、196和198中的每一条线又包含了多条线。为简明期间，图
71将线185、 187、 189、 191、 193、 196和198的每条线表示为单条线。 线182、 184和194与存储设备100的外部端子或连接对应。在一些实施例中，线 1S2、184和194与存储设备100的封装的集成电路上的引脚或焊球对应。在其他实施例中， 线182U84和194与存储设备100的电路管芯上的焊盘对应。 存储设备100可以是动态随机存取存储(DRAM)设备。DRAM设备的实例包括通常 称为SDRAM、 SDRAM II、 SGRAM(同步图形随机存取存储器)、DDR SDRAM(双倍数据速率的 SDRAM) 、 DDR II SDRAM、 DDR III SDRAM、 GDDR III SDRAM(图形双倍数据速率)和Rambus DRAM设备的同步DRAM。为了简明，省略了存储设备100的一些元件。 图2是图1的存储设备的示范定时图。在图2中，T0至T12表示不同时间。CLK 表示线110上的CLK信号(图1)。在不同时间处发出读和写命令。例如，在时间TO处，在 存储设备100的读操作期间发出读命令。又如，在时间T3处，在存储设备100的写操作期 间发出写命令。根据线120(图1)上的控制信号(如RAS^CAS^WE承和CS承信号)的信号 电平的组合，发出读和写命令。例如，RAS^CAS^WE承和CS*信号的信号电平的一种组合发 出读命令；而RAS^CAS^WE承和CS承信号的信号电平的另一种组合发出写命令。
RDQS信号表示图1的RDQS(O-M)的其中之一。WDQS信号表示图1的WDQS(0-M) 的其中之一。DQ表示图1的DQ(O-N)的其中之一。在图2中，DQ信号表示数据D0和数据 DI。 D0是输出数据。DI是输入数据。在发出读命令之后的特定时间处，从存储设备100输 出D0。例如，在时间T2-T6之间输出D0。在发出写命令之后的特定时间处，存储设备100 接收DI。例如，在时间T7-T11之间接收DI。 在时间T0处发出读命令之后，存储设备100在时间T2-T6之间输出输出数据D0。 运载输出数据D0的定时信息的RDQS信号在时间T2-T6之间被激活。图2示出，当RDQS信 号在时间T2-T6之间被激活时，它发生了切换(转换)。因为在时间T2-T6之间仅输出输 出数据D0，所以在时间T2-T6之间仅激活RDSQ信号，以运载输出数据的定时信息。因为直 到时间T7才接收输入数据DI，所以直到时间T7才激活WDQS信号，以运载DI的定时信息。 由此，在时间T2-T6之间，可以使用或激活WDQS信号来运载其他信息。 在图2表示的示范时序图中，在输出输出数据D0期间，激活写选通信号WDQS，以运 载辅助信息。如图l所示，辅助信息的例子包括反相码、奇偶校验码、温度码和定时校准码。 在图3至图15中，更详细地描述了辅助信息。 使用类似的方法，也可以激活读选通信号RDQS，以便在输入输入数据DI期间运载 辅助信息。例如，在时间T7-T11之间，可以激活RDQS信号，以便在输入DI期间运载辅助信 息。在时间T7-T11之间，由WDQS信号运载输入信号DI的定时信息。 在某些实施例中，部分地激活(部分地使用)WDQS信号来运载辅助信息，使得激活 该WDQS的时段比传输输出数据DO的整个时段短。例如，可以仅在时间T2-T6之间的部分 时段内而非在时间T2-T6之间的整个时段内激活WDQS信号。 在其他实施例中，全程地激活(全程地使用)WDQS信号，以便在等于传输输出数据 D0的整个时段的时段内运载辅助信息。例如，可以在时间T2-T6之间的整个时段内激活该 WDQS信号。 在某些实施例中，部分地激活RDQS信号来运载辅助信息，使得激活该RDQS的时段 比传输输入数据DI的整个时段短。例如，可以仅在时间T7-T11之间的部分时段内而非在时间T7-T11之间的整个时段内激活RDQS信号。 在其他实施例中，激活RDQS信号，以在等于传输输入数据DI的整个时段的时段内运载辅助信息。例如，可以在时间T7-T11之间的整个时段内激活该RDQS信号。
图3是图1的辅助电路和收发器电路的电路图。辅助电路195通过选通收发器电路170向存储设备100 (图1)传输辅助信息和从该设备接收辅助信息。辅助电路195也操作送往和来自数据收发器电路190的数据。 在某些实施例中，在使用读选通收发器174来传输输入数据的定时信息期间，辅助电路195使用写选通收发器172来传输辅助信息。在其他实施例中，在使用写选通收发器172来传输输出数据的定时信息期间，辅助电路195使用读选通收发器174来传输辅助信息。 辅助电路195包括反相控制器304、奇偶校验控制器307、温度报告器310和校准器313。辅助电路195通过线391和线392连接到数据收发器电路190，通过线311连接到数据输入路径111的输入节点，以及通过线322连接到数据输出路径122的输出节点。
图3中的某些线与图1中的某些线类似。在图3中，线391和392分别与图1中的线191和192类似。线311和322分别与图1中的线196和198类似。
辅助电路195也连接到选通收发器电路170，以传输包括输入反相码INVi、输出反相码INVo、输入奇偶校验码Pi、输出奇偶校验码Po、温度码IMP和定时校准码CAL在内的一些码。这些码INVi、 INVo、 Pi、 Po、 TMP和CAL表示辅助信息。INVo、 Po和TMP构成第一组辅助信息。INVi、Pi和CAL构成第二组辅助信息。 每个写选通收发器712均具有接收器372和发射器373。接收器372由写使能信号WSEN0-WSEN3控制，在图1中，将这些信号表示为WSENO-WDENm。在合适的时间处，激活WSEN0-WSEN3，以允许接收器372传输输入数据的定时信息(WDQS)或辅助信息(例如INVi、Pi禾口 CAU 。 每个读选通收发器174均具有发射器374和接收器375。发射器374由读选通使能信号RSEN0-RSEN3控制，在图1中，将这些信号表示为RSENO-RDENm。在合适的时间处，激活RSEN0-RSEN3，以允许发射器374传输输出数据的定时信息(RDQS)或辅助信息(例如INVo、Po和TMP)。 例如，图3示出了四个写选通收发器172和四个读选通收发器174。在某些实施例中，写和读选通收发器的数目不为四。 每个数据收发器192均具有接收器314和发射器324。接收器314由写数据使能信号WDEN0-WDEN3控制，在图1中，将这些信号表示为WDENO-WDENn。在合适的时间处，激活WDEN0-WDEN3信号，以允许接收器314接收输入数据(DQ)。发射器324由读数据使能信号RDEN0-RDEN3控制，在图1中，将这些信号表示为RDENO-RDENn。在合适的时间处，激活RDEN0-RDEN3信号，以允许发射器324输出输出数据(DQ)。 图3示出，在写选通收发器172的收发器、读选通收发器174的收发器和数据收发器192的收发器之间存在相等数量的元件。例如，每个收发器172、174和192均具有两个元件，包括一个接收器和一个发射器。在某些实施例中，接收器372、375和314是完全相同的(匹配的)，且发射器373、374和324是完全相同的。 在某些实施例中，未使用写选通收发器172的发射器373和读选通收发器174的
9接收器375。虽然未使用，但发射器373和接收器375改善了写选通收发器、读选通收发器和数据收发器之间的负载均衡。这些收发器之间的均衡负载改善了存储设备的性能。
线391上的数据输入信号DI-O至DI-N表示输入数据。为简明起见，DI-0至DI-N称为DI(0-N)或简称为DI。在图1中，DQ(0-N)既表示输入数据又表示输出数据。在图3中，DI (0-N)表示将DQ(0-N)从线194传输到线391后的输入数据DQ(0-N)。由此，在写操作中，当将数据输入存储设备100 (图1)时，DI(0-N)是DQ(0-N)。 线392上的数据输出信号D0-0至D0-N表示输出数据。为简明起见，DO-0至DO-N称为DO(O-N)或简称为DO。在图1中，DQ(O-N)既表示输入数据又表示输出数据。在图3中，DO(O-N)表示将DO(O-N)从线392传输到线194后的输入数据DQ(O-N)。由此，在读操作中，当从存储设备IOO(图I)输出数据时，DO(O-N)是DQ(O-N)。 线311上的入站数据信号或入站数据Din-0至Din-N表示输入到输入数据路径111的数据。为简明起见，Din-0至Din-N称为Din(O-N)或简称为Din。 Din与DI相关。取决于INVi码的情形，Din可以是DI的反相版本或真实版本(非反相)。
线322上的出站数据信号或出局数据Dout-0至Dout-N表示由数据路径122输出的数据。为简明起见，Dout-O至Dout-N称为Dout(O-N)或简称为Dout。 DO与Dout相关。取决于INVo码的情形，DO可以是Dout的反相版本或非反相版本。 反相控制器304控制送往输入数据路径111的数据的值和来自输出数据路径122的数据的值。在某些实施例中，反相控制器304在将DI作为Din传输到数据输入路径111之前将DI反相。在其他实施例中，反相控制器304在将Dout作为DO传输到线392之前将Dout反相。 在某些情况下，将DI反相或将Dout反相减少了存储设备100 (图1)的线194处的数据切换或转换的次数。减少数据切换的次数改善了功耗。 在本说明书中，术语信号电平、状态、值和逻辑值具有相同的含义。这些术语可互换使用。再者，低信号电平和逻辑零具有相同含义，并可互换使用。高信号电平和逻辑一具有相同含义，并可互换使用。 将数据反相意味着在不同信号电平之间切换数据的信号电平。例如，当数据具有低信号电平或逻辑零时，将数据反相意味着将数据的低信号电平切换为高信号电平或逻辑一。从而，在该实例中，经过反相的数据具有高信号电平或逻辑一，它是低信号电平的反相版本。又如，当数据具有高信号电平时，将数据反相意味着将数据的高信号电平切换为低信号电平。由此，在该实例中，经过反相的数据具有低信号电平，它是高信号电平的反相版本。
反相控制器304根据INVi码将DI反相，并根据INVo码将Dout反相。每个INVi和INVo码均具有值。在某些实施例中，每个INVi和INVo码的值由具有低信号电平和高信号电平的信号的信号电平来表示。 INVi码的状态或值指明了在将DI传输到输入数据路径111之前是否要将DI反相。例如，INVi码的第一种状态(例如低)可指明不要将输入数据反相，而INVi码的第二种状态(例如高)可指明要将DI反相。 INVo码的状态或值指明了在将Dout传输到数据收发器192之前是否要将来自数据路径122的Dout反相。例如，INVo码的第一种状态(例如低)可指明不要将Dout反相，而INVo码的第二种状态(例如高)可指明要将Dout反相。
10
由于反相控制器304根据INVi码的状态来将DI反相，因而反相控制器304有条 件地将DI反相。类似地，由于反相控制器304根据INVo码的状态来将Dout反相，因而反 相控制器304有条件地将Dout反相。 在某些实施例中，在使用读选通收发器174来传输输出数据的定时信息期间，反 相控制器304使用写选通收发器172来从线182接收INVi码。在其他实施例中，在使用写 选通收发器172来传输输入数据的定时信息期间，反相控制器304使用读选通收发器174 来将INVo码输出到线184。 奇偶校验控制器307根据Dout生成输出奇偶校验码Po。 Po码指明了输出数据DO 的奇偶性。奇偶校验控制器307也根据从选通收发器电路170接收的输入奇偶校验码Pi 来验证输入数据DI。 每个DI和D0均具有多个位。每个位的值为逻辑零或逻辑一。Po码指明了具有 逻辑零(或逻辑一)的D0的位的数目是偶数还是奇数。类似地，Pi码指明了具有逻辑零 (或逻辑一 )的DI的位的数目是偶数还是奇数。Po和Pi码通过选通收发器电路170进行 传输。 在某些实施例中，图1的存储设备100外部的外部设备接收DQ(O-N)和Po码。该 外部设备的实例包括存储控制器和微处理器。Po码允许外部设备在接收到D0(0-N)之后对 DQ(O-N)进行验证。 在某些实施例中，在使用读选通收发器174来传输D0的定时信息期间，奇偶校验 控制器307使用写选通收发器172来从线182接收Pi码。 在其他实施例中，在使用写选通收发器172来传输DI的定时信息期间，奇偶校验 控制器307使用读选通收发器174来将Po码输出到线184。 温度报告器310通过选通收发器电路170报告存储设备100的温度信息。温度码 TMP表示该温度信息。在某些实施例中，根据TMP码来调整存储设备100(图1)的刷新速 度。例如，在特定温度或特定的温度范围中，可以降低刷新速度来节省电能。
在某些实施例中，在激活写选通收发器172来传输DI的定时信息期间，温度控制 器310使用读选通收发器174来将TMP码输出到线184。 校准器313接收送往和来自选通收发器电路170的校准码CAL，以便对数据收发器 190传输的数据的定时进行调整。在某些实施例中，在初始化期间，存储设备100外部的外 部设备获取存储设备100 (图1)与外部设备之间的传输线或信道的特性。这些外部设备的 实例包括存储控制器和微处理器。在某些实施例中，外部设备计算传输线的延时，并将校准 码CAL发送到存储设备100。根据CAL码，校准器313生成调整信号ADJ，以允许存储设备 100调整(或校准)输出数据DO的定时，以便补偿该外部设备计算的延时。根据CAL码调 整输出数据DO的定时改善了存储设备100传输输出数据的精度。 在某些实施例中，在激活读选通收发器174来传输输入数据的定时信息期间，校 准器313通过写选通收发器172接收CAL码。
反相控制器 图4是图3的反相控制器的电路图。反相控制器304包括计算单元410和反相单 元430。反相单元430根据输入反相码INVi将输入数据(DI)反相。反相单元430也根据 计算单元410生成的输出反相码INVo将出站数据(Dout)反相。外部设备通过写选通单元
11供给存储设备100。这些外部设备的实例包括存储控制器和微处理器。
计算单元410确定是否将Dout反相，并将INVo码提供给反相单元430和读选通 单元173。校准单元410包括比较部分412、存储部分461、数学部分420和决策部分422。
比较部分412具有一些比较器414(414-0至414-N)，以便将线322上的Dout-0 至Dout-N与线415上的先前输出数据D0p-0至DOp-N进行比较。DOp-0至DOp-N是来自 线392上的先前输出周期的输出数据。在某些实施例中，每个比较器414均包括用于比较 两个相应输出数据的值的专有异或逻辑。 每个比较器414将出站数据的值与相应的先前输出数据的值进行比较。例如，比 较器414-0将Dout-0的值与D0p-0的值进行比较。又如，比较器414-N将Dout-N的值与 DOp-N的值进行比较。在某些实施例中，数据的值(例如Dout-0或DOp-O)是数据位的值。 数据位的值可以是逻辑零(低)或逻辑一(高)。 在进行比较后，每个比较器414在线417的其中之一上提供比较结果。该比较结 果可以是逻辑零或逻辑一。在某些实施例中，比较结果的逻辑零表明Dout位的值和D0p位 的值是相同或匹配的；而比较结果的逻辑一表明Dout位的值和D0p位的值是不同或不匹 配的。例如，如果Dout-0和DOp-0是相同的，则线417-0上的比较结果将是逻辑零；如果 Dout-0和DOp-0是不同的，则线417-0上的比较结果是逻辑一。 存储部分416包括一些寄存器418 (418-0至418-N)，以存储由D0p_0至DOp-N表 示的输出数据的值。每次DO在线392上出现之后，存储部分416便用线392上的DO来替 换或更新寄存器418的内容。从而，当前输出周期中的D0将变成下一个输出周期中的D0p。
数学部分420对线417上提供的比较结果进行数学运算。数学部分420在线419 上输出数学结果。线419上的信号(或位)的组合表示由X表示的数，其中X是整数。X 是与相应的D0p位的值不同的Dout位的数目。例如，如果当前的Dout具有八个位，且值为 00011111，且如果先前的D0p是00011100，则X是二 (2)，因为Dout的最后两位与DO的相应 的最后两位的值不相同。又如，如果当前的Dout是00011111，且先前的D0p是11111111， 则X是三(3)，因为Dout的前三位与D0p的前三位值不相同。 决策部分422根据线419上的数X来设置INVo码的值。在某些实施例中，决策 部分422在X小于或等于N/2时将INVo码的值设为第一值(例如低)，在X大于N/2时将 INVo码设为第二值(例如高)。N是出站数据(Dout)的位数，也是输出数据(DQ)的位数。 例如，如果N = 8，则在X小于或等于四(N/2 = 4)的情况下，将INVo码设为第一值(例如 低)，并在X大于四的情况下，将INVo码设为第二值(例如高)。 将INVo提供给写选通收发器172-0，后者将INVo码传输到线184以供外部使用。 例如， 一个或多个连接到存储设备100的外部设备可以使用INVo码来将存储设备100输出 的数据反相。线184上的INVo码的值指明了线194上的DQ是线322上的输出数据Dout 的反相版本还是非反相(真实)版本。在某些实施例中，外部设备接收DQ并根据INVo码 的值有条件地将DQ反相。例如，在从存储设备100接收DQ和INVo码之后，如果INVo码 为高，则外部设备将DQ反相，如果INVo码为低，则保持DQ不变。在存储设备100内，也将 INVo码提供给反相单元430。 反相单元430包括输出反相部分432和输入反相部分434。输出反相部分432根 据输出反相码INVo将出站数据Dout反相。输入反相部分434根据输入反相码INVi将入
12站数据DI反相。 输出反相部分432包括用于接收INVo码的输入节点433、一些与线392相连的数 据输出节点和一些开关设备442。每个开关设备442均设置在数据收发器192的其中之一 与输出数据路径122之间的路径上。每个开关设备442包括两个串联的反相器452和462 和开关472。开关472连接在反相器452与462其中之一的外围，以旁路反相器452和462 的其中之一。 开关设备442由INVo码进行控制。当INVo的值或状态为一 (例如高)时，开关 472接通。当开关472接通时，反相器462被旁路。来自线322的Dout旁路反相器462，仅 通过反相器452和开关472，并成为线392上的D0。在此情况下，D0是Dout的反相版本。 当INVo为另一个值(例如低)时，开关472断开。当开关472断开时，反相器462不被旁 路。来自线322的Dout通过反相器452和462，并成为线392上的D0。在此情况下，D0是 Dout的真实版本。 输入反相部分434包括用于接收INVi码的输入节点435、一些与线311相连的数 据输出节点，和多个开关设备444。每个开关设备444均设置在数据收发器192的其中之一 与输入数据路径111之间的路径上。每个开关设备444包括两个串联的反相器454和464 以及开关474。开关474连接在反相器454和464其中之一的外围，以旁路反相器454和 464的其中之一。 开关设备444由INVi码进行控制。当INVi码值为一 (例如高)时，开关474接 通。当开关474接通时，反相器464被旁路。来自线391的DI旁路反相器464，仅通过反 相器454和开关474，并成为线311上的Din。在此情况下，Din是DI的反相版本。当INVi 为另一个值(例如低)时，开关474断开。当开关474断开时，反相器464不被旁路。来自 线391的DI通过反相器454和464，并成为线311上的Din。在此情况下，Din是DI的真 实版本。 图5示出了具有反相信息的示范数据。D0p是线392(图4)上的先前输出数据。 行1到行16中的Dout表示来自数据路径122并在线392上输出的当前16个不同的示范 出站数据。例如，D0和Dout具有八个位B0至B7。每个行中"反相的Dout"是Dout的反 相版本。在图4中，线392上的DO不总是Dout的反相版本。INVo的值确定是否将Dout反 相，使得DO成为Dout的反相版本。 在图5中，DOp为00000111，它表明位B0至B4全为零，而位B5至B7全为一。将 这些位值用作基准值，以便与16个可能的Dout的每个位值进行比较。
X表示D0p的各个位值与16个Dout中的每个Dout的相应八个位值不同的数目。 例如，在将D0p的B0至B7与行1中的Dout进行逐位比较时，可知Dop与Dout在位值上存 在八个不同。由此，在行1中，X等于八(8)。又如，在将D0p与行6中的Dout进行比较时， 它们在位值上存在三个不同，即三个位B5、B6和B7具有不同位值。由此，在行6中，X等于 三(3)。 Y表示Dop的位值与16个反相的Dout中的每一个的相应位值不同的数目。
如图4所示，X由比较单元410来计算。并根据X的值来设置INVo码。例如，当X 小于等于N/2时，INvo为零，而当X大于N/2时，INVo为一，其中N是D0 (D0p或Dout)的位 数。在图5中，N二8。由此，在行l中，INVo为一 (l)，因为X大于四(4)。在行6中，INVo
13为零，因为X小于四。 INVo的值指示是否将Dout反相。如果将Dout反相，则DO是Dout的反相版本。 例如，在行1中，因为INVo为一，所以将Dout反相，并将Dout的反相版本传输到线392。行 1的经过反相的Dout为00000111。线392具有D0p的先前值00000111，它也等于经过反相 的Dout的值00000111。从而，当将经过反相的Dout传输到线392时，线392上的值或信号 无需进行切换或转换，因为经过反相的Dout与先前的D0p的值相同。在这种情况下，因为 在线392上未进行切换，因而Dop与Dout之间的位值切换次数为零。在图5中，在行1中， Y为零，这表明切换次数为零。 如果未将Dout反相，则线392上的切换次数将为八，如行1中的等于八(8)的X 值所示。由此，在该有关行1的实例中，在将Dout传输到线392之前，将Dout反相便可以 将线392上的切换次数从八次减少到零次。当切换次数得到减少时，也节省了电能。
又如，在行6中，因为INVo为零，所以将Dout的非反相版本或真实版本传输到线 392。在将行6中的Dout的各个位00000000与D0p的各个位00000111进行比较时，有三 个位具有不同的值，如行6中等于三的X所示。从而，当将Dout的真实版本传输到线392 时，切换Dout的最后三位B6、B7和B8。在有关行6的该实例中，D0p与Dout之间的位值切 换次数是三。如果将Dout反相，并将行6中经过反相的Dout传输到线392，则如行6中的 X值所示，切换次数为五(5)次。从而，在此情况下，传输Dout的真实版本可将切换次数保 持为三(3)次，这低于经过反相的Dout(行6)与D0p之间的五(5)次切换。
以上有关行1和行6的实例与图5中的表说明，根据I NVo码的值来传输Dout的 反相版本或真实版本。无论传输哪个版本的Dout，所传输数据的位值切换次数都保持在(X 和Y之间的)最低值，因而改善了功耗。 图6是图4的存储设备的示范定时图。CLK表示线110 (图1)上的时钟信号，如 CLK信号。RDQS和WDQS信号表示图4的RDQS-0和WDQS-0信号。DQ表示图4的DQ(O-N) 的其中之一。在图6中，DQ包括D0和DI。在发出读命令后的特定时间处输出D0。例如， 在时间T2-T6之间输出D0。在发出写命令之后的特定时间处输入DI。例如，在时间T7-T11 之间输入DI。 在时间T0处发出读命令后，存储设备100在时间T2-T6之间输出输出数据D0。在 时间T2-T6之间激活RDQS信号，该信号运载输出数据DO的定时信息。图6示出，在时间 T2-T6之间激活RDQS信号时，该信号将发生切换(转换)。因为在时间T2-T6之间仅输出 输出数据D0，因而在时间T2-T6之间仅激活RDQS信号，以运载输出数据D0的定时信息。直 到时间T7，才激活WDQS，以运载输入数据DI的定时信息。因而，在时间T2-T6之间，可以激 活WDQS，以传输输入反相码INVi。 在类似但相反的情况下，当输入输入数据DI时，也可以激活RDQS信号，以运载输 出反相码INVo。例如，在时间T7-T11之间，可以激活RDQS信号，以在输入输入数据DI期间 运载INVo码。在时间T7-T11之间，输入数据DI的定时信息由WDQS信号来运载。
在某些实施例中，部分地激活WDQS信号来运载INVi码，使得激活该WDQS的时段 比输出输出数据D0的时段短。例如，可以仅在时间T2-T6之间的部分时段而非时间T2-T6 之间的整个时段内激活WDQS。在其他实施例中，在等于输出输出数据DO的时段的时段内激 活WDQS信号，以运载INVi码。例如，在时间T2-T6之间的整个时段内激活WDQS。
14
在某些实施例中，部分地激活RDQS信号来运载INVo码，使得激活该RDQS的时段 比输入输入数据DI的时段短。例如，可以仅在时间T7-T11之间的部分时段而非时间T7-T11 之间的整个时段内激活RDQS。在另其他实施例中，在等于输入输入数据DI的时段的时段内 激活RDQS信号，以运载INVo码。例如，在时间T7-T11之间的整个时段内激活RDQS。
奇偶校验控制器 图7是图3的奇偶校验控制器的电路图。奇偶校验控制器307包括奇偶校验码生 成器710和验证器730。奇偶校验码生成器710根据出站数据Dout生成输出奇偶校验码 Po。奇偶校验码生成器710也根据输入数据DI生成内部奇偶校验码Pii。验证器730根据 输入奇偶校验码Pi和内部奇偶校验码Pii验证输入数据。 奇偶校验码生成器710包括输出奇偶校验码单元712和输入奇偶校验码单元714。 输出奇偶校验码单元712根据Dout生成Po。输入奇偶校验码单元714根据DI生成Pii。 因为Po是Dout的奇偶校验码，所以Po也是D0的奇偶校验码，因为D0是由Dout生成的。 因为Pii是Din的奇偶校验码，所以Pii也是DI的奇偶校验码，因为DI是由Din生成的。 为描述奇偶校验控制器307，输出数据是指Dout或D0，并且输入数据是指DI或Din。
输出奇偶校验码单元712与线322连接，以接收Dout。在某些实施例中，输出奇偶 校验码单元712与线392(图3)连接，以接收D0。在某些实施例中，输出奇偶校验码单元 712包括至少一个专有异或逻辑，以用于计算Po的值。输出奇偶校验码单元712将Po提供 给读选通单元173，后者又将Po传输到线184的其中之一。在某些实施例中，读选通收发器 174-1在数据收发器192接收输入数据DI期间将Po传输到线184的其中之一。
输入奇偶校验码单元714与线311连接，以接收Din。在某些实施例中，输入奇偶 校验码单元714与线391连接，以接收DI。在某些实施例中，输入奇偶校验码单元714包括 至少一个专有异或逻辑，以计算Pii的值。输入奇偶校验码单元714将Pii提供给验证器 730。 验证器730包括比较器732，以将Pii与Pi进行比较。如上所述，由输入奇偶校验 码单元714在内部生成Pii。通过存储设备100 (图1)外部的设备，在线182上外部地提 供了 Pi。该外部设备的实例包括存储控制器和微处理器。比较器732根据Pii和Pi的比 较结果生成验证码VER。 VER码指明输入数据的有效性。例如，在一种状况(例如低)下， VER码指明该输入信号是无效的；而在另一种状态(例如高)下，VER码指明该输入信号是 有效的。将VER码提供给控制电路118(图1)。 如果VER码指明该输入数据是无效的，则控制电路118通知输入数据路径111忽 略该输入数据，且控制电路118再次请求将输入数据传输到存储设备100的线194。如 果VER码指明该输入数据是有效的，则输入数据路径111将该输入数据传输到存储器阵列 102 (图1)。 图8示出具有奇偶校验信息的示范数据。位B0至B7表示输入数据或输出数据的 位。如图7所述，输出数据可以由Dout或D0表示，而输入数据可以由DI或Din表示。奇 偶校验位P可以表示输出奇偶校验位Po、输入奇偶校验位Pi或内部输入奇偶校验位Pii的 值。图8示出了八个位B0-B7的例子。也可以改变位数。 奇偶校验位P为零(逻辑零)或一 (逻辑一)。在图8的示范数据中，当B0-B7具 有偶数个零位(或一位)时，P为零；而当位B0至B7具有奇数个零位(或一位)时，P为一。例如，在行l和行3中，P是零，因为行l和行3中的每个数据具有偶数个零(或一) 位。又如，在在行6和行14中，P是一，因为行6和行14中的每个数据具有奇数个零(或 一)位。 在以上实例中，当位B0至B7具有偶数个零位(或一位)时，P为零；而当位BO至 B7具有奇数个零位(或一位)时，P为一。在某些实施例中，当位B0至B7具有奇数个零位 (或一位)时，P为零；而当位B0至B7具有偶数个零位(或一位)时，P为一。
图9是图7的存储设备的示范定时示意图。CLK表示时钟信号，如线IIO(图1)上 的时钟信号。RDQS和WDQS信号表示图7的RDQS-1和WDQS-1信号。DQ表示图7的DQ(0-N) 的其中之一。在图9中，DQ包括DO和DI。在发出读命令后的特定时间处输出DO。例如，在 时间T2-T6之间输出D0。在发出写命令后的特定时间处输入DI。例如，在时间T7-T11之 间输入DI。 在时间T0处发出读命令之后，存储设备100在时间T2-T6之间输出输出数据D0。 在时间T2-T6之间激活RDQS信号，该信号运载输出数据D0的定时信息。图9示出，当在时 间T2-T6之间激活RDQS信号时，该信号将发生切换(转换)。因为在时间T2-T6之间仅输 出输出数据D0，所以在时间T2-T6之间仅激活RDQS信号，以运载输出数据D0的定时信息。 直到时间T7才激活WDQS，以运载输入数据DI的定时信息。从而，在时间T2-T6之间，可以 激活WDQS来运载输入奇偶校验码Pi 。在类似但相反的情况下，也可以在输入输入数据DI时激活RDQS信号，以运载输出 奇偶校验码Po。例如，在时间T7-T11之间，可以激活RDQS信号，以便在输入输入数据DI期 间运载Po码。在时间T7-T11之间，输入数据DI的定时信息由WDQS信号来运载。
在某些实施例中，部分地激活WDQS信号来运载输出奇偶校验码Pi ，使得激活WDQS 的时段比输出输出数据DO的时段短。例如，可以在时间T2-T6之间的部分时段而非时间 T2-T6之间的整个时段内激活WDQS。在其他实施例中，在等于输出输出数据D0的时段的时 段内激活WDQS信号，以运载Pi码。例如，在时间T2-T6之间的整个时段内激活WDQS。
在某些实施例中，部分地激活RDQS信号来运载Po码，使得激活RDQS的时段比输 入输入数据DI的时段短。例如，可以在时间T7-T11之间的部分时段而非时间T7-T11之间 的整个时段内激活RDQS。在其他实施例中，在等于输入输入数据DI的时段的时段内激活 RDQS信号，以运载Po码。例如，在时间T7-T11之间的整个时段内激活RDQS。
温度报告器 图10是图3的温度报告器的电路图。温度报告器310包括用于检测设备100的 温度的温度传感器1010和用于输出温度数据或温度信息的温度输出电路1012。
温度传感器1010检测存储设备(图1)的温度并生成温度数据。在某些实施例中， 该温度数据是模拟温度数据。 温度输出电路1012包括信号转换器1020和格式转换器1030。信号转换器1020 生成由温度传感器1010检测的数字温度数据。在某些实施例中，信号转换器1020包括模 数转换器，用于将模拟温度数据转换成数字温度数据。在某些实施例中，信号转换器1020 生成并行格式的数字温度数据。 格式转换器1030生成串行格式的数字温度数据。在一些实施例中，格式转换器 1030包括并行至串行转换器，用于将具有并行格式的数字温度数据转换成具有串行格式的
16数字温度数据。 温度码TMP表示具有串行格式的数字温度数据。在某些实施例中，TMP码包含多 个温度码位。这些多个温度码位的组合表示存储设备100(图1)的温度。例如，如果这些 多个码位的数目是八(8)，则256 (28)种组合的每一种组合均表示存储设备100 (图1)的一 种温度。 格式转换器1030将TMP码提供给读选通收发器174-2。读选通收发器174_2将 TMP码传输到线184。 在某些实施例中，存储设备100(图1)外部的外部设备接收TMP码，以控制存储设 备100的刷新速度。该刷新速度是刷新控制器145(154)刷新存储器单元103的速度或频 率。该外部设备的实例包括存储控制器和微处理器。在某些实施例中，该外部设备可以通过 诸如写选通收发器172-3的写选通收发器将线182上的刷新控制信号提供给存储设备100。 存储设备100使用刷新控制信号来控制刷新速度。例如，在温度低于存储设备100的正常 工作温度的情况下，刷新控制器145可减少对REFRESH信号的激活来降低刷新速度，以节省 电能。 图11示出了示范的温度信息。TB0至TB7表示TMP码的多个温度码位。图11示 出了具有八个温度码位(TB0-TB7)的TMP码的例子。在某些实施例中，TMP码的温度码位 TB的数目可以不同于八。 TB0-TB7的每种组合表示一种不同的温度。图11示出了表示八种不同温度(底 行)的TB0-TB7的八种不同组合(列l至列8)。例如，在列2中，TB0-TB7具有组合00000001， 它表示摄氏15度。又如，在列8中，TB0-TB7具有组合01111111，它表示摄氏105度。因为 TMP码具有八个位TB0-TB7，所以可得到TB0-TB7的256种可能组合。作为举例，图11示出 了 TB0-TB7的八种组合，也可以用TB0-TB7的256种组合中的其他组合来表示与图11所示 的温度不同的其他温度。 温度报告器310 (图10)将TMP码的多个温度码位TB0-TB7提供给读选通收发器 174，以将它们输出到线184。在某些实施例中，在一个时钟信号周期中，将八个位TB0-TB7 的一个位输出到线184。从而，在某些实施例中，输出TMP码的时钟周期数等于多个温度码 位TB的数目。例如，在图11中，因为TMP码具有八个位TB0-TB7，所以使用八个时钟周期来 输出TB0-TB7位。 图12是图IO的存储设备的示范定时图。CLK表示时钟信号，如线IIO(图1)上的 CLK信号。RDQS信号表示RDQS-2。 WDQS信号表示WDQS(0-M)信号的其中之一。DQ表示图 IO的DQ(O-N)的其中之一。在图12中，DQ包括DO和DI。在发出读命令后的特定时间处 输出DO。例如，在时间T2-T6之间输出D0。在发出写命令后的特定时间处输入DI。例如， 在时间T7-T11之间输入DI。 在时间TO处发出读命令后，存储设备100在时间T2-T6之间输出输出数据D0。在 时间T2-T6之间激活RDQS信号，该信号运载输出数据DO的定时信息。图12示出，在时间 T2-T6之间激活RDQS信号时，该信号发生了切换(转换)。因为在时间T2-T6之间仅输出 输出数据DO，所以在时间T2-T6之间仅激活RDQS信号，以运载输出数据的定时信息。直到 时间T7，才激活WDQS，以运载输入数据的定时信息。 在时间T7-T11之间，激活WDQS信号来运载输入信号DI的定时信息。因为在时间T7-T11之间仅输出输入数据DI，所以仅激活WDQS信号，而不激活RDQS，以运载定时信息。 但是，在时间T7-T11之间，可以激活RDQS来运载温度码TMP。 在某些实施例中，部分地激活RDQS信号来运载TMP码，使得激活该RDQS的时段比 输入输入数据DI的时段短。例如，在时间T7-T11之间的部分时段而非时间T7-T11之间的 整个时段内激活RDQS。在其他实施例中，在等于输入输入数据DI的时段的时段内激活RDQS 信号，以运载TMP码。例如，在时间T7-T11之间的整个时段内激活WDQS。 [OH8] 校准器 图13是图3的校准器的电路图。校准器313从收发器电路170接收校准码CAL。 CAL码表示定时延迟。在某些实施例中，CAL由存储设备IOO外部的外部设备来提供。该外 部设备的实例包括存储控制器和微处理器。 校准器313包括校准码收发器1302和存储单元1330。校准码收发器1302包括转 换器1310和解码器1320。转换器1310从选通收发器电路170接收校准码CAL。 CAL码包 括多个校准码位。这些多个校准码位的组合表示时间延迟。在某些实施例中，转换器1310 将CAL码的校准码位转换成并行格式。解码器1320对CAL码的校准码位解码，以提供表示 定时延迟的校准数据或校准信息。 存储单元1330存储解码器1320提供的定时延迟。根据该定时延迟，存储单元1330 将调整信号ADJ发送到控制电路118(图1)。在一些实施例中，ADJ信号具有多个位，且这 些多个位的组合与存储单元1330中存储的定时延迟对应。根据ADJ信号，控制器118控制 读数据使能信号RDEN(图1和图3)，以调整从数据收发器电路190传输数据的定时。
在某些实施例中，上述外部设备(例如，存储控制器或处理器)在校准过程或初始 化过程期间将CAL码发送给存储设备。在校准过程中，外部设备可以将不同的CAL码发送到 存储设备100。响应这些不同的CAL码，在不同时间处，存储设备IOO可以在多次数据传输
中将多个输出数据传输到外部设备。在每次传输中，上述多个传输数据中的每个数据具有 与上述不同CAL码的其中之一对应的不同定时延迟。外部设备可以检测由存储设备100执 行的多次数据传输中的最准确的数据传输。在某些实施例中，在检测到上述最准确的数据 传输之后，外部设备向存储设备100发送表示与该最准确数据对应的定时延迟的最终CAL 码。校准器313的存储单元1300存储该最终CAL码。根据该最终CAL码，控制器118调整 收发器190的定时，使得在校准过程后，从存储设备100至外部设备的后续数据传输传输最 准确的数据。 图14示出了示范的校准定时信息。CBO至CB7表示CAL码的多个校准码位。图 13示出了具有八个校准码位(CB0-CB7)的CAL码的例子。在某些实施例中，CAL码的校准 码位的数目可以不同于八。 CB0-CB7的每种组合表示一种不同的定时延迟。图14示出了表示八种不同定时 延迟(底行)的CB0-CB7的八种不同组合(列1至列8)。例如，在列2中，CB0-CB7具有组 合00000001，它表示150皮秒的延迟。又如，在列8中，CB0-CB7具有组合01111111，它表 示200皮秒的延迟。在图13中，ADJ信号可包含多个位来表示定时延迟，如以上两个实例 中给出的150皮秒的延迟或200皮秒的延迟。 在图14中，因为CAL码具有八个位CB0-CB7，所以可以得到CB0-CB7的256种可能 组合。作为举例，图14示出了 CB0-CB7的八种组合，也可以用CB0-CB7的256种组合中的
18其他组合来表示与图14所示的定时延迟不同的其他定时延迟。 校准器313 (图13)通过写选通收发器172从线182接收CAL码的多个校准码位 CB0-CB7。在某些实施例中，在一个时钟信号周期中从线182接收八个位CB0-CB7中的一个 位。从而，在某些实施例中，用于接收CAL码的时钟周期的数目等于多个校准码位的数目。 例如，在图14中，因为CAL码具有八个位CB0-CB7，所以使用八个时钟周期来接收CB0-CB7位。 图15是图13的存储设备的示范定时图。CLK表示时钟信号，如线IIO(图1)上的 CLK信号。RDQS信号表示RDQS (O-M)信号的其中之一。WDQS信号表示WDQS-2信号。DQ表 示图1的DQ(0-N)的其中之一。在图15中，DQ包括DO和DI。在发出读命令后的特定时间 处输出D0。例如，在时间T2-T6之间输出D0。在发出写命令后的特定时间处输入DI。例 如，在时间T7-T11之间输入DI。 在时间T0处发出读命令后，存储设备100在时间T2-T6之间输出输出数据D0。在 时间T2-T6之间激活RDQS信号，该信号运载输出数据D0的定时信息。图15示出在时间 T2-T6之间激活RDQS信号时，该信号发生了切换(转换)。因为在时间T2-T6之间仅输出 输出数据D0，所以在时间T2-T6之间仅激活RDQS信号来运载输出数据的定时信息。直到时 间T7才激活WDQS，以运载输入数据的定时信息。从而，在时间T2-T6之间，可以激活WDQS 来运载CAL码。 在某些实施例中，部分地激活WDQS信号来运载CAL码，使得激活该WDQS的时段比 输出输出数据DO的时段短。例如，可以在时间T2-T6之间的部分时段而非时间T2-T6之间 的整个时段内激活WDQS信号。在其他实施例中，将等于输出输出数据DO的时段的时段内 激活WDQS信号，以运载CAL码。例如，在时间T2-T6之间的整个时段内激活WDQS。
图16示出了图3的辅助电路和收发器电路的备选实施例。为清楚起见，图16中 省略了图3中的某些元件。在图16中，仅使用写收发器的其中之一和读收发器的其中之一 来在选通收发器电路170与辅助电路1695之间传输辅助信息。收发器1610表示图3的写 选通收发器172的其中之一。收发器1620表示图3的读选通收发器174的其中之一。辅 助电路1695表示图3的辅助电路195。 在图16中，选择器1612在线1614上接收收发器1610提供的信号。线1641上的 信号可以是WDQS、INVi、Pi和CAL信号的其中之一。在某些实施例中，选择器1612包括解 码器，以便将选择信号Sl至SN解码。在某些实施例中，由图1的控制器118提供信号Sl 至SN。信号Sl至SN的每种组合使得选择器1612能激活信号WDQS、 INVi、 Pi和CAL的其 中之一。WDQS表示图3的WDQS-0至WDQS-3的其中之一。INVi、Pi和CAL与图3中所示的 第一组辅助信息对应。从而，根据信号Sl至SN的组合，选择器1612恰当地激活输出信号 WDQS、 INVi、Pi和CAL的其中之一，以用于进一步处理。 选择器1622选择信号RDQS、INVo、Po和TMP的其中之一。在某些实施例中，选择 器1622包括复用器。RSDQS与图3的RDQS-0至RDQS-3的其中之一对应。INVo、Po和TMP 与图3所示的第二组辅助信息对应。选择器1622根据选择信号SEL1至SELN进行选择。在 某些实施例中，由图1的控制器118提供信号SEL1至SELN。信号SEL1至SELN的每种组合 使选择器1622能选择RDQS、 INVo、 Po和TMP的其中之一，并将所选信号传递到读选通收发 器1620。
19
图17示出了系统1700。系统1700包括处理器1710、存储设备1720、控制电路 1730、图形控制器1740、输入和输出(I/O)控制器1750、显示器1752、键盘1754、指示设备 1756以及外围设备1758。总线1760将所有这些设备连接在一起。时钟发生器1770通过 总线1760向系统1700的这些设备的至少其中之一提供时钟信号。时钟发生器1770的一 个例子包括诸如母板的电路板上的振荡器。可以在单个芯片中形成系统1700中示出的两 个或更多个设备。 存储设备1720包括存储设备100 (图1)。而且，系统1700中示出的这些设备的至 少其中之一包括辅助电路，如用于通过诸如选通收发器电路170的选通收发器电路传输辅 助信息的辅助电路195(图l至图16)。 总线1760可以是电路板上的互连走线，或者，它可以是一条或多条电缆。总线 1760也可以通过诸如电磁辐射的无线方式(例如无线电波)来耦合系统1700的设备。外 围设备1758可以是打印机、CD-ROM以及DVD读取器与写入器之类的光学设备、软盘驱动器 之类的磁设备读取器与写入器或麦克风之类的音频设备。 图17表示的系统1700包括计算机(例如桌上型计算机、膝上型计算机、手提计算 机、服务器、Web设备、路由器等)、无线通信设备(例如蜂窝电话、无绳电话、传呼机、个人数 字助理等)、与计算机相关的外围设备(例如打印机、扫描仪、监视器等)、娱乐设备(例如 电视机、收音机、立体声系统、磁带和光盘播放器、录像机、摄像机、数字照相机、MP3(运动图 片专家组，音频层3)播放器、视频游戏、手表等)，等等。
总结 本发明的各个实施例提出了用于使用存储设备的数据选通收发器来执行各种功 能的电路和方法。虽然本文描述了特定的实施例，但是本领域技术人员可以认识到，用其他 实施例替代所示的这些特定实施例也可实现相同目的。该应用涵盖了对本发明进行的任何 调整或变化。因此，本发明仅由所附权利要求及其所有可用的等价物来限定。
权利要求
一种存储设备，包括数据收发器，用于传送输入数据和输出数据；写选通收发器，用于传送所述输入数据的定时信息；读选通收发器，用于传送所述输出数据的定时信息；以及辅助电路，连接到所述写选通收发器或所述读选通收发器中的至少一个，用于生成辅助信息，其中所述写选通收发器和所述读选通收发器中的至少一个在一部份时间期间还用于传送所述辅助信息，所述写选通收发器和所述读选通收发器中的另一个用于传送定时信息。
2. 如权利要求1所述的设备，其中所述辅助电路包括反相控制器，用于有条件地将所 述输入数据和所述输出数据反相。
3. 如权利要求1所述的设备，其中所述辅助电路包括奇偶校验控制器，用于生成所述 输出数据的奇偶校验码。
4. 如权利要求1所述的设备，其中所述辅助电路包括温度报告器，用于生成所述设备 的温度信息。
5. 如权利要求1所述的设备，其中所述辅助电路包括校准器，用于校准所述输出数据 的传送定时。
6. 如权利要求1所述的设备，其中所述写选通收发器包括至少一个连接到所述辅助电 路的写选通接收器。
7. 如权利要求6所述的设备，其中所述读选通收发器包括至少一个连接到所述辅助电 路的读选通发射器。
8. 如权利要求1所述的设备，其中根据出站数据生成所述输出数据，以及所述辅助电 路包括连接到所述数据收发器和所述写选通收发器与所述读选通收发器的反相控制器，用 于有条件地将所述输入数据反相以及有条件地将所述出站数据反相，其中所述写选通收发 器还用于传送输入反相码，以及读选通收发器还用于传送输出反相码。
9. 如权利要求8所述的设备，其中所述反相控制器包括 计算单元，用于根据所述出站数据生成所述输出反相码；以及反相单元，用于根据所述输出反相码将出站数据反相，以及根据所述输入反相码将输 入数据反相。
10. 如权利要求9所述的设备，其中所述读选通收发器包括连接到所述反相控制器的 至少一个读选通发射器，用于传送所述输出反相码。
11. 如权利要求io所述的设备，其中所述写选通收发器包括连接到所述反相控制器的至少一个写选通接收器，用于传送所述输入反相码。
12. 如权利要求8所述的设备，其中所述数据收发器、所述写选通收发器和所述读选通 收发器包括相同的电路元件。
13. 如权利要求8所述的设备，其中所述数据收发器包括接收器和发射器，所述写选通 收发器包括接收器和发射器，以及所述读选通收发器包括接收器和发射器。
14. 如权利要求8所述的设备，还包括 存储器阵列，用于接收入站数据和输出出站数据；输入数据路径，用于将所述入站数据传送到所述存储器阵列，其中所述输入数据被传送到所述输入数据路径作为所述入站数据；以及输出数据路径，用于从所述存储器阵列传送所述出站数据。
15. 如权利要求14所述的设备，其中所述反相控制器包括连接在所述数据收发器与输 入数据路径和输出数据路径之间的反相单元。
16. 如权利要求15所述的设备，其中所述反相单元包括第一开关设备，所述第一开关 设备包括连接在所述数据收发器和所述输入路径之间的反相器；以及连接在所述反相器周围的开关，以根据所述输入反相码允许数据旁路所述反相器。
17. 如权利要求16所述的设备，其中所述反相单元还包括第二开关设备，所述第二开 关设备包括连接在所述数据收发器和所述输出路径之间的反相器；以及连接在所述反相器周围的开关，以根据所述输出反相码允许数据旁路所述反相器。
18. 如权利要求15所述的设备，其中所述反相控制器还包括计算单元，用于根据所述 出站数据生成所述输出反相码。
19. 如权利要求18所述的设备，其中所述计算单元包括比较部分，用于比较第一输出 周期的出站数据与第二输出周期的出站数据。
20. 如权利要求1所述的设备，其中所述写选通收发器还用于接收所述输入数据的输 入奇偶校验码，以及所述读选通收发器还用于传送所述输出数据的输出奇偶校验码，其中 所述辅助电路包括连接到所述数据收发器以及所述写选通收发器和所述读选通收发器的 奇偶校验控制器，用于生成所述输出奇偶校验码并且根据所述输入奇偶校验码检验所述输 入数据。
21. 如权利要求20所述的设备，其中所述奇偶校验控制器包括奇偶校验码生成器，用于根据输出数据生成输出奇偶校验码，以及根据输入数据生成 计算的输入奇偶校验码；以及验证器，用于根据计算的输入奇偶校验码和所述输入奇偶校验码验证输入数据。
22. 如权利要求21所述的设备，其中所述读选通收发器包括连接到所述奇偶校验控制 器的至少一个读选通发射器，用于传送所述输出奇偶校验码。
23. 如权利要求22所述的设备，其中所述写选通收发器包括连接到所述奇偶校验控制 器的至少一个写选通接收器，用于传送所述输入奇偶校验码。
24. 如权利要求23所述的设备，还包括存储器阵列，用于接收入站数据和输出出站数据，所述输出数据根据所述出站数据而 生成；输入数据路径，用于将所述入站数据传送到所述存储器阵列，所述输入数据被传送到 所述输入数据路径作为所述入站数据；以及输出数据路径，用于从所述存储器阵列传送所述出站数据。
25. 如权利要求24所述的设备，其中所述奇偶校验控制器包括输出奇偶校验码单元， 连接到所述数据收发器，根据所述输出数据生成所述输出奇偶校验码，以及连接到所述读 选通收发器，用于向所述读选通收发器提供输出奇偶校验码。
26. 如权利要求25所述的设备，其中所述奇偶校验控制器还包括输入奇偶校验码单元，连接到所述数据收发器，根据所述输入数据生成计算的输入奇偶校验码。
27. 如权利要求26所述的设备，其中所述奇偶校验控制器还包括比较器，用于比较所 述输入奇偶校验码与计算的输入奇偶校验码。
28. 如权利要求1所述的设备，其中所述读选通收发器还用于传送温度信息，所述设备 还包括温度报告器，连接到所述读选通收发器，用于生成所述设备的温度信息。
29. 如权利要求28所述的设备，其中所述温度报告器包括 温度传感器，用于检测所述设备的温度以生成温度信息；以及 温度输出电路，输出所述温度信息。
30. 如权利要求29所述的设备，其中所述温度输出电路包括 信号转换器，用于将所述温度信息转换为数字温度数据；以及 格式转换器，用于将所述数字温度数据转换为串行格式。
31. 如权利要求1所述的设备，其中所述写选通收发器还用于传送校准码，所述设备还 包括校准器，连接到所述数据收发器和所述写选通收发器，用于根据所述校准码调节所述 输出数据的传送的定时。
32. 如权利要求31所述的设备，其中所述校准器包括校准码接收器，连接到所述写选通收发器，用于接收与定时延迟相关的校准码；以及 存储单元，用于存储所述定时延迟。
33. 如权利要求31所述的设备，其中所述校准器包括 转换器，用于将所述校准码转换为并行格式；以及 解码器，用于解码所述校准码，以提供所述定时延迟。
全文摘要
一种存储设备具有数据收发器、写选通收发器和读选通收发器。数据收发器将输入数据输入存储设备，以及从存储设备接收输出数据。写选通收发器传输输入数据的定时信息。读选通收发器传输输出数据的定时信息。该存储设备也具有用于生成辅助信息的辅助电路。该辅助信息包括与输入数据和输出数据的定时信息不同的信息。该辅助电路使用写和读收发器来向存储设备发送辅助信息和从该设备接收辅助信息。
文档编号G11C7/22GK101740106SQ20091026040
公开日2010年6月16日 申请日期2005年1月11日 优先权日2004年1月27日
发明者J·S·蔡, T·A·曼宁 申请人:微米技术有限公司