专利名称：磁性去耦合磁存储器单元和用于减少位选择错误的位线/字线的制作方法
技术领域：
本发明总地涉及电学和电子装置，更具体地涉及磁存储器。
背景技术：
常规磁性随机存取存储器(MRAM)的可能的等比例缩小机理(seal ing mechanism)是自旋扭矩转换，其中注入的自旋极化电子与MRAM单元中的自由层的磁矩相 互作用并转移它们的角动量(通常称为自旋动量转移或SMT)。如果施加足够的电流，施加 的自旋扭矩根据电流的流动方向将自由层转变为平行或反平行于单元中的钉扎层。这种局 部的电流转换对存储器阵列应用是有吸引力的，因为它没有常规MRAM单元的磁性半选择 (half-select)问题。此外，自旋扭矩转换(spin-torque switching)要求较少的功率来操 作，所要求的电流量随着器件等比例减小到较小尺寸而减小。由于近来在具有氧化镁(MgO) 势垒的高隧穿磁致电阻(TMR)器件的进展而变得可行，该TMR器件包括具有低的电阻面积 (RA)乘积的器件，其已经制造了能够实现用于读操作的足够的输出电压的低电流自旋转移 系统。通常，自旋扭矩转换技术相对于常规MRAM具有有前途的优点；然而，常规图案化 和集成技术还没有完善的方法来解决在现有MRAM中固有的存储器易失性问题。部分地由 于与磁隧道结(MTJ)的图案化和磁叠层的沉积相关的问题，自旋扭矩转换要求内部场偏置 (偏差)。钉扎层中的不平衡和蚀刻深度已经被认为是对所要求的外部场偏置的主要贡献。 已经极大地被忽视的另一因素是来自供应电流的局部导线的不期望的杂散磁场贡献。不期 望的场能够使SMT器件的操作点偏移，从而要求用于转换和常规操作的外部场偏置。
发明内容
通过提供用于将由在局部导线(例如，位线和字线)中流动的电流产生的磁场偏 移远离磁存储器单元的MTJ的技术，本发明的说明性实施例有利地解决了常规MRAM的上述 问题。这些技术允许经由直流电流的自旋扭矩转换而不需要外部场偏置。在本发明的第一方面中，提出一种存储器单元。该存储器单元包括磁存储元件。磁 存储元件电耦接到至少一个导电段(conductive segment)。至少一个导电段的至少一部分 被磁衬层围绕。该磁衬层用于将由经过至少一个导电段的电流产生的磁场的至少一部分偏 移远离磁存储元件。磁衬层可以包括Ni、Fe和/或Co。此外，磁衬层可以围绕至少一个导电段的最靠 近磁存储元件的至少一部分。根据本发明的另一实施例，至少一个导电段可以包括位线、字线和/或读线(read line)。此外，字线可以是双镶嵌字线。在本发明的第二方面中，提出一种存储器电路。该存储器电路包括多个存储器单 元，其中多个存储器单元的每个包括(i)磁存储元件；(ii)至少一个导电段，电耦接到磁存储元件；以及(iii)磁衬层，围绕至少一个导电段的至少一部分。磁衬层用于将由经过至 少一个导电段的电流产生的磁场的至少一部分偏移远离磁存储元件。在本发明的第三方面中，提供了一种将磁存储器单元屏蔽开磁场的方法。形成磁 存储元件。进一步地，形成电耦接到磁存储元件的至少一个导电段。至少一个导电段的至 少一部分用磁衬层围绕。磁衬层用于将由经过至少一个导电段的电流产生的磁场的至少一 部分偏移远离磁存储元件。根据本发明的另外的实施例，围绕的步骤可以包括形成靠近磁存储元件的沟槽以 及在沟槽的至少一个表面上形成磁衬层。进一步地，至少一个导电段可以形成在磁衬层的 至少一个表面上。更进一步地，磁衬层的一段(segment)可以形成在至少一个导电段上，并 且磁衬层的一段的至少一部分可以被蚀刻以在磁衬层中建立至少一个开口。在本发明的第四方面中，提供了将多个磁存储单元屏蔽开磁场的方法。形成多个 磁存储元件。进一步地，形成电耦接到多个磁存储元件的每个的至少一个导电段。至少一 个导电段的至少一部分用磁衬层围绕。并且，磁衬层用于将由经过至少一个导电段的电流 产生的磁场的至少一部分偏移远离多个磁存储元件。本发明的这些和其它的目的、特征以及优点将从以下对本发明说明性实施例的具 体描述而变得明显，结合附图来阅读该具体描述。
图1A-1B示出根据本发明实施例的磁随机存取存储器(分别为写入和读取)的常 规架构的说明性示意图。图2是示出根据本发明实施例的磁存储器单元的特征的示意图。图3A-3C示出根据本发明实施例的存储器单元和连接到存储器单元的相应位线 的三个示范性实施例的截面图。图4是示出根据本发明实施例的存储器单元的示意图，在该存储器单元中靠近存 储器单元的所有局部导线被磁衬层围绕。图5A-5F示出根据本发明实施例利用将存储器单元屏蔽开磁场的示范性方法在 各个工艺阶段期间存储器单元的截面图。
具体实施例方式本发明将结合用于将磁存储器单元屏蔽开磁场的示范性方法来描述。然而，应当 理解，本发明不限于用于形成这里示出和描述的存储器单元的特定的布置、材料、膜层和工 艺步骤。如果这里描述了教导，对说明性实施例的修改对于本领域技术人员将变得明显。特别地关于工艺步骤，要强调的是这里提供的描述不旨在涵盖成功地形成功能器 件所需的全部工艺步骤。而是，在形成集成电路器件中常规使用的特定工艺步骤，诸如例 如湿法清洗和退火步骤，为了描述的简洁而在这里没有被有目的地描述。然而，本领域技 术人员应易于理解从这个概括的描述中省略的那些工艺步骤。此外，用于制造这种半导 体器件的工艺步骤的细节可以在许多出版物中发现，例如S. Wo 1 f和R. N. Tauber, Silicon Processing for the VLSI Era, Volume 1, Lattice Press, 1986 以及 S. Μ· Sze, VLSI Technology, Second Edition，McGraw-Hill，1988，两者通过引用结合于此。
还应当理解，在附图中示出的各个层和/或区域可以不按比例绘制，在这种集成 电路中通常使用的类型的一个或多个半导体层和/或区域可以为了解释的方便而在给定 的附图中没有被明确地示出。这并不是指没有被明确示出的半导体层和/或区域被从实际 的集成电路中省略。首先参照图1A-1B，说明性的示意图示出根据本发明实施例的用于MRAM阵列的常 规架构(分别是写和读)。在通常的MRAM阵列中，正交线(例如，位线和字线；导电段)穿 过包括各自的MTJ的存储器单元的结构之上和之下。这些线在激活时带有电流，该电流在 一个或多个选定的存储器单元中产生转换效果。设计MTJ使得当电流施加到仅一条线时它 们的逻辑状态将不改变。然而，在带有电流的两条线的交叉处的MTJ将进行转换(例如， 写)。图IA示出在两个相邻存储器单元中写入两个位(写入“0”和写入“1”)。电流供应 到一条字线和两条位线以产生此效果。电流方向确定MTJ的自由层是平行于还是反平行于 钉扎层而取向，表示逻辑“ 0，，或者逻辑“1”。图IB示出MRAM阵列的示范性读取过程。在此示例中，电流经过一条位线和一条 字线以读取其交叉处的存储器单元。读过程通过测量所选择的存储器单元中的MTJ的电阻 来实现。当MTJ的层(自由层和钉扎层)彼此平行时，MTJ的电阻低；当MTJ的层彼此反平 行时，MTJ的电阻高。电阻的差异用于确定MTJ是逻辑“0”还是逻辑“1”。与写入所需的电 流相比，测量MTJ的电阻(例如，读)所需的电流是低的，因此，在读过程期间不应发生存储 器单元状态的转换。现在参照图2，示意图示出根据本发明实施例的示范性磁存储器单元200的某 些特征。磁存储器单元200可以包括MTJ 202，或备选的磁存储元件(例如，SMT器件 或自旋器件)；位线212 ；字线214 ；底电极216 ；以及金属氧化物半导体场效应晶体管 (MOSFET) 218，可以用于选择性地访问存储器单元。为了说明的目的，MTJ 202示出为从上到下包括电极204、磁自由层206、势垒层 (例如，隧穿层)208和磁钉扎层210。MTJ 202的每个磁性层还可以包括多个子层。这些子 层可以由许多不同的材料形成，并可以实现各种功能，诸如但不限于用作势垒层、籽晶层、 反铁磁层、耦合层和铁磁层。例如，Dseikan等描述了具有较低磁性层的MTJ，该磁性层分别 包括由钴/铁、镍/铁、锰/铁、钼和钨形成的五个子层。Dseikan等，On-chip MRAM as a High-Bandwidth Low Latency Replacement for Dram Physical Memories, Tech Report TR-02-47, Dept. of Computer Sciences, University of Texas, September2002o 在同一 器件中的上磁性层包括分别由镍/铁、钴/铁和钼形成的三个子层。电介质势垒是铝氧化 物。MTJ 202的层为了示出的简便而示出为单个层，尽管它们可以通常包括多个子层。本领域技术人员应当理解MTJ 202的层和功能性。简短地，磁性层之一(其被称 为钉扎层210)具有钉扎在固定方向的磁极化，而被称作自由层206的另一磁性层的极化具 有平行或反平行于钉扎层排列的磁极化。在自旋扭矩转换中，自由层的取向利用直流电流 转换，而不是如常规技术使用磁场。根据流过MTJ器件的电流的流动，自由层平行于或反平 行于钉扎层排列。MTJ的电阻经由底电极216和连接到底电极的MOSFET 218来测量。用于读和写所 需的电流通过位线204和字线206来提供。穿过导线的电流的固有属性是在导线的周围产 生磁场。由经过位线和字线的电流产生的磁场会不期望地转换邻近或连接到电流填充的线
6的单元。由MTJ正上方或正下方的导线引起的存储器单元状态的不期望转换被称为“自身 错误(self-error) ”。由相邻MTJ的导线引起的不期望的转换被称为“半选择错误”。不可 避免地，转换错误导致被破坏或丢失的数据，因此是不期望的。由于自旋扭矩转换不要求常规操作的磁场，所以由传送电流的导线引起的磁场可 以被抑制和/或偏移远离MTJ。图3A-3C示出根据本发明实施例的示范性存储器单元的说 明性布置的截面图，该存储器单元包括MTJ存储元件302和连接到该MTJ元件的相应的位 线304。从附图明显可见，位线304被磁衬层306至少部分地围绕。更具体地，图3A示出 部分地围绕位线304的U形磁衬层306。在此实施例中，位线304的上表面并不包括磁衬 层材料。在说明性的实施例中，磁衬层包括镍(Ni)、铁(Fe)和/或钴(Co)，尽管可以使用 备选的材料和/或材料的组合。此外，磁衬层306是导电的从而允许电流从位线304流过 MTJ元件302，以写入存储器单元的逻辑状态。当电流流经位线304时，电流产生作用于MTJ 302的磁场。电流也改变了磁衬层 306的磁化，在MTJ 302上产生额外的杂散场。在说明性的实施例中，磁衬层306中的磁性 材料设置为使得由磁衬层306产生的杂散场减小或消除作用于MTJ 302上的磁场。磁衬层 的额外好处是抑制供应电流的位线与任何相邻材料之间的铜(Cu)电迁移。此外，磁衬层可 以用作抵挡除了其围绕的导线之外的其它电磁源产生的杂散磁场的阻挡层。图3B是示出根据本发明另一实施例的磁衬层(306和308)的备选构造的截面图。 具体地，位线304被磁衬层至少部分地围绕，该磁衬层包括截短的U形磁衬层部分306和 顶部磁衬层部分308。U形磁衬层306被截短的意思是，它并不覆盖位线304的整个侧壁。 此布置实质上建立了磁衬层中的两个侧开口，其用于在两个相反的方向上将磁场偏移远离 MTJ 302。在本发明的其它实施例中，顶部308可以被选择性地省略。实际上，磁衬层的此 布置在MTJ 302处产生电流感生磁场和衬层的偶极场的相消。图3C是示出根据本发明另一实施例的磁衬层306的另一构造的截面图。如图3C 所示，磁衬层306形成为在MTJ 302的上表面上的基本平坦的板，而不是如图3A和3B所示 的U形结构。此布置使由流经位线304的电流产生的磁场偏移并远离MTJ 302。与磁衬层的 其它构造相比，制造此布置所需的工艺可以较简单，因为它仅需要一个平坦的衬层材料层。 因此，根据要使用的存储器单元的应用，此实施例可以提供特定的成本优点。应当指出，图 3C的磁衬层306的宽度可以延伸到位线304的宽度之外或者磁衬层306的宽度可以短于位 线304的宽度。应理解，磁衬层不限于分别如图3A和图3B所示的U形或具有两个侧开口的衬层， 或者如图3C所示的基本平坦的板结构。而是，本发明预期，根据如何和在何处使用它，磁衬 层可以在形状、尺寸、厚度和/或组分上改变。通过改变磁衬层的材料、形状和厚度，能够调 整影响MTJ的磁场。此外，磁衬层并不要求与其围绕的导线直接接触。在备选的实施例中， 额外的导电材料的层可以位于传输电流的导线与围绕其的磁衬层之间。如果给出这里的教 导，本领域技术人员将能够想到在本发明范围内的磁衬层的各种其它布置。此外，尽管图3A至图3C示出单个位线的磁衬层，但是应当理解，多个磁衬层可以 使用在邻近给定存储器单元的任一或全部产生场的导线上。例如，图4示出示范性存储器 电路400的至少一部分，存储器电路400包括存储器单元402以及用于选择性访问存储器 单元的MOSFET 410、位线404和字线406。在此实施例中，根据本发明的另一方面，靠近存储器单元的所有的局部导线(例如，位线404、字线406和包括在存储器单元402中的MTJ 的底电极408)被各自的磁衬层至少部分地围绕。存储器电路400具有至少部分围绕位线 404、字线406和底电极408的U形衬层。在说明性的实施例中，磁衬层还可以使用在双镶 嵌字线上。应当指出，每个U形衬层布置为使得它引导由在传输电流的特定导体中流动的 电流产生的磁场远离存储器单元402。例如，与字线406相关的U形磁衬层的开口优选地具 有远离存储器单元402朝向的开口(例如，向下，与存储器单元相反)。与底电极408相关 的磁衬层可以以类似的方式构造。除了这里所述的本发明的实施例之外，应当理解，屏蔽磁场的该创造性的技术可 以有利地使用在其它类型的电路上，而不限于半导体存储器器件。例如，自旋逻辑器件和其 它的自旋电路(其使用电子的量子自旋以及它们的电荷来传输信息)可以类似地从这种磁
屏蔽获益。现在参照图5A-5F，存储器单元的截面示出根据本发明实施例的使用用于将存储 器单元屏蔽开磁场的示范性方法的工艺的各个阶段。应理解，为了解释的方便，以下的工艺 已经被简化。然而，本领域技术人员将易于认识从此概括的描述中省略的那些工艺步骤。 在执行以下工艺中，用于沉积金属层的技术包括但不限于溅射沉积、蒸发、化学气相沉积 (CVD)和电镀。这些技术及其他的背景提供在例如R. F. Bunshah，Handbook of Deposition Technologies for Films and Coatings, Second Edition, Noyes Publishing, 1994,其通 过引用结合于此。图5A示出示范性的MTJ 502的截面图，MTJ 502包括形成层叠结构的磁自由层、 薄电介质层和磁钉扎层。导电材料层504首先沉积在MTJ叠层上。然后，使用常规光刻工 艺图案化导电材料层，并使用湿法或干法蚀刻技术来蚀刻。图5B示出在MTJ 502上的导电 材料504的被蚀刻层。该层将优选地形成磁衬层的底壁。或者，层504可以形成阻挡层以 防止自由层中的材料向外扩散到相邻区域。在图5C中，电介质层506或备选的绝缘材料(例如，二氧化硅或硅氮化物)沉积在 MTJ 502的上表面上。在图5D中，沟槽508蚀刻贯穿电介质层506到导电层504的顶表面。 沟槽508基本上与MTJ 502对准使得导电层504形成在沟槽的底壁的至少一部分上。在备 选的实施例中，导电层504并不需要形成沟槽508的底壁，该沟槽可以被蚀刻到MTJ 502的 至少一部分。不管如何形成沟槽508，沟槽的至少一部分促进到MTJ 502的电接触。沟槽 508优选地形成用于提供到MTJ 502的电通路的布线材料(例如，位线、字线)的基础。如图5E所示，磁衬层材料510优选地形成在沟槽508的内表面的至少一部分(例 如，侧壁和底壁)上。在图5F中，导电材料512，诸如例如铜，沉积在沟槽508中在磁衬层材 料510上，填充沟槽使得基本上与电介质层506的上表面平齐。化学机械抛光(CMP)或备 选技术可以用于平坦化存储器单元的上表面。这里描述的用于将磁存储器单元屏蔽开磁场的技术可以以集成电路的形式实现。 在形成集成电路中，多个相同的管芯通常在半导体晶片的表面上以重复图案制造。每个管 芯包括由这里描述的方法形成的器件，并可以包括其它的结构或电路。单个的管芯从晶片 切割或划分，然后封装为集成电路。本领域技术人员应当知道如何划分晶片并封装管芯以 制造集成电路。如此制造的集成电路也被认为是本发明的一部分。尽管这里已经参照附图描述了本发明的说明性实施例，但是应当理解，本发明不限于这些明确的实施例，本领域技术人员可以做出各种其它的变化和修改而不背离权利要 求书的范围。
权利要求
一种存储器单元，该存储器单元包括磁存储元件；至少一个导电段，电耦接到所述磁存储元件；以及磁衬层，围绕所述至少一个导电段的至少一部分，该磁衬层用于将由经过所述至少一个导电段的电流产生的磁场的至少一部分偏移远离所述磁存储元件。
2.如权利要求1所述的存储器单元，其中所述至少一个导电段包括位线、字线和读线 至少之一。
3.如权利要求2所述的存储器单元，其中所述字线是双镶嵌字线。
4.如权利要求1所述的存储器单元，其中所述磁衬层包括镍、铁和钴至少之一。
5.如权利要求1所述的存储器单元，其中所述磁衬层位于所述至少一个导电段与所述 磁存储元件之间。
6.如权利要求1所述的存储器单元，其中所述磁存储元件包括自旋动量转移器件。
7.一种存储器电路，该存储器电路包括多个存储器单元，其中所述多个存储器单元的每个包括(i)磁存储元件；( )至少一个导电段，电耦接 到所述磁存储元件；以及(iii)磁衬层，围绕所述至少一个导电段的至少一部分，该磁衬层 用于将由经过所述至少一个导电段的电流产生的磁场的至少一部分偏移远离所述磁存储 元件。
8.如权利要求7所述的存储器电路，其中所述至少一个导电段包括位线、字线和读线 至少之一。
9.如权利要求7所述的存储器电路，其中所述磁衬层包括镍、铁和钴至少之一。
10.如权利要求7所述的存储器电路，其中所述磁衬层位于所述至少一个导电段与所 述磁存储元件之间。
11.一种将磁存储器单元屏蔽开磁场的方法，该方法包括以下步骤形成磁存储元件；形成电耦接到所述磁存储元件的至少一个导电段；以及用磁衬层围绕所述至少一个导电段的至少一部分，所述磁衬层用于将由经过所述至少 一个导电段的电流产生的磁场的至少一部分偏移远离所述磁存储元件。
12.如权利要求11所述的方法，其中围绕的步骤还包括以下步骤形成靠近所述磁存储元件的沟槽；以及在所述沟槽的至少一个表面上形成所述磁衬层。
13.如权利要求12所述的方法，其中所述磁衬层形成在所述沟槽的至少一个表面的至 少一部分上。
14.如权利要求13所述的方法，其中所述至少一个导电段形成在所述磁衬层的所述至 少一个表面上。
15.如权利要求14所述的方法，还包括以下步骤在所述至少一个导电段上形成所述磁衬层的一段；以及蚀刻所述磁衬层的该段的至少一部分以在所述磁衬层中建立至少一个开口。
16.如权利要求11所述的方法，其中所述磁衬层包括镍、铁和钴至少之一。
17.如权利要求11所述的方法，其中所述磁衬层位于所述至少一个导电段与所述磁存 储元件之间。
18.一种将多个磁存储器单元屏蔽开各自的磁场的方法，该方法包括以下步骤 形成多个磁存储元件；形成电耦接到所述多个磁存储元件中的相应一个的至少一个导电段；以及 用磁衬层围绕所述至少一个导电段的至少一部分，所述磁衬层用于将由经过所述至少 一个导电段的电流产生的磁场的至少一部分偏移远离所述多个磁存储元件中的相应一个。
19.如权利要求18所述的方法，其中用磁衬层围绕所述至少一个导电段的至少一部分 的步骤还包括形成靠近所述多个磁存储元件的至少一个的沟槽；以及 在所述沟槽的至少一个表面上形成所述磁衬层。
20.如权利要求19所述的方法，其中所述磁衬层形成在所述沟槽的所述至少一个表面 上的至少一部分上。
21.如权利要求20所述的方法，其中所述至少一个导电段形成在所述磁衬层的至少一 个表面上。
22.如权利要求21所述的方法，还包括以下步骤在所述至少一个导电段的上表面上形成磁衬层的一段；以及蚀刻所述磁衬层的该段的至少一部分以在所述磁衬层中建立至少一个开口。
全文摘要
本发明提出用于将磁存储器单元屏蔽开磁场的技术。根据本发明的一些方面，磁存储元件形成有电耦接到磁存储元件的至少一个导电段。导电段的至少一部分用磁衬层围绕。该磁衬层用于将由经过导电段的电流产生的磁场的至少一部分偏移远离磁存储元件。
文档编号G11C11/00GK101978426SQ200980110020
公开日2011年2月16日 申请日期2009年2月26日 优先权日2008年3月20日
发明者所罗门·阿塞法, 菲利普·L·特劳伊劳德, 西瓦南达·K·卡纳卡萨巴帕希, 詹纳茨·J·诺瓦克 申请人:国际商业机器公司