专利名称：用于电隔离的信号传输的半导体装置以及用于制造此类装置的方法
技术领域：
本发明涉及一种用于电隔离的信号传输的半导体装置以及ー种用于制造此类半导体装置的方法。
背景技术：
对于发送侧和接收侧之间的电位差的信号传输通常需要使用电平位移器、光电耦合器或是磁性/电容耦合器。其中，电平位移器和磁性耦合器可以单片地集成到集成电路中，而光电耦合器则必须安装在集成电路之外，如安装在电路板上。除了附加的占地面积夕卜，光电耦合器使用寿命有限、工作频率较低、损耗功率较大。电平位移器取决于其构思无法实现电镀绝缘，并且由于电路损耗，具有低于300kHz的最高工作频率，这ー频率对于快速信号传输来讲通常太低。当前可用的可能性，即将磁性/电容耦合器集成到集成电路中需要电路基础エ艺和特殊的制造エ艺匹配。例如对于磁性耦合器来说，为实现良好的磁耦合，必须在线圈之间保持小的间隔。然而这就降低了线圈之间的绝缘，并且因此整体降低耦合器的耐压强度。良好磁耦合的另ー个前提是要有大的线圈面积，然而这就要求具有大面积的电路，大面积的电路自身导致高成本。最后，磁性耦合器要求耦合环的低电阻以及由此电路里的厚金属化层，以实现线圈中的高电流密度，然而这要求复杂并且因此昂贵的制造过程。
发明内容
因此，本发明的目的是提供一种相对改进的用于电隔离的信号传输的半导体装置及其制造方法。该目的通过ー种根据权利要求1所述的半导体装置或者说ー种根据权利要求12所述的方法来实现。特别介绍ー种用于电隔离的信号传输的半导体装置，其具有:人工芯片，其中，具有电路结构的半导体芯片在除了其基面之外的所有其它面上如此嵌入电绝缘的填料，即人工芯片的基面由于填料与半导体芯片基面相比变大；薄膜基底，被施加到放大的基面上，并且越过半导体芯片的基面延伸到放大的基面内，其中，基底具有至少两个由绝缘材料制成的涂层，在两个涂层之间设置有结构化的金属化层。第一线圈，通过ー个或多个相应结构化的金属化层形成在基底内，以及第二线圈，通过ー个或多个相应结构化的金属化层如此形成在基底内或者通过相应形成的电路结构如此形成在半导体芯片内，即第二线圈与第一线圈磁耦合但与其电隔离Igalvamscn getrennt)0用于制造该半导体装置的方法包括以下步骤:将具有电路结构的半导体芯片如此嵌入电绝缘的填料，即半导体芯片在除了其基面之外的所有其它面上被嵌入电绝缘的填料，以产生人工芯片，以便人工芯片的基面与半导体芯片的基面相比变大，将第一介电层施加到人工芯片上，将晶种层施加到第一介电层上，将金属化层(Metallisierung)施加到晶种层上，在金属化层中蚀刻出至少ー个线圈状结构，以及将第二介电层施加到结构化的金属化层上。
接下来，根据在附图的图中示出的实施例，进ー步阐述本发明，其中，相同或相似的元件通过同一个參考标号表示。图中示出:图1示出采用晶圆级球栅阵列技术生产出的半导体装置的横截面，图2示出如图1所示的半导体装置的底面的俯视图；图3示出如图1所示的装置的部分的横截面；图4示出如图3所示的局部装置的俯视图；图5示出如图3所示的局部装置的改进方案的横截面；图6示出如图5所示的局部装置的顶面的俯视图；图7示出采用嵌入式晶圆级球栅阵列技术生产出的半导体装置的横截面；图8示出如图7所示的半导体装置的底面的俯视图；图9示意性示出在如图7所示的半导体装置的生产过程中所选择的半成品；图10示出如图1所示的带有设置在布线层(Umverdrahtungsebene)的线圈的半导体装置；图11示意性示出布置在布线层的具有一个绕阻的线圈的设计方案；图12示意性示出布置在布线层的具有两个绕阻和一个触点(Umkontaktierung)的线圈的设计方案；图13示意性示出布置在布线层的具有两个绕阻和一个触点的线圈的另ー设计方案；图14示意性示出布置在布线层的具有三个绕阻、两个触点以及ー个分接头的线圈的设计方案；图15示意性示出布置在两个布线层的分别具有两个绕阻的两个线圈的设计方案；图16示意性示出布置在两个布线层的分别具有一个绕阻的两个线圈的设计方案；图17示出具有两个芯片和两个线圈的半导体装置的横截面；图18示出如图17所示的半导体装置的电路图；图19示出具有一个芯片和三个上下堆叠的平面单线圈的半导体装置的横截面；以及图20示出用于如图19所示的布置的平面单线圈的俯视图。
具体实施方式
图1和图2示例性显示了采用晶圆级球栅阵列技术(晶片级封装)、或简称为WLB技术生产出的半导体装置I。半导体芯片I具有一定数目的(垂直)接触元件2，接触元件2根据如图1所示的视图安装在底面上。此外，在半导体芯片I的底面上安放有(水平)介电层3,介电层3含有例如娃，如氧化娃。在介电层3上再次设置有金属化层,该金属化层能够含铜或铝，并且通过生产过程中的蚀刻结构化，以产生印制导体5。金属层例如可以喷镀在介电层3上，被光阻层(光致抗蚀剂)所覆盖，并通过使用反映所需结构的曝光掩模来曝光。在显影过程后，如此生产出来的结构被蚀刻，并且必要时随后被电镀。如此制造的印制导体的典型厚度位于3到20 iim之间，并且由此而产生的导线的平均宽度为20iim。接触元件2位于介电层3的接触孔内，并且建立印制导体5与芯片I上的电路结构之间的电接触，而电路结构可以包括特别用于触点接触而设置的连接面(焊垫)。安施加到金属化层上的另ー个介电层6可以含有聚酰胺，并且具有用于另ー个接触元件8的孔，通过这些孔，印制导体5与焊料球7产生电接触。其中，焊料球7可设置在介电层6中为此设置的空隙里。其中，施加到芯片I上的两个介电层3和6形成由印制导体5以及接触元件2、8贯穿的用于接线(Umverdrahtung)的薄膜基底 4。焊料球7以ー个特定的模式布置，该模式具有典型地如图2所示的矩阵形状。此夕卜，根据本发明，在这个矩阵的不同节点上可不设置焊料球，或者在布置焊料球时使用与矩阵完全不同的模式。图3详细示出，焊料球7是如何被放置到介电层6的空隙当中的，以及它在那里是如何与印制导体5产生接触的。其中，如上所述，印制导体5被嵌入到两个电绝缘的介电层3和6之间，并且只能在芯片I上的向下摆动的接触元件2的高度接触地够到芯片I。焊料球7在印制导体5的另一端通过介电层6的空隙紧贴在印制导体5上并与之发生接触，也就是说，在所示情况下同时形成图1中的接触元件8。为了显示得更清楚，图3所示的布置相对图1所示的布置向上旋转180°。图4从芯片I的表面，即參照图3、从芯片的上面示出图3所示的焊料球7、印制导体5连同接触元件2的位置。对于根据图3的实施例，印制导体5仅定位在ー个方向上。而根据图5、6所示的布置，印制导体11、13也可以垂直于印制导体12延伸。其中，印制导体11、13參照图6由左向右延伸，并且其中，由垂直于画面的印制导体12中断。然而，为了形成导电的交叉点，在面向印制导体12的印制导体11和13的端部上设置接触元件2和9。这两个接触元件再次伸展到芯片I。在接触元件2和9之间的芯片I的表面上，与它们发生接触的导电的涂层10将接触元件2和9导电地连接在一起。印制导体12电绝缘地越过它、并基本与其相垂直地延伸。其中，印制导体11、12、13可以是ー个或多个线圈的部分。从图6的显示中可以看出，也可以选择模型，与如图2示出的布置相比，这些模型具有较少的矩阵点，并且因而也具有较少的焊料球，其中，如之后详细的显示，释放出来的平面就可以用于形成至少ー个平面线圈。在图1至图6中所示出的晶圆级球栅阵列技术(WLB)的改进方案就是上述的嵌入式晶圆级球栅阵列技术(effLB)，在这个技术中，也要实行所有半导体-晶片(如硅晶片)上所有必需的加工步骤。与传统的封装技术如球栅阵列技术相比，它允许以较低成本生产极小、极平的具有优良电性能和热性能的外売。在WLB技术中，所有的焊料触点都必须匹配芯片的基面。因此只能施加具有有限数量触点的模块。但是，甚至当触点数量较少时，如在当前发明中要将至少一个线圈安施加到载体里，就显示出该技术的局限性。与此相反，上述的嵌入式晶圆级球栅阵列技术(eWLB)允许制造具有多触点的模块。其中，外壳不是像传统的WLB技术那样形成在半导体-晶片上的，而是形成在人工晶片上。为此，要将已处理的晶片切割成单个的芯片，并且将这些单个的芯片放到载体板上。其中，与硅晶片情况下相比，这些芯片要以彼此之间更大的间隔放置。间隙和边缘区域要用填料填满。在填料的硬化后，产生人工晶片，该晶片构成了芯片周围的填料框架(模制框架)，在这个框架上可以放置额外的焊料触点。在生产完人工晶片，即所谓的重新构造后，现在就可以像在传统的WLB技术里一祥，通过薄膜技术建立与焊接端的电连接。通过这项技术，可以产生任意多的额外焊料触点或者说用于其他任意金属化结构的布置的空间。人工的放大的晶片的进ー步加工原理上对应通常的晶片的加工。因此，eWLB技术也能适用于空间密集型应用，而无需为了施加芯片而需要更多的纯的芯片面积。图7中示出通过eWLB技术制造的半导体装置。与图1所示的布置相比，芯片I比由两个介电层3和6以及包含在其中的印制导体5和接触元件2和8所组成的薄膜基底4更小。此外，还设置有由填料(Vergussmasse)制成的封装(Verkapselung) 15,以便在某种程度上讲，封装15与芯片I在人工晶片被切割后产生人工的(kuenstlichen)、放大的“芯片”。填料是例如聚合物，如具有较高ニ氧化硅含量(如超过90%的质量百分比)的聚酰亚胺或环氧树脂。封装15在顶面16以及侧面17向外绝缘地覆盖芯片1，其中，封装15在水平面上在薄膜基底4的整个表面上延伸。如在图7特别是在图8中所看出的，芯片I所占据的面积小于封装15以及薄膜基底4的基面。因此，借助焊料球7更多的平面用于触点，或在较低的触点数量时，更多的平面供一个或多个线圈使用。在图9中，根据半成品，示出根据本发明的半导体装置的生产方法的一个实施例。其中，所示方法不仅适用于WLB技木，同样也能用于eWLB技术或类似技木。对于所示方法，硅晶片20具有钝化层21以及位于其中的空隙。首先，在这个硅晶片的顶面，如铝制的导电连接面22被施加到空隙中。如硅氧化物制成的厚度为如6 iim的电绝缘的介电层23被施加到钝化层21的上方。该介电层23在连接面22的位置上具有接下来称之为接触孔24的空隙。图9a示出了这样生产出来的半成品。其中，在介电层23上借助于喷镀沉积金属化开始层25 (金属化层晶种层(Metallization Seed Layer))。该金属化开始层25首先含有钛一鹤(厚度约为50nm),其次含有铜(厚度约为150nm)。之后，光敏的阻挡漆26 (光致抗蚀剂)被涂覆在金属化开始层25上，其中，在接触孔24区域里，空出大面积的窗ロ 26。晶种层25的沉积可以通过如O2/He等离子气氛中的喷镀实现。窗ロ 26可通过曝光、显影和蚀刻形成。图9b示出了这样生产出来的半成品。此后，接线金属化层，简称为RDL金属化层28 (RDL=再分配层)在窗ロ 26里产生，它在底面由金属化开始层25以及在顶面由另ー个金属化开始层29覆盖。如铜制的RDL金属化层28的产生可借助如铜活化(Cu Activation)或是铜电镀(Cu Plating)来实现。图9c示出了这样生产出来的半成品。之后，光敏的阻挡漆26被完全除去，并且可能地，上面的金属化开始层29的钛-钨层以及铜层的一部分通过蚀刻除去。图9d示出了这样生产出来的半成品。
接下来，涂覆焊接停止涂层30，该焊接停止涂层30通过另ー个如含氧化硅的介电层形成。焊接停止涂层30具有窗ロ 31，该窗ロ 31使RDL金属化层28露出。但是，在水平位置上，RDL金属化层28与接触孔24的那个位置是不同的。窗ロ 31可再次通过曝光、显影和蚀刻形成。图9e示出了这样生产出来的半成品。之后，在先前的焊剂镀层下面，焊料球32通过回流方法被施加到窗ロ 31里。焊料(如SnAgCu)建立与RDL金属化层28的导电连接。图9f示出了这样生产出来的半成品。如上所述，所示出的方法不仅适用于WLB技术，也适用于eWLB技术，以便在后者的情况下(如在图9中选择性地示出)印制导体以及基底的一部分可越过封装33延伸，而不是仅越过硅晶片20。RDL金属化层28可通过几乎任一方式进行结构化，以便代替焊料球32与接触孔24内的触点之间的连接，线圈也可以以类似简单方式实现，线圈可以越过接触孔24里的触点电连接在形成芯片里的电路上。这将在下面的例子中更详细地解释。如图10所示的本发明的实施例，具有集成电路结构42的芯片41被嵌入在硬化过的填料40中，其中，芯片I的底面相对于填料40露出。在芯片I和填料40的底面有位于其上的具有三个介电层34、35、36的薄膜基底43。在介电层34与35之间以及35与36之间，因此在两个平面里，设置有结构化的金属化层，其中之ー结构化为印制导体45用于布线，另ー个结构化为线圈38和39 (两个堆叠的，即在两层平面里上下重叠地布置)。最后，焊料球37用作半导体装置与未示出的电路板之间的连接元件，其中，可以考虑采用倒装芯片技术将半导体装置安装在电路板上。水平安装的印制导体45具有连接线路或是线圈的结构，而垂直安装的触点主要只用作连接线路特别用于芯片41的外部触点。线圈38和39在芯片里可借助电路结构或者连接成带有两个电隔离的线圈的变压器，或者连接成带有两个绕阻层面的単一的线圈。在后者的情况下，可在外部电路板中或上设置例如另ー线圈44，该线圈44也只能从外部控制。其中，线圈38和39可如图11至图16所示进行配置。图11所示的线圈只有单ー的绕阻，在这个绕阻的两个端部，两个接触面47 (焊垫)直接相邻，即在二者之间没有导电平面，以接触垂直接触元件。图12和13示出在ー个平面内带有两个绕阻的线圈，其中，接触面47在此也彼此紧邻并排设置(nebeneinander)。如果要实现ー个以上的绕阻，则分别需要触点连接(Umkontaktierung),触点接触在图12所示实施例中借助另ー个接触面48以及连接在它们之间的导电电桥49来实现，电桥49使ー个绕阻离开(hinweg)另ー个绕阻。在根据图13的实施例中，一个绕阻借助更深的金属化层50在另ー个绕阻的下方穿过，触点连接由此实现。从根据图13的实施例出发，根据图14的实施例扩展ー个绕阻，并且包括借助于更深位置的金属化层51的触点连接(Umkontaktierung)以及借助于更深位置的金属化层52的触点连接，其中，在金属化层52的位置上在另ー个位于其间的金属化层平面里还设置有线圈分接头53，该线圈分接头53延伸至另ー个接触面47。图15示出用于带有两个线圈54和55的无芯变压器的实施例，这两个线圈分别具有ー个以上的绕阻，而且各自的接触面56或者说57分别直接并排(neben)设置在一起。其中，两个线圈54和55可以如图所示那样位于不同的金属化层层面上，或是如所示的设计，位于相同的金属化层层面上，因为线圈55是布置在线圈54的横截面开口内。但在后者的情况下设置有相应的导线交叉或者说触点连接(Umkontaktierung)。
图16示出两个线圈58、59的实施例，这两个线圈设计在不同金属化层层面内，却具有大小相等的横截面开ロ且彼此上下重叠。其中一个线圈59与芯片I上的控制电路和/或评估电路电连接，而另ー个线圈可在接触面60上方从外部进行接触。图17示出根据本发明的具有两个芯片71和72的半导体装置，芯片71和72借助填料65通过eWLB技术制造。在本发明的该实施方式中，如此切割人工晶片，即半导体装置始终包括两个芯片71，72。这两个芯片能够从外部在焊料球69或者说70上方接触，并通过带有线圈66和67的无芯变压器耦合，其中，线圈66和67被嵌入在基底68中的不同金属化层层面中。其中，从焊料球69或者说70看过去，芯片71和72被填料65围住，其中，填料65和基底68彼此有相应的，即有大致相同的、或是相等的延伸。在图17所示布置中的电路在图18中示出。其中，两个线圈66和67分别与芯片71和72中的电路处于电接触，芯片71和72利用焊料球69和70进行外部电路连接。芯片71和72中的电路可以具有发送电路和/或接收电路(收发器)，发送电路和接收电路以不同的传输频率分别在两个传输方向之ー传输信号，以实现芯片71和72之间的双向信号传输。两个电路是彼此电隔离的，即从一条电路到另一条电路里没有电流通过。为了在线圈66和67之间进行传输，可以使用通过任意方式调制过的高频信号。图19中示出带有芯片73的半导体装置的实施例，芯片73被嵌入在填料74里，并在其基面范围内具有带有至少三个金属化层层面的基底75。芯片73通过垂直的印制导体77以及在其中ー个金属化层层面内的独立的水平印制导体与至少两个焊料球76处于连接，以进行外部触点。除此之外，芯片73具有内部的电路结构，用于通过无芯线圈78进行信号的处理、分析和传输，线圈78与电路结构处于电连接中。在至少三个金属化层层面里，分别有线圈79、80和81上下重叠地安装，并通过垂直连接电线82和83在垂直方向互相连接。线圈79、80、81如图20所示设计为平面的、螺旋形线圈，其中，线圈79和81具有相同的线圈方向，而线圈80具有与之相反的线圈方向。因此，信号电流馈入线圈79的外部接ロ，然后流向内部接ロ，在那里将通过垂直印制导体结构82被引导至线圈80的中间的触点上，从那里流向外部触点，在那里它通过垂直的导体结构83被引导至线圈81的外部接线上，从那里再流入到内部触点里，并从那里最后被引导至外部。通过这种方式，由三个平面绕阻产生三维的线圈，在这个线圈里，単独的平面线圈堆叠地布置。因此，以相同的方式，带有不同数量以及多个电隔离工作的线圈的堆叠的布置也是可行的。本发明使用了相邻的、间隔开的线圈的磁性/电容耦合器。但它们并不是(仅仅)在集成电路本身中实现的，而是至少部分地在外壳里。为了保证ー个良好的耦合，使用ー种制造方法，通过这种方法，可在外壳里使用非常准确规定公差了的印制导体。根据发明所述的用于制造此类半导体装置的方法是晶圆级球栅阵列封装技术或者说嵌入式晶圆级球栅阵列封装技术的改进方案。这些技术得到了发展，可以使现代集成电路的许多紧密相邻的触头(焊垫)这样被分配，即电路可在所谓的回流方法中被焊接。该方法提供了几Pm的调整精度(Justagegenauigkeit)以及10 ii m范围内的最小波动。根据发明所述,这些特点现在可有利地用于磁性/电容耦合器的线圈的制造。借助本发明的方法，可以制造ー个或多个布线层(结构化的金属化层)，以便为耦合设置的线圈可以或者两个都在集成电路外部(如在ー个介电层里)被放置，或者一个线圈在集成电路的芯片上而另ー个线圈放置在芯片外。
所提出的解决方案的优点是，可以很大程度上保留用于制造集成电路、特别是芯片的常规方法。此外，不需要额外的用于线圈的芯片面积，从而可产生有益的总成本。由于WLB/effLB技术中的线圈平面只限制在外壳的基面上(而不是在更小的芯片基面上)，而且不同于集成到芯片中的线圈，线圈平面并没有影响到芯片成本，因此，线圈间的耦合系数可以得到显著改善。借助较大的线圈，具有较低极限频率的简化的控制(Ansteuerung)是可能的。另ー个优点在于，借助于超过6 ii m乃至10 ii m的相对较厚的金属化层，WLB/eWLB技术可实现ー个极低的线圈电阻。这也提高了连接性能。提供如此改进的连接性能的可能性可用于提高耦合线圈之间的间隔，以便能够实现耦合线圈之间的高绝缘等级。相比之下，在单片的解决方案中，为沉积较厚的绝缘层需要成本过高的个别过程优化，而这ー个个别过程优化会再次与所使用的外壳相互作用，这样会导致产品特定问题的出现。利用WLB技术和eWLB技术所提供的这种可能性，耦合线圈至少部分地由芯片移动到外壳里，现在，可以通过低成本且不依赖于相关电路技术，创建用于各种绝缘等级的耦合器。此外，由于改进了的耦合性能，減少对于用于耦合线圈的电子控制的要求。特别是，使用WLB/eWLB外壳的再分配层(接线或者说布线金属化层)来实现耦合线圏。这可以通过如下方法实现:使用单层的再分配层，其中，带有ー个线圈的集成电路的最后ー层金属层在再分配层里形成耦合器。对于两层再分配层，两个线圈在再分配层的金属层里实现。对于三层或是更多层的再分配层，可以使用用于正向信道和反向信道的不同层上的堆叠的线圈。芯片和金属化层之间的电介质或者说重新分配金属化层之间的电介质可很大程度上自由地根据反向电压要求调整厚度。
权利要求
1.用于电隔离的信号传输的半导体装置，具有 人工芯片，其中，具有电路结构的半导体芯片在除了其基面之外的所有其它面上如此嵌入电绝缘的填料，即所述人工芯片的基面由于所述填料与所述半导体芯片的基面相比变大； 薄膜基底，被施加到放大的所述基面上并且同时越过所述半导体芯片的基面延伸到放大的所述基面内，其中，所述基底具有至少两个由绝缘材料制成的涂层，在所述涂层之间设置有结构化的金属化层； 第一线圈，通过ー个或多个相应结构化的金属化层形成在所述基底内；以及 第二线圈，通过ー个或多个相应结构化的金属化层如此形成在所述基底内或者通过相应形成的电路结构如此形成在所述半导体芯片内或者所述人工芯片外，即所述第二线圈与所述第一线圈磁耦合和/或电容耦合但与所述第一线圈电隔离。
2.根据权利要求1所述的半导体装置，其中，所述第一线圈形成在与所述半导体芯片最近的金属化层内，并且所述第二线圈形成在所述半导体芯片的电路结构中。
3.根据权利要求1所述的半导体装置，其中，所述基底具有至少两个金属化层，并且所述第一线圈和所述第二线圈分别形成在其中一个所述金属化层内。
4.根据权利要求3所述的半导体装置，其中，所述基底具有至少三个金属化层，并且所述第一线圈、所述第二线圈和至少ー个第三线圈分别形成在其中ー个金属化层内。
5.根据权利要求4所述的半导体装置，其中，形成在载体的所述金属化层内的所述线圈与所述层平面相垂直地上下重叠地 堆叠地布置。
6.根据前述权利要求中任一项所述的半导体装置，其中，所述基底的所述电绝缘涂层是含娃的介电层。
7.根据前述权利要求中任一项所述的半导体装置，其中，具有线圈的所述金属化层具有至少6 ii m的厚度。
8.根据权利要求7所述的半导体装置，其中，具有线圈的所述金属化层具有至少10y m的厚度。
9.根据前述权利要求中任一项所述的半导体装置，其中，至少ー个位于载体里的线圈具有比所述芯片更大的横截面。
10.根据前述权利要求中任一项所述的半导体装置，其中，至少ー个实现在所述基底的金属化层里的线圈与所述半导体芯片电连接。
11.根据前述权利要求中任一项所述的半导体装置，所述半导体装置是采用晶圆级球栅阵列技术或嵌入式晶圆级球栅阵列技术生产出来的并且载体里的所述金属化层是再分配层。
12.用于制造根据权利要求1所述的半导体装置的方法，其步骤为: 将具有电路结构的半导体芯片如此嵌入电绝缘的填料，即所述半导体芯片在除了其基面之外的所有其它面上被嵌入电绝缘的填料，以产生人工芯片，以便所述人工芯片的基面与所述半导体芯片的基面相比变大， 将第一介电层施加到所述人工芯片上， 将晶种层施加到所述第一介电层上， 将金属化层施加到所述晶种层上，在所述金属化层中蚀刻出至少ー个线圈状结构，以及 将第二介电层施加到结构化的金属化层上。
13.根据权利要求11所述的方法，其中，在所述第一介电层里设置有空隙，所述金属化层与所述半导体芯片在所述空隙处电连接。
14.根据权利要求11或12所述的方法，其中，在所述第二介电层里设置有空隙，所述金属化层与外部的接触元 件在所述空隙处电连接。
全文摘要
本发明涉及一种用于电隔离的信号传输的半导体装置以及此类装置的制造方法。该装置包括人工芯片，其中，具有电路结构的半导体芯片在除了其基面之外的所有其它面上如此嵌入电绝缘的填料，即人工芯片的基面由于填料与半导体芯片的基面相比变大；薄膜基底，被施加到放大的基面上并且同时越过半导体芯片的基面延伸到放大的基面内，其中，基底具有至少两个由绝缘材料制成的涂层，在这两个涂层之间设置有结构化的金属化层；第一线圈，通过一个或多个相应结构化的金属化层形成在基底内；以及第二线圈，如此通过一个或多个相应结构化的金属化层形成在基底内，或者通过相应形成的电路结构形成在半导体芯片内，即第二线圈与第一线圈磁耦合但与第一线圈电隔离。
文档编号H01L21/02GK103117267SQ20121035106
公开日2013年5月22日 申请日期2012年9月19日 优先权日2011年9月19日
发明者乌韦·瓦尔 申请人:英飞凌科技股份有限公司