浅沟槽隔离的形成方法及半导体结构的制作方法
【专利摘要】本发明提供了一种浅沟槽隔离的形成方法及半导体结构，通过在沟槽内形成硅层，减小了用以形成浅沟槽隔离的沟槽的尺寸，从而可减小后续形成的浅沟槽隔离的尺寸；同时，由于在所述沟槽的侧壁上形成有衬垫氧化硅层，该衬垫氧化硅层的深度与现有的浅沟槽隔离的厚度相当，由此，在该衬垫氧化硅层的辅助下，所述浅沟槽隔离的隔离性能将不受影响。即相当于与现有的浅沟槽隔离的尺寸相比，由于硅层的存在导致最终形成的浅沟槽隔离的体积变小了，从而实现了浅沟槽隔离能在同样的隔离性能下，进一步减小浅沟槽隔离尺寸的目的。
【专利说明】浅沟槽隔离的形成方法及半导体结构
【技术领域】
[0001]本发明涉及集成电路制造エ艺，特别涉及ー种浅沟槽隔离的形成方法及半导体结构。
【背景技术】
[0002]随着集成电路尺寸的减小，构成电路的器件必须更密集地放置，以适应芯片上可用的有限空间。由于目前的研究致力于增大硅衬底的単位面积上有源器件的密度，所以电路间的有效绝缘隔离变得更加重要。现有技术中形成隔离区域的方法主要有局部氧化隔离(LOCOS)エ艺或浅沟槽隔离（STI)エ艺。
[0003]LOCOSエ艺是在晶片表面淀积ー层氮化硅，然后再进行刻蚀，对部分凹进区域进行氧化生长二氧化硅，有源器件在氮化硅所确定的区域生成。对于隔离技术来说，LOCOSエ艺在电路中的有效局部氧化隔离仍然存在问题，其中ー个问题就是在氮化硅边缘生长的“鸟嘴”现象，这是由于在氧化的过程中氮化硅和硅之间的热膨胀性能不同造成的。这个“鸟嘴”占用了实际的空间，増大了电路的体积，并在氧化过程中，对晶片产生应カ破坏。因此LOCOSエ艺只适用于大尺寸器件的设计和制造。
[0004]浅沟槽隔离（STI)技术比局部氧化隔离（LOCOS)エ艺拥有多项的制程及电性隔离优点，包括可减少占用硅晶圆表面的面积同时増加器件的集成度，保持表面平坦度及较少通道宽度侵蚀等。因此，目前0. 18微米以下的元件例如MOS电路的有源区隔离层已大多采用浅沟槽隔离エ艺来制作。
[0005]请參考图Ia~lf，其为现有的浅沟槽隔离的制造方法的剖面示意图。
[0006]如图Ia所示`，首先，提供硅衬底10，所述硅衬底10上顺次形成有垫氧化硅层（PadOxide) 11和氮化娃层12 ；
[0007]如图Ib所示，其次，刻蚀所述垫氧化硅层11、氮化硅层12和部分硅衬底10，以形成沟槽100 ；
[0008]如图Ic所示，接着，在所述沟槽100和氮化硅层12表面形成衬垫氧化硅层(Linear Oxide) 13,通过所述衬垫氧化娃层13可修复前述エ艺中引起的表面缺陷以及缓解应カ；
[0009]如图Id所示，然后，在所述衬垫氧化硅层13表面形成二氧化硅层14 ；
[0010]如图Ie所示，接着，通过化学机械研磨エ艺去除所述氮化硅层12表面的衬垫氧化硅层13和二氧化硅层14 ；
[0011]如图If?所示，最后，刻蚀去除所述氮化硅层12及部分垫氧化硅层11，形成浅沟槽隔离15。
[0012]随着半导体エ艺尺寸的进ー步縮小，对浅沟槽隔离也提出了更多的要求，而其中最迫切的是希望浅沟槽隔离能在同样的隔离性能下，其尺寸能够进ー步减小。
【发明内容】
[0013]本发明的目的在于提供一种浅沟槽隔离的形成方法及半导体结构，以实现浅沟槽隔离能在同样的隔离性能下，进一步减小尺寸。
[0014]为此，本发明提供一种浅沟槽隔离的形成方法，包括:
[0〇15] 提供娃衬底；
[0016]刻蚀所述硅衬底，以形成沟槽；
[0017]形成衬垫氧化硅层，所述衬垫氧化硅层覆盖所述沟槽的侧壁；
[0018]在所述沟槽内形成硅层；及
[0019]在所述沟槽内形成浅沟槽隔离。
[0020]可选的，在所述的浅沟槽隔离的形成方法中，形成衬垫氧化硅层的工艺包括如下步骤:
[0021]形成衬垫氧化硅材料层，所述衬垫氧化硅材料层覆盖所述沟槽的侧壁及底壁；
[0022]刻蚀所述衬垫氧化硅材料层，暴露出所述硅衬底，形成衬垫氧化硅层。
[0023]可选的，在所述的浅沟槽隔离的形成方法中，利用干法刻蚀工艺刻蚀所述衬垫氧化娃材料层。
[0024]可选的，在所述的 浅沟槽隔离的形成方法中，利用热氧化工艺形成衬垫氧化硅材料层。
[0025]可选的，在所述的浅沟槽隔离的形成方法中，利用外延工艺在所述沟槽内形成硅层。
[0026]可选的，在所述的浅沟槽隔离的形成方法中，所述硅层的厚度为所述沟槽的深度的 1/10 ~1/3。
[0027]可选的，在所述的浅沟槽隔离的形成方法中，在提供硅衬底的工艺步骤中，所述硅衬底上还形成有垫氧化硅层及位于垫氧化硅层上的氮化硅层。
[0028]可选的，在所述的浅沟槽隔离的形成方法中，在刻蚀所述硅衬底，以形成沟槽的工艺步骤中，同时刻蚀所述硅衬底上形成的垫氧化硅层及氮化硅层。
[0029]可选的，在所述的浅沟槽隔离的形成方法中，在所述沟槽内形成浅沟槽隔离的工艺包括如下步骤:
[0030]形成二氧化硅层，所述二氧化硅层覆盖所述氮化硅层表面、且填充并溢出所述沟槽；
[0031]通过化学机械研磨工艺去除所述氮化硅层表面及溢出所述沟槽的二氧化硅层；及
[0032]去除所述垫氧化硅层及氮化硅层，形成浅沟槽隔离。
[0033]本发明还提供一种浅沟槽隔离，包括:
[0034]硅衬底，所述硅衬底中形成有沟槽；
[0035]衬垫氧化硅层，所述衬垫氧化硅层覆盖所述沟槽的侧壁；
[0036]形成于所述沟槽内的硅层；及
[0037]形成于所述沟槽内的浅沟槽隔离。
[0038]与现有技术相比，在本发明提供的浅沟槽隔离的形成方法及半导体结构中，通过在沟槽内形成硅层，减小了用以形成浅沟槽隔离的沟槽的尺寸，从而可减小后续形成的浅沟槽隔离的尺寸；同时，由于在所述沟槽的侧壁上形成有衬垫氧化硅层，该衬垫氧化硅层的深度与现有的浅沟槽隔离的厚度相当，由此，在该衬垫氧化硅层的辅助下，所述浅沟槽隔离的隔离性能将不受影响。即相当于与现有的浅沟槽隔离的尺寸相比，由于硅层的存在导致最終形成的浅沟槽隔离的体积变小了，从而实现了浅沟槽隔离能在同样的隔离性能下，进ー步减小浅沟槽隔离尺寸的目的。
【专利附图】
【附图说明】
[0039]图Ia?If是现有的浅沟槽隔离的制造方法的剖面示意图；
[0040]图2是本发明实施例的浅沟槽隔离的形成方法的流程示意图；
[0041]图3a?3h是本发明实施例的浅沟槽隔离的形成方法的剖面示意图。
【具体实施方式】
[0042]以下结合附图和具体实施例对本发明提出的浅沟槽隔离的形成方法及半导体结构作进一歩详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0043]请參考图2，其为本发明实施例的浅沟槽隔离的形成方法的流程示意图。如图2所示，所述浅沟槽隔离的形成方法包括如下エ艺步骤：
[0044]S20 :提供硅衬底；
[0045]S21 :刻蚀所述硅衬底，以形成沟槽；
[0046]S22 :形成衬垫氧化硅层，所述衬垫氧化硅层覆盖所述沟槽的侧壁；
[0047]S23 :在所述沟槽内形成硅层；
[0048]S24 :在所述沟槽内形成浅沟槽隔离。
[0049]具体的，请參考图3a?3h，其为本发明实施例的浅沟槽隔离的形成方法的剖面示意图。
[0050]如图3a所示，提供硅衬底30，在此，所述硅衬底30上顺次形成有垫氧化硅层（PadOxide) 31和氮化硅层32。其中，所述垫氧化硅层31和氮化硅层32可通过化学气相沉积エ艺形成。
[0051]接着，如图3b所示，刻蚀所述氮化硅层32、垫氧化硅层31及部分厚度的硅衬底30，形成沟槽300。在此，可通过湿法刻蚀エ艺或者干法刻蚀エ艺对所述氮化硅层32、垫氧化硅层31及硅衬底30进行刻蚀。在此，所述沟槽300的形貌（包括深度、宽度等）与现有技术中相同隔离性能要求下的沟槽的形貌相同。
[0052]接着，如图3c所示，形成衬垫氧化硅材料层33’，所述衬垫氧化硅材料层33’覆盖所述沟槽300的侧壁及底壁。优选的，通过热氧化工艺形成所述衬垫氧化硅材料层33’，在此，可修复刻蚀形成沟槽300的エ艺过程中所引起的膜层表面的伤害以及缓解膜层应力。此外，所述衬垫氧化硅材料层33’还可覆盖所述氮化硅层32。
[0053]接着，如图3d所示，刻蚀去除沟槽300底部的衬垫氧化硅材料层，形成衬垫氧化硅层33，暴露出其下的硅衬底30，即所述衬垫氧化硅层33仅覆盖所述沟槽300的侧壁。由于所述沟槽300的形貌与现有技术中相同隔离性能要求下的沟槽的形貌相同，因此，在此所述衬垫氧化硅层33的深度等エ艺參数与现有的浅沟槽隔离的厚度相当。由此，当利用该衬垫氧化硅层33辅助隔离时，隔离性能将不受影响，因对于后续形成的浅沟槽隔离而言，在该衬垫氧化硅层33辅助隔离下，对两侧有源区的隔离深度将不变。
[0054]优选的，利用干法刻蚀工艺刻蚀所述衬垫氧化硅材料层33’，形成衬垫氧化硅层
33。在此，利用干法刻蚀各向异性的刻蚀性能，可避免对掩膜的使用，从而降低制造成本。
[0055]接着，如图3e所示，在所述沟槽300内形成硅层34。优选的，所述硅层34通过对所述硅衬底30执行外延工艺而生成，由此，可保证所形成的硅层34的结构与硅衬底30相同，从而提高后续形成的半导体器件的性能。在此，所述硅层34不起隔离作用，其可以作为形成器件的基底。进一步的，所述硅层34的厚度为所述沟槽300的深度的1/10?1/3，由此，即可保证大大的减小后续所形成的浅沟道隔离的尺寸，又可保证对于有源区的隔离效果O
[0056]接着，如图3f所示，形成二氧化硅层35，所述二氧化硅层35覆盖所述氮化硅层32表面、且填充并溢出所述沟槽300。其中，所述二氧化硅层35可通过化学气相沉积工艺、物理气相沉积工艺、原子层沉积等半导体工艺形成。
[0057]如图3g所示，通过化学机械研磨工艺去除所述氮化硅层32表面及溢出所述沟槽300的二氧化硅层34，即对所述二氧化硅层34进行平坦化。
[0058]接着，如图3h所示，去除所述氮化硅层32及垫氧化硅层31，形成浅沟槽隔离36。相对于【背景技术】中所提到的浅沟槽隔离，在相同的隔离性能要求下，本实施例所形成的浅沟槽隔离36的尺寸更小。在此，由于硅层的存在导致最终形成的浅沟槽隔离的体积变小了(硅层的体积即为本发明的浅沟槽隔离与现有技术相比减小的体积)。
[0059]请继续参考图3h，通过上述工艺将形成如下具有隔离性能的半导体结构3，包括:
[0060]硅衬底30，所述硅衬底30中形成有沟槽300 (可相应参考图3b)；
[0061]衬垫氧化硅层33，所述衬垫氧化硅层33覆盖所述沟槽300的侧壁；
[0062]形成于所述沟槽300内的硅层34 ;及
[0063]形成于所述沟槽300内的浅沟槽隔离36。
[0064]在此，在同样的隔离性能下，所形成的浅沟槽隔离尺寸更小。
[0065]上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
【权利要求】
1.一种浅沟槽隔离的形成方法，其特征在于，包括: 提供娃衬底； 刻蚀所述硅衬底，以形成沟槽； 形成衬垫氧化硅层，所述衬垫氧化硅层覆盖所述沟槽的侧壁； 在所述沟槽内形成硅层；及 在所述沟槽内形成浅沟槽隔离。
2.如权利要求1所述的浅沟槽隔离的形成方法，其特征在于，形成衬垫氧化硅层的工艺包括如下步骤: 形成衬垫氧化硅材料层，所述衬垫氧化硅材料层覆盖所述沟槽的侧壁及底壁； 刻蚀所述衬垫氧化硅材料层，暴露出所述硅衬底，形成衬垫氧化硅层。
3.如权利要求2所述的浅沟槽隔离的形成方法，其特征在于，利用干法刻蚀工艺刻蚀所述衬垫氧化硅材料层。
4.如权利要求2所述的浅沟槽隔离的形成方法，其特征在于，利用热氧化工艺形成衬垫氧化硅材料层。
5.如权利要求1所述的浅沟槽隔离的形成方法，其特征在于，利用外延工艺在所述沟槽内形成硅层。
6.如权利要求1至5中的任一项所述的浅沟槽隔离的形成方法，其特征在于，所述硅层的厚度为所述沟槽的深度的1/10?1/3。
7.如权利要求1所述的浅沟槽隔离的形成方法，其特征在于，在提供硅衬底的工艺步骤中，所述硅衬底上还形成有垫氧化硅层及位于垫氧化硅层上的氮化硅层。
8.如权利要求7所述的浅沟槽隔离的形成方法，其特征在于，在刻蚀所述硅衬底，以形成沟槽的工艺步骤中，同时刻蚀所述硅衬底上形成的垫氧化硅层及氮化硅层。
9.如权利要求8所述的浅沟槽隔离的形成方法，其特征在于，在所述沟槽内形成浅沟槽隔离的工艺包括如下步骤: 形成二氧化硅层，所述二氧化硅层覆盖所述氮化硅层表面、且填充并溢出所述沟槽； 通过化学机械研磨工艺去除所述氮化硅层表面及溢出所述沟槽的二氧化硅层；及 去除所述垫氧化硅层及氮化硅层，形成浅沟槽隔离。
10.一种利用如权利要求1至9中的任一项浅沟槽隔离的形成方法所形成的半导体结构，其特征在于，包括: 硅衬底，所述硅衬底中形成有沟槽； 衬垫氧化硅层，所述衬垫氧化硅层覆盖所述沟槽的侧壁； 形成于所述沟槽内的硅层；及 形成于所述沟槽内的浅沟槽隔离。
【文档编号】H01L21/762GK103531520SQ201210226403
【公开日】2014年1月22日 申请日期:2012年7月2日 优先权日:2012年7月2日
【发明者】宋化龙 申请人:中芯国际集成电路制造(上海)有限公司