专利名称：读出放大器和包括所述读出放大器的半导体存储装置的制作方法
技术领域：
本发明涉及半导体集成电路，更具体而言，涉及半导体存储装置的局部读出放大ο
背景技术：
通常，半导体存储装置将存储单元的数据放大以将它们传送到第一数据线，且随 后将第一数据线传送的数据放大以将它们传送到第二数据线。对数据线进行划分和对被划 分的每个数据线的数据进行放大提高了这些数据线的加载速度，并提供了对数据的精确传送。一般来说，耦合在第一数据线与第二数据线之间并将数据线的数据放大的电路被 称为局部读出放大器(local sense amplifier)。参见图1，半导体存储装置的现有的局部读出放大器 ο包括第一至第七晶体管m 至N7。如果读取信号RD被使能，则局部读出放大器10将第一数据线SIO和SIOB的数据放 大，并将放大的数据传送到第二数据线LIO和LI0B。如果写入信号WT被使能，则局部读出 放大器10将第二数据线LIO和LIOB的数据传送到第一数据线SIO和SI0B。第一数据线 SIO和SIOB被设置成比第二数据线LIO和LIOB更靠近数据储存区。局部读出放大器10包括晶体管N6和N7，所述晶体管N6和N7在写入信号WT被使 能时将第一数据线SIO和SIOB与第二数据线LIO和LIOB连接起来。因此，在写入操作期间，为了避免在将第二数据线LIO和LIOB的数据传送至第一 数据线SIO和SIOB时的数据丢失，应向晶体管N6和N7的栅极施加泵浦电压(高电位电 压)，即，写入信号WT应当被使能为泵浦电压的电平。此外，在读取操作期间，为了使第一数 据线SIO和SIOB从第二数据线LIO和LIOB完全电断开，有必要增加晶体管N6和N7的尺 寸。
发明内容
因此，本发明的各个示例性实施例可以提供半导体存储装置的局部读出放大器， 在所述局部读出放大器中去除了用于对数据线之间的连接进行控制的晶体管。在本发明的一个实施例中，提供了一种包括读出放大器的半导体存储装置。所述 半导体存储装置中的所述读出放大器包括读取放大单元，被配置为在读取操作期间将第 一数据线组的数据放大，以将放大的数据传送至第二数据线组；以及写入放大单元，被配置 为在写入操作期间将第二数据线组的数据放大，以将放大的数据传送至第一数据线组。在本发明的另一个实施例中，提供了一种读出放大器，所述读出放大器包括第一对数据线，包括第一数据线和第一取反数据(first data bar)线；以及第二对数据线，包括 第二数据线和第二取反数据线。在读取操作期间，当第一数据线的电压电平为高时第二取 反数据线的电压电平被降低，而当第一取反数据线的电压电平为高时第二数据线的电压电 平被降低。另外，在写入操作期间，当第二数据线的电压电平为高时第一取反数据线的电压 电平被降低，而当第二取反数据线的电压电平为高时第一数据线的电压电平被降低。在本发明的另一个实施例中，一种半导体存储装置的读出放大器包括第一晶体管 和第二晶体管。第一数据线耦合到第一晶体管的栅极和第二晶体管的漏极，且第二数据线 耦合到第二晶体管的栅极和第一晶体管的漏极。另外，在读取操作期间，第一晶体管的源极 连接到接地端子，且在写入操作期间，第二晶体管的源极连接到接地端子。
结合附图描述本发明的特征、方面和实施例，在附图中图1是半导体存储装置的现有的局部读出放大器的结构的图示；以及图2是根据本发明的一个实施例的半导体存储装置的局部读出放大器的结构的 示意性图示。
具体实施例方式下面将详细参照与本说明书相一致的示例性实施例和附图中所图示的实例。只要 有可能，在附图中将使用相同的附图标记表示相同或相似的部件。参照图2，根据本发明的一个实施例的半导体存储装置的局部读出放大器100可 以包括读取放大单元110和写入放大单元120。读取放大单元110被配置为将第一数据线SIO和SIOB的数据放大，并将放大的数 据传送至第二数据线LIO和LI0B。可以将第一数据线SIO和SIOB设置成比第二数据线LIO 和LIOB更靠近数据储存区。在后文中，为了区分图中所示的第一对数据线SIO和SI0B，将第一对数据线SIO和 SIOB分别指定为第一数据线SIO和第一取反数据线SI0B。此外，为了区分第二对数据线LIO 和LI0B，将第二对数据线LIO和LIOB分别指定为第二数据线LIO和第二取反数据线LI0B。在读取操作期间，读取放大单元110响应于第一数据线SIO和第一取反数据线 SIOB的电压电平，来确定第二数据线LIO和第二取反数据线LIOB的电压电平。当读取信号RD被使能时，读取放大单元110将第一数据线SIO的电压电平与第一 取反数据线SIOB的电压电平进行比较，并降低第二数据线LIO和第二取反数据线LIOB之 一的电压电平。例如，如果读取信号RD被使能且第一数据线SIO的电压电平比第一取反数 据线SIOB的电压电平高，则读取放大单元110将第二取反数据线LIOB的电压电平降低为 低于第二数据线LIO的电压电平。如果读取信号RD被使能且第一取反数据线SIOB的电压 电平比第一数据线SIO的电压电平高，则读取放大单元110将第二数据线LIO的电压电平 降低为低于第二取反数据线LIOB的电压电平。读取放大单元110可以包括第一至第三晶体管Nll至附3。第一晶体管Nll具有 耦合到第一数据线SIO的栅极和耦合到第二取反数据线LIOB的漏极。第二晶体管N12具 有耦合到第一取反数据线SIOB的栅极和耦合到第二数据线LIO的漏极。第三晶体管N13具有接收读取信号RD的栅极、与第一晶体管mi的源极和第二晶体管m2的源极耦合的漏 极、和耦合到接地端子vss的源极。在写入操作期间，写入放大单元120响应于第二数据线LIO和第二取反数据线 LIOB的电压电平，来确定第一数据线SIO和第一取反数据线SIOB的电压电平。当写入信号WT被使能时，写入放大单元120将第二数据线LIO的电压电平与第二 取反数据线LIOB的电压电平进行比较，并降低第一数据线SIO和第一取反数据线SIOB之 一的电压电平。例如，如果写入信号WT被使能且第二数据线LIO的电压电平比第二取反数 据线LIOB的电压电平高，则写入放大单元120将第一取反数据线SIOB的电压电平降低为 低于第一数据线SIO的电压电平。如果写入信号WT被使能且第二取反数据线LIOB的电压 电平比第二数据线LIO的电压电平高，则写入放大单元120将第一数据线SIO的电压电平 降低为低于第一取反数据线SIOB的电压电平。在现有技术中(参见图1)，现有的局部读出 放大器10包括构件N6及N7，所述构件N6和N7在写入操作期间将第一数据线SIO和SIOB 与第二数据线LIO和LIOB电耦合。相反地，根据本发明的此实施例的局部读出放大器100 不包括用于在写入操作期间将第一数据线SIO和SIOB与第二数据线LIO和LIOB电耦合的 任何构件。写入放大单元120可以包括第四至第六晶体管N14至附6。第四晶体管N14具有 耦合到第二取反数据线LIOB的栅极和耦合到第一数据线SIO的漏极。第五晶体管N15具 有耦合到第二数据线LIO的栅极和耦合到第一取反数据线SIOB的漏极。第六晶体管N16 具有被输入写入信号WT的栅极、与第四晶体管m4的源极和第五晶体管m5的源极耦合的 漏极、和耦合到接地端子VSS的源极。如上述配置的根据本发明的此实施例的半导体存储装置的局部读出放大器100， 可以如下所述来操作。当读取信号RD被使能且第一数据线SIO的电压电平比第一取反数据线SIOB的电 压电平高时，读取放大单元110将第二取反数据线LIOB的电压电平降低为低于第二数据线 LIO的电压电平。当读取信号RD被使能且第一取反数据线SIOB的电压电平比第一数据线 SIO的电压电平高时，读取放大单元110将第二数据线LIO的电压电平降低为低于第二取反 数据线LIOB的电压电平。当写入信号WT被使能且第二数据线LIO的电压电平比第二取反数据线LIOB的电 压电平高时，写入放大单元120将第一取反数据线SIOB的电压电平降低为低于第一数据线 SIO的电压电平低。当写入信号WT被使能且第二取反数据线LIOB的电压电平比第二数据 线LIO的电压电平高时，写入放大单元120将第一数据线SIO的电压电平降低为低于第一 取反数据线SIOB的电压电平。根据本发明的此实施例的半导体存储装置的局部读出放大器100在读取操作期 间将第一数据线SIO和SIOB的数据放大，并将放大的数据传送至第二数据线LIO和LIOB ； 而在写入操作期间将第二数据线LIO和LIOB的数据放大，并将放大的数据传送至第一数据 线 SIO 和 SIOBo不同于现有技术(参见图1)，根据本发明的实施例的局部读出放大器100不包括 用于将第一数据线SIO和SIOB电连接至第二数据线LIO和LIOB的开关N6和N7。因此，相 比于现有技术，根据本发明的局部读出放大器可由更小的晶体管构成，从而提高了空间效率。此外，由于没有使用用于驱动开关N6及N7的泵浦电压，因此基本上可以防止局部读出 放大器的退化。 虽然以上已经参照用于特定用途的说明性实例描述了一些实施例，但本领域技术 人员将会理解的是，描述的这些实施例仅仅是示例性的。接触到本说明书中提供的教导的 本领域技术人员将会意识到其它修改、用途和/或实施例，以及本发明在其他领域具有的 重要用途。因此，本文所描述的半导体存储装置的局部读出放大器不应当基于所描述的实 施例来被限制。确切地说，本文所描述的半导体存储装置的局部读出放大器应当仅仅根据 所述权利要求书并结合以上描述和附图来限定。
权利要求
1.一种包括读出放大器的半导体存储装置，所述读出放大器包括读取放大单元，所述读取放大单元被配置为在读取操作期间将第一数据线组的数据放 大，以将放大的数据传送至第二数据线组；以及写入放大单元，所述写入放大单元被配置为在写入操作期间将所述第二数据线组的数 据放大，以将放大的数据传送至所述第一数据线组。
2.如权利要求1所述的半导体存储装置，其中，所述第一数据线组比所述第二数据线 组更靠近数据储存区。
3.如权利要求1所述的半导体存储装置，其中，所述第一数据线组包括第一数据线和第一取反数据线，所述第二数据线组包括第二数据线和第二取反数据线，以及所述读取放大单元被配置为接收读取信号，并且当所述读取信号被使能时将所述第一 数据线的电压电平与所述第一取反数据线的电压电平进行比较并将所述第二数据线的电 压电平和所述第二取反数据线的电压电平之一降低。
4.如权利要求3所述的半导体存储装置，其中，所述读取放大单元被配置为当所述读 取信号被使能且所述第一数据线的电压电平比所述第一取反数据线的电压电平高时，将所 述第二取反数据线的电压电平降低为低于所述第二数据线的电压电平。
5.如权利要求4所述的半导体存储装置，其中，所述读取放大单元被配置为当所述读 取信号被使能且所述第一取反数据线的电压电平比所述第一数据线的电压电平高时，将所 述第二数据线的电压电平降低为低于所述第二取反数据线的电压电平。
6.如权利要求5所述的半导体存储装置，其中，所述读取放大单元包括第一晶体管，所述第一晶体管具有耦合到所述第一数据线的栅极和耦合到所述第二取 反数据线的漏极；第二晶体管，所述第二晶体管具有耦合到所述第一取反数据线的栅极和耦合到所述第 二数据线的漏极；以及第三晶体管，所述第三晶体管具有接收所述读取信号的栅极、与所述第一晶体管的源 极和所述第二晶体管的源极耦合的漏极、以及耦合至接地端子的源极。
7.如权利要求1所述的半导体存储装置，其中，所述第一数据线组包括第一数据线和第一取反数据线，所述第二数据线组包括第二数据线和第二取反数据线，以及所述写入放大单元被配置为接收写入信号，并且当所述写入信号被使能时将所述第二 数据线的电压电平与所述第二取反数据线的电压电平进行比较并将所述第一数据线的电 压电平和所述第一取反数据线的电压电平之一降低。
8.如权利要求7所述的半导体存储装置，其中，所述写入放大单元被配置为当所述写 入信号被使能且所述第二数据线的电压电平比所述第二取反数据线的电压电平高时，将所 述第一取反数据线的电压电平降低为低于所述第一数据线的电压电平。
9.如权利要求8所述的半导体存储装置，其中，所述写入放大单元被配置为当所述写 入信号被使能且所述第二取反数据线的电压电平比所述第二数据线的电压电平高时，将所 述第一数据线的电压电平降低为低于所述第一取反数据线的电压电平。
10.如权利要求9所述的半导体存储装置，其中，所述写入放大单元包括第四晶体管，所述第四晶体管具有耦合到所述第二数据线的栅极和耦合到所述第一取 反数据线的漏极；第五晶体管，所述第五晶体管具有耦合到所述第二取反数据线的栅极和耦合到所述第 一数据线的漏极；以及第六晶体管，所述第六晶体管具有接收所述写入信号的栅极、与所述第四晶体管的源 极和所述第五晶体管的源极耦合的漏极、以及耦合到接地端子的源极。
11.一种读出放大器，包括第一对数据线，所述第一对数据线包括第一数据线和第一取反数据线；以及第二对数据线，所述第二对数据线包括第二数据线和第二取反数据线，其中，在读取操作期间，当所述第一数据线的电压电平为高时所述第二取反数据线的 电压电平被降低，而当所述第一取反数据线的电压电平为高时所述第二数据线的电压电平 被降低，以及在写入操作期间，当所述第二数据线的电压电平为高时所述第一取反数据线的电压 电平被降低，而当所述第二取反数据线的电压电平为高时所述第一数据线的电压电平被降 低。
12.如权利要求11所述的读出放大器，其中，所述第一数据线和所述第一取反数据线 比所述第二数据线和所述第二取反数据线更靠近数据储存区。
13.如权利要求11所述的读出放大器，还包括读取放大单元，所述读取放大单元被配置为在读取操作期间，响应于所述第一数据线 的电压电平和所述第一取反数据线的电压电平，来确定所述第二数据线的电压电平和所述 第二取反数据线的电压电平，以及写入放大单元，所述写入放大单元被配置为在写入操作期间，响应于所述第二数据线 的电压电平和所述第二取反数据线的电压电平，来确定所述第一数据线的电压电平和所述 第一取反数据线的电压电平。
14.如权利要求13所述的读出放大器，其中，所述读取放大单元包含第一晶体管，所述第一晶体管具有耦合到所述第一数据线的栅极和耦合到所述第二取 反数据线的漏极；第二晶体管，所述第二晶体管具有耦合到所述第一取反数据线的栅极和耦合到所述第 二数据线的漏极；以及第三晶体管，所述第三晶体管具有接收所述读取信号的栅极、与所述第一晶体管的源 极和所述第二晶体管的源极耦合的漏极、以及耦合到接地端子的源极。
15.如权利要求13所述的读出放大器，其中，所述写入放大单元包括第四晶体管，所述第四晶体管具有耦合到所述第二数据线的栅极和耦合到所述第一取 反数据线的漏极；第五晶体管，所述第五晶体管具有耦合到所述第二取反数据线的栅极和耦合到所述第 一数据线的漏极；以及第六晶体管，所述第六晶体管具有接收所述写入信号的栅极、与所述第四晶体管的源 极和所述第五晶体管的源极耦合的漏极、以及耦合到接地端子的源极。
16.一种半导体存储装置的读出放大器，所述读出放大器包括第一晶体管和第二晶体管，其中，第一数据线耦合到所述第一晶体管的栅极和所述第二晶体管的漏极， 第二数据线耦合到所述第二晶体管的栅极和所述第一晶体管的漏极，以及 所述第一晶体管的源极在读取操作期间连接到接地端子，且所述第二晶体管的源极在 写入操作期间连接到所述接地端子。
17.如权利要求16所述的读出放大器，其中，所述第一数据线被配置为在读取操作期间将数据传送至所述第二数据线，以及 所述第二数据线被配置为在写入操作期间将数据传送至所述第一数据线。
18.如权利要求17所述的读出放大器，还包括第三晶体管，所述第三晶体管具有接收读取信号的栅极、耦合到所述接地端子的源极、 以及与所述第一晶体管的源极耦合的漏极；以及第四晶体管，所述第四晶体管具有接收写入信号的栅极、耦合到所述接地端子的源极、 以及与所述第二晶体管的源极耦合的漏极。
全文摘要
本发明公开了一种半导体存储装置的局部读出放大器，包括读取放大单元，被配置为在读取操作期间将第一数据线组的数据放大并将放大的数据传送至第二数据线组；以及写入放大单元，被配置为在写入操作期间将第二数据线组的数据放大并将放大的数据传送至第一数据线组。
文档编号G11C11/4063GK102054520SQ201010268998
公开日2011年5月11日 申请日期2010年9月1日 优先权日2009年10月30日
发明者姜炅弼, 李锺天 申请人:海力士半导体有限公司