专利名称：自适应新型内存匹配数据选通脉冲的方法
技术领域：
本发明涉及数据存储技术，特别涉及DDR SDRAM(DoubIe Data Rate SDRAM，同步动态随机存储内存)技术。
背景技术：
目前，PDP电视、IXD电视等电子设备应用DDR2 SDRAM (四倍资料率同步动态随机存储内存)和/或DDR3 SDRAM(八倍资料率同步动态随机存储内存)正在日益普及，DDR2的时钟频率在400MHz 1066MHz之间，DDR3的时钟频率则更高。现在DDR SDRAM技术已经发展到了 DDR3 SDRAM，理论上速度可以支持到1600MT/s，DDR SDRAM本质上不需要提高时钟频率就能加倍提高SDRAM的速度，它允许在时钟的上升沿和下降沿读出数据，因而其速度是标准SDRAM的两倍，至于地址与控制信号则与传统SDRAM相同，仍在时钟上升沿进行数据判断，DDR2 SDRAM 和 / 或 DDR3 SDRAM 的几个新增特性的含义是ODT (On Die Termination), DDRl SDRAM将匹配放在主板上DDR2 SDRAM和/或DDR3 SDRAM将匹配直接设计到芯片内部， 用来改善信号品质；OCD(Off Chip Driver)是加强上下拉驱动的控制功能，通过减小DQS/ DQ phase 与/DQS Skew(时滞)来增加信号的时序容限(Timing Margin), DQS/DQ phase 是数据选通脉冲，源同步时钟，数据的1和0由DQS/DQ phase作为时钟来判断；Posted CAS 是提高总线利用率的一种方法；AL(Additive Latency)技术是相对于外部CAS，内部CAS执行一定的延时。由于DDR SDRAM总线走线数量众多，速度快，操作复杂，探测困难，在系统应用中对其测试分析均存在巨大挑战。同时，同一系统应用不同厂家相同规格的DDR2 SDRAM 和/或DDR3 SDRAM时，系统与各个厂家DDR SDRAM的DQS/DQ phase匹配会有差异，且环境温度不同时DQS/DQ phase匹配也会有差异，这就容易造成在不同温度环境下，应用不同厂家的DDR2 SDRAM和/或DDR3 SDRAM时，系统出现内存溢出而崩溃的几率增加。传统的应用DDR2 SDRAM和/或DDR3 SDRAM的系统开机时的进行步骤如下首先系统硬件初始化，然后初始化DDR SDRAM，即将DQS/DQ phase有效点中间值设为固定的66或77环境参数(DDR SDRAM的高、低位的DQS/DQ phase检测范围为“0 F”，因此66或77为其中间值)，再将此环境参数读入DDR SDRAM，最后系统调用Boot Loader开启工作，此时系统在不同温度环境下应用DDR2 SDRAM和/或DDR3 SDRAM和/或应用不同厂家相同规格的DDR2 SDRAM和/或 DDR3 SDRAM时，DDR SDRAM的DQS/DQ phase有效点可能会与预设的环境参数66或77偏离较大，甚至溢出有效区域，从而无法确保信号的时序容限，导致系统与DDR SDRAM的DQS/DQ phase不匹配，系统运行不稳定及死机等。
发明内容
本发明目的是克服目前同一系统在不同温度环境下应用新型内存和/或应用不同厂家的新型内存时易使系统出现内存溢出而崩溃的缺点，提供一种自适应新型内存匹配数据选通脉冲的方法。本发明所述新型内存为DDR2 SDRAM禾口 /或DDR3 SDRAM。
本发明为解决上述技术问题所采用的技术方案是，自适应新型内存匹配数据选通脉冲的方法，其特征在于，包括以下步骤a.系统硬件初始化；b.系统初始化DDR SDRAM时分别检测各个DDR SDRAM的高位、低位的DQS/DQ phase点并统计各个DDR SDRAM的高位、低位的DQS/DQ phase有效点；c.系统根据统计的各个DDR SDRAM的高位、低位的DQS/DQ phase有效点选择其中间值；d.系统将选择的各中间值分别预设给环境参数；e.环境参数读入各DDR SDRAM ；f.系统调用Boot Loader开启工作。具体的，步骤b所述各个DDR SDRAM为2个DDR SDRAM。进一步的，所述DDR SDRAM 为 DDR2 SDRAM 禾口 / 或 DDR3 SDRAM。本发明的有益效果是，系统在初始化DDR SDRAM时分别检测各个DDR的高位、低位的DQS/DQ phase点并统计各个DDR SDRAM的高位、低位的DQS/DQ phase有效点，通过统计的各个DDR SDRAM的高位、低位的DQS/DQ phase有效点选择其中间值，避免了 DDR SDRAM 的高位、低位的DQS/DQ phase有效点与预设的环境参数偏离较多的问题，稳定系统运行。
具体实施例方式本发明的自适应新型内存匹配数据选通脉冲的方法为首先系统硬件初始化，然后系统初始化DDR时分别检测各个DDR SDRAM的高位、低位的DQS/DQ phase点并统计各个 DDR SDRAM的高位、低位的DQS/DQ phase有效点，再根据统计的各个DDR SDRAM的高位、低位的DQS/DQphase有效点选择其中间值，并将选择的各中间值分别预设给环境参数，再将环境参数读入各DDR SDRAM，最后系统调用Boot Loader开启工作，由于每次初始化时都检测了各个DDRSDRAM的高位、低位的DQS/DQ phase点得到有效点，再选取其中间值预设给环境参数，不再是固定的环境参数66或77，避免了 DDR SDRAM的高位、低位的DQS/DQ phase 有效点与预设的环境参数偏离较多的问题。实施例本例以2个DDR SDRAM为例，分别命名为第一 DDR SDRAM和第二 DDR SDRAM，其中， 第一 DDR SDRAM 和第二 DDR SDRAM 为 DDR2 SDRAM 和 / 或 DDR3 SDRAM。首先系统硬件初始化，然后系统初始化DDR SDRAM时分别检测第一 DDR SDRAM和第二 DDRSDRAM的高位、低位的DQS/DQ phase点并统计第一 DDR SDRAM和第二DDR SDRAM的高位、低位的DQS/DQ phase有效点，这里以第一 DDR SDRAM的高位的DQS/DQ phase点检测为"00 0074”有效，第一 DDR SDRAM的低位的DQS/DQ phase点检测为“0043 0047”有效、第二 DDR SDRAM的高位的DQS/DQ phase点检测为“0014 0084”有效，第二 DDR SDRAM 的低位的DQS/DQ phase点检测为“0041 0047”有效为例，再根据统计的各个DDR SDRAM 的高位、低位的DQS/DQ phase有效点选择其中间值，则此时第一 DDR SDRAM的高位的DQS/ DQ phase有效点为“2 7”，中间值为4，第一 DDR SDRAM的低位的DQS/DQ phase有效点为 “3 7”，中间值为5，第二 DDR的高位的DQS/DQ phase有效点为“1 8”，中间值为4，第二 DDR SDRAM的低位的DQS/DQ phase有效点为“1 7”，中间值为4，则此时第一 DDR SDRAM的高位、低位的DQS/DQ phase有效点的中间值为45，第二 DDR SDRAM的高位、低位的DQS/ DQ phase有效点的中间值为44，并将选择的各中间值分别预设给环境参数，再将环境参数读入各DDRSDRAM，即匹配好第一 DDR SDRAM和第二 DDR SDRAM的DQS/DQ phase点，最后系统调用BootLoader开启工作，此时第一 DDR SDRAM和第二 DDR SDRAM的DQS/DQ phase分别预设在45和44，从而使同一系统在不同温度环境下应用DDR2 SDRAM和/或DDR3 SDRAM 和/或应用不同厂家的DDR2 SDRAM和/或DDR3 SDRAM时，DDR SDRAM的DQS/DQ phase点均预设在有效点的中间状态来确保增加信号的时序容限，最终达到系统自适应DDR SDRAM 匹配DQS/DQ phase，且由于每次初始化时都检测了各个DDR SDRAM的高位、低位的DQS/DQ phase点得到有效点，再选取其中间值预设给环境参数，不再是固定的环境参数66或77，避免了 DDR SDRAM的高位、低位的DQS/DQ phase有效点与预设的环境参数偏离较多的问题。
权利要求
1.自适应新型内存匹配数据选通脉冲的方法，其特征在于，包括以下步骤a.系统硬件初始化；b.系统初始化DDRSDRAM时分别检测各个DDR SDRAM的高位、低位的DQS/DQ phase点并统计各个DDR SDRAM的高位、低位的DQS/DQ phase有效点；c.系统根据统计的各个DDRSDRAM的高位、低位的DQS/DQ phase有效点选择其中间值；d.系统将选择的各中间值分别预设给环境参数；e.环境参数读入各DDRSDRAM ；f.系统调用BootLoader开启工作。
2.根据权利要求1所述自适应新型内存匹配数据选通脉冲的方法，其特征在于，步骤b 所述各个DDR SDRAM为2个DDR SDRAM。
3.根据权利要求1或2所述自适应新型内存匹配数据选通脉冲的方法，其特征在于，所述 DDR SDRAM 为 DDR2 SDRAM 和 / 或 DDR3 SDRAM。
全文摘要
本发明涉及数据存储技术。本发明解决了现有同一系统在不同温度环境下应用新型内存和/或应用不同厂家的新型内存时易使系统出现内存溢出而崩溃的问题，提供了一种自适应新型内存匹配数据选通脉冲的方法，其技术方案可概括为每次初始化时检测各个DDR SDRAM的高位、低位的DQS/DQ phase点得到有效点，再选取其中间值预设给环境参数。本发明的有益效果是，稳定运行，适用于使用DDR2 SDRAM和/或DDR3 SDRAM的系统。
文档编号G11C29/52GK102298974SQ20111014388
公开日2011年12月28日 申请日期2011年5月31日 优先权日2011年5月31日
发明者史青 申请人:四川长虹电器股份有限公司