专利名称：一种用于大规模快闪存储器的灵敏放大器的制作方法
技术领域：
本发明涉及一种灵敏放大器，尤其涉及一种用于大规模快闪存储器的灵敏放大器，属于微纳电子存储器技术领域。
背景技术：
存储器大致可分为两大类挥发性存储器和非挥发性存储器。挥发性存储器在电源关闭时立即失去存储在内的信息；它需要持续的电源供应以维持数据，以SRAM、DRAM为代表。非挥发性存储器，它的主要特点是在不加电的情况下也能够长期保持存储的信息，目前使用的最多的为闪存(Flash)非挥发性存储器。随着多媒体应用、移动通信等对大容量、低功耗存储的需要，非挥发性存储器，特别是闪存(Flash)，所占半导体器件的市场份额变得越来越大，也越来越成为一种相当重要的存储器类型。
随着如今数据量不断地增大，闪存的容量也在急剧上升，大规模、高密度的闪存成了时下应用的主流媒介。而随着产生的问题就是读取速度不能满足应用要求，如何在功耗的允许下显著提高读取速度成了首要问题。页读取的提出极大改善了读出速度，但页读取数据量的大小受限于功耗，如何处理功耗的分配问题成了当务之急。同时，随着闪存密度的增大，存储阵列中金属线，存储单元之间的互相耦合问题变得非常显著，如何快速预充成了提高读取速度需要面对的首要问题。
发明内容
本发明针对如何快速预充成了提高存储器读取速度需要面对的首要问题的需求，提供一种用于大规模快闪存储器的灵敏放大器。
本发明解决上述技术问题的技术方案如下一种用于大规模快闪存储器的灵敏放大器包括 PMOS 管 MPUPM0S 管 MP2、PM0S 管 MP3、PMOS 管 MP4、PMOS 管 MP5、PM0S 管 MP6、PM0S 管MP7、PMOS 管 MP8、PMOS 管 MP9、NMOS 管 MNl、NMOS 管 MN2、NMOS 管 MN3、NMOS 管 MN4、NMOS 管MN5、NMOS 管 MN6、NMOS 管 MN7、NMOS 管 MN8、NMOS 管 MN9 和旁路电容 C ;所述 PMOS 管 MP1、PMOS 管 MP2、PMOS 管 MP3、PMOS 管 MP4、PMOS 管 MP5、PMOS 管 MP6、PMOS 管 MP7、PMOS 管 MP8和PMOS管MP9的衬底接电源电压；所述匪OS管^UNMOS管丽2、NMOS管丽3、NMOS管丽4、NMOS 管 MN5、NMOS 管 MN6、NMOS 管 MN7、NMOS 管 MN8 和 NMOS 管 MN9 的衬底接地；所述 PMOS管MPl的源端接电源电压，栅端接预充使能信号PREC_A，漏端同时接到NMOS管丽2的漏端和NMOS管MN3的源端，组成第一条预充支路；所述PMOS管MP2和PMOS管MP3组成第二条预充支路，所述PMOS管MP2的源端和衬底同时接电源电压，漏端接到PMOS管MP3的源端，栅端接到PMOS管MP3的漏端，所述PMOS管MP3的栅端接预充使能信号PREC_B，漏端接到NMOS管MN3的漏端；所述NMOS管MN3的栅端接到PMOS管MP4和NMOS管MN4组成的钳位反相器的输出端，源端接到PMOS管MP4和NMOS管MN4组成的钳位反相器的输入端，同时接到NMOS管MNl和NMOS管MN2的漏端；所述NMOS管MNl的栅端接放电信号DISC，在无操作时对灵敏放大器电路进行放电；所述NMOS管MN2的栅端接选通信号BANK，使得灵敏放大器与存储数据通道隔离开，所述NMOS管MN2的源端接到存储数据通道输入DATA ;所述PMOS管MP5、PM0S管MP6、PM0S管MP7和PMOS管MP8组成电流镜像模块；所述PMOS管MP5和PMOS管MP7栅端连接在一起并外接使能信号EN_SA，所述PMOS管MP5的漏端分别连到PMOS管MP6的源端，所述PMOS管MP7的漏端连到MP8的源端，所述PMOS管MP6和PMOS管MP8的栅端连接在一起并接到PMOS管MP6的漏端，从而将读取到的数据通道电流镜像到PMOS管MP6和PMOS管MP8支路上；所述PMOS管MP8的漏端连接到由PMOS管MP9和PMOS管MN5组成的感应输出反相器的输入端，感应输出反相器的输出端为灵敏放大器的输出端，同时PMOS管MP8的漏端连接到NMOS管MN6的漏端；所述NMOS管MN6、NM0S管MN7、NM0S管MN8和NMOS管MN9组成参考电流输入端的电流镜像模块；所述NMOS管MN8的漏端外接输入参考电流Iref，同时连接到NMOS管MN6和NMOS管MN8的栅端，所述NMOS管MN8的源端连接到NMOS管MN9的漏端和栅端，同时连接到旁路电容C的一端，所述旁路电容C的另一端接地；所述NMOS管MN7和NMOS管MN9的栅端连接到一起，所述NMOS管MN7的漏端连接到NMOS管MN6的源端。在上述技术方案的基础上，本发明还可以做如下改进。
进一步，所述PMOS管MP4的栅端和NMOS管MN4的栅端连接在一起，PMOS管MP4的漏端和NMOS管MN4的漏端连接在一起，PMOS管MP4的源端接电源电压，NMOS管MN4的源端接地。进一步，所述PMOS管MP9的栅端和NMOS管MN5的栅端连接在一起，PMOS管MP9的漏端和NMOS管MN5的漏端连接在一起，PMOS管MP9的源端接电源电压，NMOS管MN5的源端接地。本发明的有益效果是本发明用于大规模快闪存储器的灵敏放大器中在预充电路部分采用双相时钟预充，既可提供快速预充所需的瞬态大电流，也可避免过冲到电源电压，影响感应速度；同时双相时钟预充为页读取数据量得增大提供了可能，可在系统级显著提闻读出速度；在参考电流支路，引入了对地的芳路电容，可有效减弱灵敏放大器跳变时对参考支路的稱合影响，稳定参考电流，提闻了感应速度；具有读出速度快，可罪性闻的特点，尤其在高密度，大规模的快闪存储器系统中优势更为明显，有效改善了高密度大规模存储器预充速度慢，多单元读取感应速度慢等现状。
图I为本发明用于大规模快闪存储器的灵敏放大器的电路结构图。图2为本发明单个灵敏放大器信号的操作时序 图3为本发明用于大规模快闪存储器的灵敏放大器的预充时序图，Ca)为PREC_B —直有效的情况，(b)为PREC_B只在PREC_A无效时才有效的情况；
图4为本发明一个页内多个组的预充时序图，其中，(1)，(2)，(3)分别表示页内不同的组，页内所有组的PREC_B可连接在一起。
具体实施例方式以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图I所示，在现如今的快闪存储器灵敏放大器中，一般采用电流比较型。本发明用于大规模快闪存储器的灵敏放大器采用主流的电流比较型灵敏放大器，在预充部分和参考电流输入端进行改进。灵敏放大器一般受放电信号DISC，预充信号PREC，使能信号EN_SA三种信号控制，BANK信号一般用来隔离灵敏放大器和编程通道的高压信号。所述用于大规模快闪存储器的灵敏放大器包括PMOS管MPl、PMOS管MP2、PMOS管MP3、PMOS 管 MP4、PMOS 管 MP5、PMOS 管 MP6、PMOS 管 MP7、PMOS 管 MP8、PMOS 管 MP9、NMOS 管MNl、NMOS 管 MN2、NMOS 管 MN3、NMOS 管 MN4、NMOS 管 MN5、NMOS 管 MN6、NMOS 管 MN7、NMOS 管MN8、NMOS 管 MN9 和旁路电容 C ;所述 PMOS 管 MP1、PMOS 管 MP2、PMOS 管 MP3、PMOS 管 MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、PMOS管MP8和PMOS管MP9的衬底接电源电压；所述 NMOS 管 MNl、NMOS 管 MN2、NMOS 管 MN3、NMOS 管 MN4、NMOS 管 MN5、NMOS 管 MN6、NMOS 管MN7、NMOS管MN8和NMOS管MN9的衬底接地；所述PMOS管MPl的源端接电源电压，栅端接预充使能信号PREC_A，漏端同时接到NMOS管丽2的漏端和NMOS管丽3的源端，组成第一条预充支路；所述PMOS管MP2和PMOS管MP3组成第二条预充支路，所述PMOS管MP2的源端和衬底同时接电源电压，漏端接到PMOS管MP3的源端，栅端接到PMOS管MP3的漏端，所 述PMOS管MP3的栅端接预充使能信号PREC_B，漏端接到NMOS管MN3的漏端；所述NMOS管MN3的栅端接到PMOS管MP4和NMOS管MN4组成的钳位反相器的输出端，源端接到PMOS管MP4和NMOS管MN4组成的钳位反相器的输入端，同时接到NMOS管丽I和NMOS管丽2的漏端；所述NMOS管MNl的栅端接放电信号DISC，在无操作时对灵敏放大器电路进行放电；所述NMOS管MN2的栅端接选通信号BANK，使得灵敏放大器与存储数据通道隔离开，所述NMOS管MN2的源端接到存储数据通道输入DATA ;所述PMOS管MP5、PMOS管MP6、PMOS管MP7和PMOS管MP8组成电流镜像模块；所述PMOS管MP5和PMOS管MP7栅端连接在一起并外接使能信号EN_SA，所述PMOS管MP5的漏端分别连到PMOS管MP6的源端，所述PMOS管MP7的漏端连到MP8的源端，所述PMOS管MP6和PMOS管MP8的栅端连接在一起并接到PMOS管MP6的漏端，从而将读取到的数据通道电流镜像到PMOS管MP6和PMOS管MP8支路上；所述PMOS管MP8的漏端连接到由PMOS管MP9和PMOS管MN5组成的感应输出反相器的输入端，感应输出反相器的输出端为灵敏放大器的输出端，同时PMOS管MP8的漏端连接到NMOS管MN6的漏端；所述NMOS管MN6、NMOS管MN7、NMOS管MN8和NMOS管MN9组成参考电流输入端的电流镜像模块；所述NMOS管MN8的漏端外接输入参考电流Iref，同时连接到NMOS管MN6和NMOS管MN8的栅端，所述NMOS管MN8的源端连接到NMOS管MN9的漏端和栅端，同时连接到旁路电容C的一端，所述旁路电容C的另一端接地；所述NMOS管丽7和NMOS管MN9的栅端连接到一起，所述NMOS管MN7的漏端连接到NMOS管MN6的源端。所述PMOS管MP4的栅端和NMOS管MN4的栅端连接在一起，PMOS管MP4的漏端和NMOS管MN4的漏端连接在一起，PMOS管MP4的源端接电源电压，NMOS管MN4的源端接地。所述PMOS管MP9的栅端和NMOS管MN5的栅端连接在一起，PMOS管MP9的漏端和NMOS管MN5的漏端连接在一起，PMOS管MP9的源端接电源电压，NMOS管丽5的源端接地。本发明灵敏放大器的预充端采用双相位时钟，分时段对灵敏放大器进行预充，提高预充速度和效率。在参考电流输入端，弓I入对地的旁路电容，稳定参考输入端栅端电位。双相位时钟预充分为两个阶段。在这里称其为第一时钟和第二时钟，这两个名称只是助于辨别，不代表先后顺序。
在第一时钟阶段，PREC_A低电平有效，如图I中所示，此处采用一个PMOS管MPl，栅端直接受PREC_A信号控制，源端连接到电源，漏端连接到预充NMOS管MN3源端，不受钳位管的限制。当PREC_A为低电平时，PMOS管MPl打开，由此管通过很大的瞬态电流对存储阵列进行快速预充。假设整个预充时间为T，此阶段只需持续(1/9)T (1/10)T即可。此时PREC_B打开与否均可以。在第二时钟阶段，PREC_B低电平有效。如图I中所示，此处采用两个PMOS管MP2和MP3串联，上面的PMOS管MP2源端接电源，栅端接到NMOS管丽3漏端的预充点，漏端与下方PMOS管MP3源端连接。PMOS管MP3管的栅端受PREC_B信号控制，漏端连接到NMOS管丽3漏端的预充点。在整个预充时间T内，PREC_B均可有效，也可以在PREC_A无效时才有效。此条预充支路提供一个平缓的预充电流，且电流大小受预充点电压控制，当预充点电压过高时，此条支路电流逐渐变小并最终为零，有效防止预充点过冲到电源电压，影响感应速度。在进行大容量的页读取时，为避免多个灵敏放大器同时预充产生的瞬态大电流，满足功耗要求，可对页进行分组，只需要一个预充周期，在一个预充周期T内，对不同的组分时段进行第一时钟操作，开启大电流预充的开关，PREC_B—直有效，分时段打开不同组的PREC_A，提供大的预充电流，防止瞬态大电流的同时出现。这样可以将不同组的峰值电流错开，在满足功耗要求的前提下尽可能扩大页的容量，从而提高读取速度。在整个预充时间内，页读取的所有灵敏放大器均可进行第二时钟的操作，打开PREC_B，对存储单元进行平稳预充。在参考电流输入端，引入对地的旁路电容。如图I中所示,此处采用两级NMOS管串联，将电流镜像到灵敏放大器中进行比较。在大容量存储器系统中，一般为多个灵敏放大器共用一组输入端，当多个灵敏放大器同时跳变时，对参考电流输入端的耦合会非常严重，为稳定输入端，使在感应过程中参考电流为一个恒定值，故在此处靠近地的NMOS管MN7和MN9的栅端引入对地的旁路电容C，稳定这两个NMOS管的栅端电压，从而稳定参考电流，使读取更为快速准确。在存储器无任何操作或者不是读取的状态下，放电信号DISC —直有效，将存储单元的位线通道放电到O。当需要进行读取操作时，预充信号先有效，在本发明的灵敏放大器中，同时有效，开始对位线进行预充。PREC_AO开的支路通过PMOS管MPl提供迅速预充所需大电流，这一支路只在整个预充周期的其中一段时间打开，且预充电压不会受NMOS管丽3所限制。与此同时，PREC_B也打开，通过PMOS管MP2和PMOS管MP3提供预充所需的平稳电流，此电流峰值比较低，但比较平稳，随着预充电位的提高，此支路的预充电流逐渐减小，可自动调节预充过程，有效防止预充点过冲到电源电压而影响感应速度。预充周期结束后，灵敏放大器使能信号EN_SA开启，存储单元中的电流被读出与参考电流进行比较。由于在大规模存储器系统中，多个灵敏放大器共用一组参考电路输入端Iref，当它们同时跳变时对参考输入端的耦合影响是非常明显的，不仅会影响感应速度，甚至有可能出现误读取的操作，本发明中，在参考电流输入端，引入对地的旁路电容C，稳定了栅端电位，有效减弱耦合效应的影响，从而提高读取速度和准确率。如图2所示。开的时序如图3所示，有两种不同选择。可以如图3(a)所示，两者同时打开，PREC_A只持续预充周期中的一段时间，PREC_B持续整个预充周期。也可如图3 (b)所示，PREC_B先打开，在预充周期中的某一个时刻，PREC_A打开并持续一段时间，为预充提供大电流，之后再关闭。在进行大容量的页读取时，可将页在进行分组，假设分成(I) (2) (3)三组，三组的PREC_B共用，PREC_A分别控制，如图4所示。预充开始后，PREC_B同时打开，三组的所有灵敏放大器开始进行缓慢的预充。PREC_A分组分时段打开一段时间，提供预充所需的大电流，同时由于PREC_A打开的时间相互错开，预充所需的大电流在时间上也就不再重叠，是存储器系统的电源供电系统能够满足瞬态功耗的要求，为页读取容量的扩大提供了保障。本发明灵敏放大器中采用双相时钟预充，既可得到快速预充所需要的瞬态大电流，也可防止预充点过冲到电源电压，影响感应速度；同时，将峰值电流集中在一个预充周期内，可在一个预充周期内对一个页内的不同组进行分时段预充，分时段提供峰值电流，这样可在满足功耗的要求下，极大限度提高页读取容量的大小，从而显著提高读取速度。以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和 原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种用于大规模快闪存储器的灵敏放大器，其特征在于，包括PMOS管MPl、PMOS管MP2、PMOS 管 MP3、PMOS 管 MP4、PMOS 管 MP5、PMOS 管 MP6、PMOS 管 MP7、PMOS 管 MP8、PMOS 管MP9、NMOS 管 MNl、NMOS 管 MN2、NMOS 管 MN3、NMOS 管 MN4、NMOS 管 MN5、NMOS 管 MN6、NMOS 管MN7、NMOS 管 MN8、NMOS 管 MN9 和旁路电容 C ;所述 PMOS 管 MP1、PMOS 管 MP2、PMOS 管 MP3、PMOS 管 MP4、PMOS 管 MP5、PMOS 管 MP6、PMOS 管 MP7、PMOS 管 MP8 和 PMOS 管 MP9 的衬底接电源电压；所述 NMOS 管 MNl、NMOS 管 MN2、NMOS 管 MN3、NMOS 管 MN4、NMOS 管 MN5、NMOS 管MN6、NMOS管MN7、NMOS管MN8和NMOS管MN9的衬底接地；所述PMOS管MPl的源端接电源电压，栅端接预充使能信号PREC_A，漏端同时接到NMOS管丽2的漏端和NMOS管丽3的源端，组成第一条预充支路；所述PMOS管MP2和PMOS管MP3组成第二条预充支路，所述PMOS管MP2的源端和衬底同时接电源电压，漏端接到PMOS管MP3的源端，栅端接到PMOS管MP3的漏端，所述PMOS管MP3的栅端接预充使能信号PREC_B，漏端接到NMOS管MN3的漏端；所述NMOS管MN3的栅端接到PMOS管MP4和NMOS管MN4组成的钳位反相器的输出端，源端接到PMOS管MP4和NMOS管MN4组成的钳位反相器的输入端，同时接到NMOS管MNl和NMOS管丽2的漏端；所述NMOS管丽I的栅端接放电信号DISC，在无操作时对灵敏放大器电路进行放电；所述NMOS管MN2的栅端接选通信号BANK，使得灵敏放大器与存储数据通道隔离开，所述NMOS管MN2的源端接到存储数据通道输入DATA ;所述PMOS管MP5、PMOS管MP6、PMOS管MP7和PMOS管MP8组成电流镜像模块；所述PMOS管MP5和PMOS管MP7栅端连接在一起并外接使能信号EN_SA，所述PMOS管MP5的漏端分别连到PMOS管MP6的源端，所述PMOS管MP7的漏端连到MP8的源端，所述PMOS管MP6和PMOS管MP8的栅端连接在一起并接到PMOS管MP6的漏端，从而将读取到的数据通道电流镜像到PMOS管MP6和PMOS管MP8支路上；所述PMOS管MP8的漏端连接到由PMOS管MP9和PMOS管MN5组成的感应输出反相器的输入端，感应输出反相器的输出端为灵敏放大器的输出端，同时PMOS管MP8的漏端连接到NMOS管MN6的漏端；所述NMOS管MN6、NMOS管MN7、NMOS管MN8和NMOS管MN9组成参考电流输入端的电流镜像模块；所述NMOS管MN8的漏端外接输入参考电流Iref，同时连接到NMOS管MN6和NMOS管MN8的栅端，所述NMOS管MN8的源端连接到NMOS管MN9的漏端和栅端，同时连接到旁路电容C的一端，所述旁路电容C的另一端接地；所述NMOS管MN7和NMOS管MN9的栅端连接到一起，所述NMOS管MN7的漏端连接到NMOS管MN6的源端。
2.根据权利要求I所述的用于大规模快闪存储器的灵敏放大器，其特征在于，所述PMOS管MP4的栅端和NMOS管MN4的栅端连接在一起，PMOS管MP4的漏端和NMOS管MN4的漏端连接在一起，PMOS管MP4的源端接电源电压，NMOS管MN4的源端接地。
3.根据权利要求I所述的用于大规模快闪存储器的灵敏放大器，其特征在于，所述PMOS管MP9的栅端和NMOS管MN5的栅端连接在一起，PMOS管MP9的漏端和NMOS管MN5的漏端连接在一起，PMOS管MP9的源端接电源电压，NMOS管MN5的源端接地。
全文摘要
本发明涉及一种用于大规模快闪存储器的灵敏放大器。所述用于大规模快闪存储器的灵敏放大器包括PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、PMOS管MP8、PMOS管MP9、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN5、NMOS管MN6、NMOS管MN7、NMOS管MN8、NMOS管MN9和旁路电容C。本发明具有读出速度快，可靠性高的特点，尤其在高密度，大规模的快闪存储器系统中优势更为明显，有效改善了高密度大规模存储器预充速度慢，多单元读取感应速度慢等现状。
文档编号G11C7/06GK102890955SQ20111020436
公开日2013年1月23日 申请日期2011年7月21日 优先权日2011年7月21日
发明者刘明, 张君宇, 张满红, 霍宗亮, 谢常青, 潘立阳, 陈映平, 刘阿鑫 申请人:中国科学院微电子研究所