专利名称：存储系统及其操作方法
技术领域：
示例性实施例涉及ー种存储系统及其操作方法，更具体而言，涉及ー种根据错误比特的数量来对存储器単元块进行分类的存储系统及其操作方法。
背景技术：
在制造出半导体存储器件之后，执行用于判断半导体存储器件的存储器単元块是属于正常块还是无法使用的坏块的测试操作。可以用各种方法来执行测试操作，方法之一是利用测试数据执行测试编程操作或测试擦除操作。以下将对此方法进行描述。图1是说明存储器单元阵列的图。參见图1，半导体存储器件包括存储器单元阵列10，所述存储器单元阵列10包括第一至第M存储器単元块。第一至第M存储器单元块中的每个包括单元组和备用单元組， 单元组由用户使用，备用单元组包括储存各条信息诸如编程信息、修复信息以及与正常块或坏块有关的信息的备用单元。以下描述用于判断特定的存储器单元块是正常块还是无法使用的坏块的测试操作。图2是说明现有的操作存储系统的方法的流程图。參见图2，在步骤21执行用于选中的存储器単元块的编程操作或擦除操作。所述编程操作或擦除操作是测试操作，与通常的编程操作或擦除操作的执行相似。在步骤22判断编程操作或擦除操作期间是否已产生错误比持。在编程操作中，阈值电压未达到目标电平的存储器単元的比特的数量为错误比特的数量。在擦除操作中，阈值电压不为OV或低于 OV的存储器単元的比特的数量为错误比特的数量。如果判断结果是判定未产生错误比持， 则在步骤23将选中的存储器单元块分类为正常块。如果在步骤22的判断结果是判定已产生错误比特，则判断是否可以执行利用错误校正码(ECC)的错误校正操作。错误校正操作不能应用于错误比特的数量大的存储器单元块。因此，在步骤M通过事先设定能够执行错误校正操作的错误比特的容许数量，并将设定的错误比特的数量与在编程操作或擦除操作期间检测到的错误比特的数量进行比较，来进行关于是否可以执行错误校正操作的判断。也就是，如果编程操作或擦除操作的结果是检测到的错误比特的数量大于设定的错误比特的数量，则在步骤25将选中的存储器单元块分类为坏块。如果编程操作或擦除操作的结果是检测到的错误比特的数量等于或小于设定的错误比特的数量，则将选中的存储器单元块分类为正常块，因为可以在步骤23执行用于选中的存储器单元块的错误校正操作。具体而言，假设设定的容许错误比特的数量为512字节之中的12比持，如果在测试操作之后检测到的错误比特的数量超过12比特，则将相关的存储器单元块分类为坏块。这里，与每个存储器单元块有关的数据(也就是，关于相关的存储器单元块是正常块还是坏块的数据)储存在所述相关的存储器単元块的备用单元组中。根据储存在备用单元组中的数据，被判定为正常块的存储器单元块随后被用于储存数据，而被判定为坏块的存储器単元块不会被用于储存数据。
发明内容
根据示例性实施例，根据错误比特的数量而不同地分类存储器单元块的状态，并将有关的数据提供给用户。因此，用户可以基于与存储器单元块有关的数据来判断是否要使用特定的存储器単元块。根据本发明ー个方面的ー种操作存储系统的方法，包括以下步骤将总错误比特的数量分类为多个范围；分别将多个数据分配给所述多个范围；对存储器单元块的检测到的错误比特的数量进行计数；以及当检测到的错误比特的数量处于与多个数据中的选中的数据相对应的范围中的一个之内时，将所述选中的数据储存到至少ー个备用单元中。根据本发明另ー个方面的ー种操作存储系统的方法，包括以下步骤设定错误比特的第一数量和错误比特的第二数量；分配第一数据，所述第一数据与被分类为错误比特的第一数量和错误比特的第二数量的错误比特数量的范围相对应；执行用于存储器单元块的最低有效位(LSB)编程操作；在判断执行LSB编程操作之后的检测到的错误比特的总数是否超过第一最大数量之后，将第一数据储存到至少ー个备用单元中；执行用于存储器单元块的最高有效位(MSB)编程操作；以及判断在执行MSB编程操作之后的检测到的错误比特的总数是否超过第二最大数量之后，将第二数据储存到所述至少一个备用単元中。根据本发明又ー个方面的一种存储系统，包括存储器单元阵列，所述存储器単元阵列被配置为包括多个存储器単元块；控制器，所述控制器被配置为响应于对检测到的错误比特的计数与错误比特的最大数量的比较来确定坏块；以及错误判定电路，所述错误判定电路用于对存储器单元块中的检测到的错误比特的数量进行计数作为读取操作的結果。
图1是说明存储器单元阵列的图；图2是说明现有的操作存储系统的方法的流程图；图3是说明根据本发明的存储系统的图；图4是根据一个示例性实施例的利用图3的存储系统的操作方法的流程图；图5是根据另ー个示例性实施例的利用图3的存储系统的操作方法的流程图。
具体实施例方式在下文中，将结合附图具体描述根据本发明的一些示例性实施例。提供附图以使本领域普通技术人员理解本发明实施例的范围。图3是说明根据本发明的存储系统的图。參见图3，存储系统包括存储器单元阵列110、用于对存储器单元阵列110的存储器単元执行编程操作或读取操作的操作电路组(130、140、150、160、170和180)以及控制器 120，所述控制器120用于控制操作电路组(130、140、150、160、170和180)使得编程验证操作以被编程有更高电平的存储器単元被更晚地验证的方式按顺序执行。在NAND快闪存储器件的情况下，操作电路组包括高电压发生器130、行译码器 140、页缓冲器组150、列选择器160、I/O电路170和通过/失败(P/F)判定电路180。存储器单元阵列110包括第一至第M存储器単元块。这些存储器单元块中的每个包括正常单元组和备用单元組，正常单元组由用户使用，备用单元组被配置为储存各条信息，诸如编程程度、修复信息以及与正常块或坏块有关的信息。备用单元组包括结构与正常単元组的存储器单元的结构相同的存储器単元。控制器120响应于命令信号CMD而产生编程操作信号PGM、读取操作信号READ或擦除操作信号ERASE，并且还根据不同的操作来产生用于控制页缓冲器组150的页缓冲器 (未示出)的控制信号PB SIGNALS。此外，控制器120响应于地址信号ADD而在内部产生行地址信号RADD和列地址信号CADD。控制器120在编程操作中基于P/F判定电路180所产生的计数信号CS来判断是否所有的编程数据都已输入至页缓冲器组150，在编程验证操作之后基于P/F判定电路180所产生的判定信号PFS来判断存储器単元的阈值电压是否已升至目标电平，并根据判断结果来判断是再次执行编程操作还是终止编程操作。电压供应电路(130、140)响应于控制器120的信号READ、PGM、ERASE和RADD而将用于存储器単元的编程操作、擦除操作、读取操作、验证操作或验证判定操作的操作电压提供给选中的存储块的漏极选择线DSL、字线mi)至WLn以及源极选择线SSL。电压供应电路包括高电压发生器130和行译码器140。高电压发生器130响应于信号PGM、READ和ERASE而将用于对存储器单元进行编程、读取和擦除的操作电压输出到全局线，并在对存储器单元编程时将用于编程的操作电压(例如，Vpgm, Vpass和Vread)输出到全局线。行译码器140响应于控制器120的行地址RADD而将电压发生器130的操作电压传送给存储器单元阵列Iio的存储块。也就是，操作电压被提供给存储块的局部线DSL、 WL[n:0]和 SSL。页缓冲器组150包括与各个位线BLl至BLk耦接的页缓冲器(未示出)。页缓冲器组150响应于控制器120的控制信号PB SIGNALS而经由位线BLl至BLk提供电压以将数据储存到存储器単元块的存储器单元中。更具体而言，在编程操作、擦除操作或读取操作中，页缓冲器组150根据位线BLl至BLk的电压移位而将位线BLl至BLk预充电或锁存与存储器単元的阈值电压相对应的数据。列选择器160响应于控制器120的列地址信号CADD而选择页缓冲器组150中的页缓冲器，并输出锁存在选中的页缓冲器中的数据DATA。I/O电路170在编程操作期间在控制器120的控制之下将外部数据DATA传送给列选择器160，使得数据输入到页缓冲器组150。当列选择器160将数据順序地传送给页缓冲器组150的页缓冲器吋，页缓冲器将数据储存到其锁存器中。此外，当执行读取操作吋，I/ 0电路170向外部输出经由列选择器160从页缓冲器组150的页缓冲器接收的数据DATA。P/F判定电路180在编程操作之后执行的编程验证操作中判断被编程的存储器单元之中是否有阈值电压低于目标电平的存储器単元，并产生判定结果作为判定信号PFC。P/ F判定电路180还对错误比特的数量进行计数并产生计数结果作为计数信号CS。控制器120将设定的错误比特的数量与计数信号CS进行比较，并根据比较结果执
6CN 102543204 A
行控制，使得与相关的存储器单元块的状态有关的数据被储存到与所述相关的存储器単元块相对应的备用单元组的备用单元中。图4是根据一个示例性实施例的利用图3的存储系统的操作方法的流程图。图4 的方法可以用来执行用于单电平単元(SLC)的编程操作。參见图4，在步骤SOl设定错误比特的第一至第N数量，所设定的错误比特的数量为2种或更多。将数据值分别分配给错误比特的第一至第N数量。例如，可以将数据“001”、 “010”和“011”等分配给错误比特的第一至第N数量。数据可以储存在控制器120中，或者可以储存在単独的寄存器中。举例而言，如果错误比特的不同的设定数量的数目为N，则错误比特的最小数量及第一设定数量可以对应于能够执行利用ECC码的错误校正操作的错误比特的最小数量。也就是，错误比特的第一设定数量被定义为半导体存储器件中的错误比特的总容许数量。在步骤S02选中第一至第N存储器单元块中的ー个，并执行用于测试选中的存储器単元块的编程或擦除操作。可以利用测试数据根据任何合理适用的编程操作或擦除操作来执行所述测试操作。在编程或擦除操作期间，在步骤S03判断是否已产生ー个或更多个错误比持。如果判断的结果是判定尚未产生错误比特，则在步骤S04将选中的存储器单元块分类为正常块，并将有关的数据储存到选中的存储器单元块的一个或更多个备用単元中。如果在步骤S03的判断结果是判定已产生错误比持，则在步骤S05判断检测到的错误比特的数量是否大于错误比特的第一设定/最大数量。如果在步骤S05的判断结果是错误比特的数量等于或小于错误比特的第一设定数量，则将选中的存储器单元块分类为正常块，并且进程前进到步骤S04。如果在步骤S05的判断结果是错误比特的数量大于错误比特的第一设定数量，则在步骤S06判断检测到的错误比特的数量是否大于错误比特的第二设定数量，其中错误比特的第二设定数量比错误比特的第一设定数量大。如果在S06的判断结果是检测到的错误比特的数量等于或小于错误比特的第二设定/最大数量，则在步骤S07将选中的存储器单元块定义为第一验证块，并将有关的数据储存到选中的存储器单元块的一个或更多个备用単元中。然而，如果在步骤S06的判断结果是错误比特的数量大于错误比特的第二设定数量，则判断检测到的错误比特的数量是否大于错误比特的下ー设定数量。此进程继续进行直到达到错误比特的第N设定数量为止。也就是，在步骤S08判断检测到的错误比特的数量是否大于错误比特的第N设定数量。如果在步骤S08的判断结果是错误比特的数量等于或小于错误比特的第N数量，则在步骤S09将选中的存储器单元块分类为第(N-I)验证块。 如果在步骤S08的判断结果是错误比特的数量大于错误比特的第N数量，则在步骤SlO将选中的存储器单元块分类为第N验证块，然后终止进程。同样地，根据检测到的错误比特的数量来对所有的存储器单元块的状态进行分类。如上所述，当选中的存储器单元块被分类为正常块或第一至第N验证块之一、且有关的数据被储存到与选中的存储器単元块相对应的备用单元组(ー个或更多个备用单元)中时，选中下一存储器单元块然后执行测试操作。可以根据选中存储器单元块的判定出的状态而将诸如“AAh”、“5 ”或“00h”的数据储存到选中的存储器単元块的备用单元组(一个或更多个备用単元，其中同一备用单元可以储存不同数据中的任何ー个)中。在本发明中，根据检测到的错误比特的数量来对存储器单元块的状态进行分类， 并将有关的数据提供给用户。这里，可以用各种方式来执行将数据储存到备用单元组的方法。图5是根据另ー个示例性实施例的利用图3的存储系统的操作方法的流程图。多电平单元(MLC)编程操作比单电平(SLC)编程操作(例如，图4所说明的编程操作)更复杂，这是因为要以各种阈值电平对一个存储器単元进行编程。出于此原因，在MLC 编程操作中被分类为坏块的存储器单元块可能在SLC编程操作中被分类为正常块。在此情况下，为了将有关的信息提供给用户，执行以下的测试操作。根据MLC编程操作来执行测试操作。MLC编程操作是以先执行LSB编程操作井随后执行MSB编程操作的方式来执行的。这里，除了目标电平以外，LSB编程操作与上述SLC 编程操作相同。首先，在步骤POl设定错误比特的第一设定数量(也就是，在LSB编程操作中错误比特的容许数量)以及错误比特的第二设定数量(也就是，在MSB编程操作中错误比特的容许数量)。错误比特的第一设定数量和第二设定数量可以彼此相同或不同。然后，在步骤P02选中第一至第N存储器单元块中的ー个，并执行用于选中的存储器单元块的LSB编程操作。利用测试数据根据通常的LSB编程操作来执行LSB编程操作。然后在步骤P03判断是否已产生错误比持。如果判断结果是判定尚未产生错误比持，则在步骤P06执行用于选中的存储器单元块的MSB编程操作。然后在步骤P07判断是否已产生错误比持。如果判断结果是判定尚未产生错误比特，则在步骤PlO将选中的存储器单元块分类为正常块。如果在步骤P03的判断结果是判定产生了错误比持，则在步骤P04判断检测到的错误比特的数量是否大于错误比特的第一设定数量。如果在步骤P04的判断结果是检测到的错误比特的数量等于或小于错误比特的第一设定数量，则意味着选中的存储器単元块是能够执行错误校正操作的存储器単元块。因此，进程前进到步骤S06，在步骤S06中执行用于选中的存储器单元块的MSB编程操作。換言之，作为LSB编程操作结果的检测到的错误比特的数量为错误比特的第一设定数量或更少，选中的存储器单元块被分类为正常块。如果在步骤P04的判断结果是检测到的错误比特的数量大于错误比特的第一设定数量，则在步骤P05将选中的存储器单元块分类为第一验证块，然后终止进程。这里，验证/分类可以被储存到备用存储器单元块中。而如果在步骤P07的判断结果是判定由于MSB编程操作已产生了错误比特，则在步骤P08判断检测到的错误比特的数量是否大于错误比特的第二设定数量。如果在步骤 P08的判断结果是检测到的错误比特的数量等于或小于错误比特的第二设定数量，则进程前进到步骤P10，在步骤PlO中所述选中的存储器单元块被分类为正常块。如果在步骤P08的判断结果是检测到的错误比特的数量大于错误比特的第二设定数量，则在步骤P09将选中的存储器单元块分类为第二验证块，然后终止进程。这里，验证/分类可以被储存到备用存储器单元块中。作为测试编程操作的結果，与选中的存储器单元块是正常块、是第一验证块、还是第二验证块有关的数据被储存到与选中的存储器单元块相对应的同一备用存储器单元块(一个或更多个备用単元)中。被分类为第一验证块的存储器单元块对应于在LSB编程操作中的检测到的错误比特的数量超过错误比特的第一设定数量的存储器単元块。步骤P05 导致将第一验证块分类为坏块。如果存储器单元块被分类为第二验证块，则存储器単元块为坏块，其中在MSB编程操作中的检测到的错误比特的容许数量超过错误比特的第二设定数量。因此，如果储存在有关的备用单元组中的存储器单元块的数据指示第二验证块，则用户可以将存储器単元块分类为SLC编程专用存储器単元块，并例如仅针对SLC编程使用所述存储器単元。也就是，可以将存储器单元块指定为用于后续使用的SLC编程操作专用存储器单元块以储存数据。这里，根据ー个例子，来自于步骤P05、P09和PlO的验证/分类可以被储存在同一备用存储器単元中。如上所述，由于每个存储块的测试结果被提供给用户，因此用户可以基于测试结果来判断是否要使用所述存储器単元块。此外，用户可以根据不同的用途来使用所检测到的错误比特的数量超过错误比特的容许数量的存储器単元块。根据本发明，由于用户可以判断是否要使用在已知测试操作中被定为坏块的存储器单元块，因此可以减少可用存储器单元块的数量的降低。
9
权利要求
1.ー种操作存储系统的方法，包括以下步骤 将总错误比特的数量分类为多个范围；分别将多个数据分配给所述多个范围；对存储器单元块的检测到的错误比特的数量进行计数；以及当所述检测到的错误比特的数量处于与所述多个数据中的选中的数据相对应的范围中的ー个之内时，将所述选中的数据储存到至少ー个备用单元中。
2.如权利要求1所述的方法，其中，在错误比特的数量的范围中，错误比特的最小数量为错误比特的有效数量。
3.如权利要求2所述的方法，其中，最小的最大数量指示执行错误校正操作的总错误比特的最大数量。
4.如权利要求1所述的方法，其中，对检测到的错误比特的数量进行计数的步骤包括执行所述存储器单元块的测试操作或擦除操作，以及随后对检测到的错误比特的数量进行计数。
5.如权利要求4所述的方法，其中，利用测试数据来执行所述测试编程操作或擦除操作。
6.如权利要求2所述的方法，其中，当未产生错误比特或所述检测到的错误比特的数量未超过最小的最大数量时，将所述存储器单元块分类为正常块。
7.如权利要求6所述的方法，其中，如果所述检测到的错误比特的数量大于所述最小的最大数量，将所述检测到的错误比特的数量与下一最小的最大数量进行比较。
8.如权利要求1所述的方法，其中，所述至少一个备用単元被包括在所述存储器単元块的存储器单元中。
9.ー种操作存储系统的方法，包括以下步骤 设定错误比特的第一数量和错误比特的第二数量；分配第一数据，所述第一数据与被分类为所述错误比特的第一数量和所述错误比特的第二数量的错误比特数量的范围相对应；执行存储器单元块的最低有效位LSB编程操作；在判断执行所述LSB编程操作之后检测到的错误比特的总数是否超过第一最大数量之后，将所述第一数据储存到至少ー个备用单元中；执行所述存储器单元块的最高有效位MSB编程操作；以及在判断执行所述MSB编程操作之后检测到的错误比特的总数是否超过第二最大数量之后，将第二数据储存到所述至少一个备用単元中。
10.如权利要求9所述的方法，其中，所述错误比特的第一最大数量和所述错误比特的第二最大数量相同。
11.如权利要求9所述的方法，其中，所述第一最大数量和所述第二最大数量确定所述存储器单元块是正常块还是坏块。
12.如权利要求11所述的方法，其中，所述第一最大数量指示执行错误校正操作的错误比特的最大数量。
13.如权利要求9所述的方法，其中，如果所述LSB编程操作的结果是检测到的错误比特的数量未超过所述错误比特的第一最大数量，则执行所述存储器单元块的所述MSB编程操作。
14.如权利要求9所述的方法，其中，如果所述MSB编程操作的结果是未产生错误单元， 则将所述存储器单元块分类为正常块，并将与所述存储器単元块有关的数据储存到所述至少ー个备用单元中。
15.如权利要求9所述的方法，其中，如果所述MSB编程操作的结果是检测到的错误比特的数量未超过所述错误比特的第二最大数量，则将存储器单元块分类为正常块，并将与所述存储器単元块有关的数据储存到所述至少一个备用単元中。
16.如权利要求9所述的方法，其中，所述至少一个备用単元包括备用单元以基于关于检测到错误比特的总数是否分別超过所述第一最大数量或所述第二最大数量的判断而选择性地储存所述第一数据和所述第二数据之一。
17.一种存储系统，包括存储器单元阵列，所述存储器单元阵列被配置为包括多个存储器単元块；控制器，所述控制器被配置为响应于对检测到的错误比特的计数与错误比特的最大数量的比较来确定坏块；以及错误判定电路，所述错误判定电路用于对存储器单元块中的检测到的错误比特的数量进行计数作为读取操作的結果。
18.如权利要求利要求17所述的方法，其中，所述错误判定电路被配置为输出指示所述检测到的错误比特的计数的信号。
19.如权利要求利要求17所述的方法，其中，所述控制器被配置为根据比较结果将指示存储器单元块的状态的数据储存到与所述存储器单元块相对应的至少ー个备用单元中。
全文摘要
本发明提供一种操作存储系统的方法，包括以下步骤将总错误比特的数量分类为多个范围；分别将多个数据分配给所述多个范围；对存储器单元块的检测到的错误比特的数量进行计数；并且当检测到的错误比特的数量处于与选中的数据相对应的范围中的一个之内时，将所述多个数据中的选中的一个储存到至少一个备用单元中。
文档编号G11C29/08GK102543204SQ201110454039
公开日2012年7月4日 申请日期2011年12月30日 优先权日2010年12月30日
发明者朴成勋 申请人:海力士半导体有限公司