专利名称：通用串行总线装置的制作方法
技术领域：
本实用新型涉及一种通用串行总线装置，尤其涉及一种USB闪存驱动器。
背景技术：
通用串行总线(Universal Serial Bus, USB)是连接计算机系统与外部设备的一个串口总线标准，也是一种输入输出接口技术规范，被广泛应用于个人电脑和移动设备等信息通讯产品，并扩展至摄影器材、数字电视(机顶盒)、游戏机等其它相关领域。从1996年推出USB1. O版本以来，经历了 USB1. I、USB2. O版本，目前已经发展到USB3.0版本。各个版本的主要区别在于最大传输速率的不同。最早的USB1. O版本传输速 率为I. 5Mbps (192KB/S)，主要用于人机接口设备，例如键盘、鼠标、游戏杆等。在1998年推出的USB1. I传输速率达到了 12Mbps(l. 5MB/s)，号称全速USB。而2000年推出的USB2. O传输速率更得到了进一步地提升，达到480Mbps ^OMB/s)的高速速率。目前最新的USB3.0号称具有5Gbps (640MB/s)的超高速速率，是USB 2. O的10倍。USB闪存驱动器(USB Flash Drive，UFD)又称U盘，是一种采用USB接口的无需物理驱动器的微型高容量移动存储产品。它采用的存储介质为闪存(Flash Memory)，不需要额外的驱动器，而是将驱动器及存储介质合二为一，只要接上电脑上的USB接口就可独立地存储读写数据。与USB3. O相应地，目前最新一代的UFD为UFD3. O。传统的UFD3. O结构中，金手指排列成两排，第一排由4个金属接触片组成，该4个金属接触片只要用于兼容USB3. O以下的版本的产品。第二排位于第一排后方，由5个金属接触片组成，这5个金属接触片是为了适应USB3. O而额外增加的。而目前,后排5个金属接触片一般先制成弹片，然后直接焊接在PCB板上。但是，在长时间的插拔情况下，弹片形式的5个金属接触片容易产生疲劳，导致失效，并且在制备过程中，其制备工艺一般也较复杂，所以其制造成本也较高。有鉴于此，有必要对现有的通用串行总线装置予以改进以解决上述问题。
实用新型内容本实用新型的目的在于提供一种通用串行总线装置，其结构简单，使用寿命较长，并且生产制造成本较低。为实现上述实用新型目的，本实用新型采用如下技术方案一种通用串行总线装置，包括第一电路板，具有相对设置的前端和后端、相对设置的第一表面和第二表面、以及成型在所述第一电路板上并排成一排的若干第一金手指，所述第一金手指具有自第一表面向外暴露的第一电性接触面；第二电路板，焊接至第一电路板的第一表面上，所述第二电路板具有相对设置的首端和尾端、相对设置的上表面和下表面、以及成型在所述第二电路板上并于第一金手指后方排成一排的若干第二金手指，所述第二金手指具有暴露于外界并沿第一电路板厚度方向上位于第一金手指上方的第二电性接触面；存储芯片和控制芯片，设置在第二表面上；及塑封壳体，至少设置在第二表面上，并包封住所述存储芯片和控制芯片。作为本实用新型的进ー步改进，所述第二电路板长度短于所述第一电路板的长度，所述第二金手指为片状体，且向外突伸超出所述第二电路板的首端并贴靠在所述第一电路板的第一表面上。作为本实用新型的进ー步改进，所述第二电路板的下表面以表面焊接方式焊接在所述第一电路板的第一表面上。作为本实用新型的进ー步改进，所述第一金手指的数量为4个，所述第二金手指 的数量为5个，并且所述第一金手指和第二金手指的排列方式符合USB 3. O介面标准。作为本实用新型的进ー步改进，所述通用串行总线装置还包括设置在所述第二电路板未被塑封壳体封包的部分的电源组件和晶体振荡器。与现有技术相比，本实用新型的有益效果在于通过将两块电路板焊接叠加并且直接在两块电路板上形成两排金手指，使得本实用新型的通用串行总线装置结构简単，制造方便，使用寿命较长，并且可降低生产制造成本。
图I为本实用新型一实施例中通用串行总线装置的结构示意图。图2为图I中通用串行总线装置的分解图。图3为图I中第一电路板的结构示意图。图4为图I中第二电路板的结构示意图。图5为图I中通用串行总线装置的制造エ艺流程图。
具体实施方式
请參见图I至4，本实用新型一实施例的通用串行总线装置，包括电路板组件(未标示)、包封在电路板组件上的塑封壳体2、以及设置在电路板组件上的电源组件3。该电源组件3暴露在外界。下面对本实施例中的各部件及各部件之间的相互关系进行详细描述。电路板组件包括第一电路板11、与第一电路板11电性连接的第二电路板12、ー个存储芯片13和ー个控制芯片14、以及晶体振荡器15,第二电路板12的长度短于第一电路板11的长度。通过该第一电路板11和第二电路板12实现双通道连接。该电路板组件各部件的具体结构如下第一电路板11具有相对设置的前端111和后端112、相对设置的第一表面113和第二表面114、以及成型在第一表面113上并排成ー排的4个第一金手指115。4个第一金手指115具有自第一表面113向外暴露的第一电性接触面1151。第二电路板12具有相对设置的首端121和尾端122、相对设置的上表面123和下表面124、以及成型在第二电路板12上并于第一金手指115后方排成ー排的5个第二金手指125。5个第二金手指125具有暴露于外界并沿第一电路板11厚度方向上位于第一金手指115上方的第二电性接触面1251。在此，第二金手指115为片状体，且向外突伸超出第二电路板12的首端121并贴靠在第一电路板11的第一表面113上。在此，第二电路板12的下表面124以表面焊接方式焊接在第一电路板11的第一表面113上。存储芯片13和控制芯片14设置在第二表面114上。该存储芯片13和控制芯片14以表面焊接方式焊接在第二表面114上。除本实施例外，存储芯片13和控制芯片14也可以为多个。晶体振荡器15以表面焊接方式焊接于第二电路板12的上表面123上。上述第一金手指115靠近第一电路板11的前端111，并且第一金手指115和第二金手指125的排列方式符合USB 3. O介面标准。在本实施例中，由于第一电路板11和第二电路板12为焊接叠加设计并且分别直接在第一电路板11和第二电路板12上形成第一金手指115和第二金手指125，所以本通用串行总线装置与现有技术相比，具有结构简单，使用寿命较长，并且可降低生产制造成本的优点。塑封壳体2设置在第二表面114上，并包封住存储芯片13和控制芯片14。在此，上表面123为未被塑封壳体2包封的部分。由于上述已提到晶体振荡器15设置在上表面123，所以晶体振荡器15暴露在外界。该塑封壳体2采用注塑工艺实现。电源组件3电性连接至电路板组件的第二电路板12的上表面123上。由于上表面123为未被塑封壳体2封包的部分，所以该电源组件3暴露在外界。电源组件3以表面焊接方式焊接在上表面123上。在本实施例中，由于塑封壳体2未完全包封住电路板组件并且电源组件3暴露在外界，所以本实施例中的通用串行总线装置与现有技术相比，不仅减小了整体尺寸，降低了制造成本，还提高了散热性能，也有利于后期的维修。除上述优点以外，由于电源组件3与存储芯片13和控制芯片14分别设置在两个不同的表面，所以还降低了信号之间的串扰。在此需要说明的是，晶体振荡器15设计成暴露在外界的原因与该电源组件3暴露在外界的原因相同。当然对于该晶体振荡器15和电源组件也可以同存储芯片13和控制芯片14 一样设置在第二表面114上，并通过塑封壳体2包封住。除上述部件以外，在电路板组件中还包括电容(未标示)、电阻(未标示)等被动元件17，在本实施例中，该被动元件17同电源组件3、晶体振荡器15 —样设置在上表面123上，即暴露在外界。通过将被动元件17暴露在外界，可以减少工艺和降低成本。当然，除本实施例外，也可将被动兀件17同存储芯片13和控制芯片14 一样设置在第二表面114上，并通过塑封壳体2包封住。而针对塑封壳体2，该塑封壳体2也可以将上表面123包封。以下请结合见图5所示的工艺流程图对上述实施例中的通用串行总线装置的制造方法做详细描述。提供一电路板阵列(步骤511)，以适应大规模制造，在本实施例中，电路板阵列包括若干个于同一平面上排列设置的第一电路板11，每块第一电路板11具有相同的构造，且后续形成的产品工艺也相同，所以下面仅以其中一块为例进行说明，如图2、3所示的结构，第一电路板11具有相对设置的前端111和后端112、相对设置的第一表面113和第二表面114、以及成型在第一电路板11上并排成一排的4个第一金手指115。4个第一金手指115具有自第一表面113向外暴露的第一电性接触面1151。提供一个存储芯片13和一个控制芯片14 (步骤512)。存储芯片13和控制芯片14以表面焊接方式焊接到第一电路板11的第二表面114上(步骤513)。在此，该存储芯片13和控制芯片14为本领域技术人员常用的电子器件，故在此不对其进行详细说明。除本实施例外，也可以将多个存储芯片13和控制芯片14焊接到第二表面114上。请结合图2，在存储芯片13、控制芯片14与第一电路板11之间通过引线16来实现电性连接(步骤514)。通过注塑成型在第一电路板11的第二表面114上形成塑料壳体2 (步骤515)，以包封住通过上述步骤已经设置在第二表面114上的存储芯片13和控制芯片14。提供另一电路板阵列(步骤521)，以适应大规模制造，在本实施例中，该另一电路板阵列包括若干个于同一平面上排列设置的第二电路板12，每块第二电路板12具有相同的构造，且后续形成的产品工艺也相同，所以下面仅以其中一块为例进行说明，如图2、4所示的结构，第二电路板12的长度短于第一电路板11的长度，第二电路板12的宽度与第 一电路板11的宽度相同。第二电路板12具有相对设置的首端121和尾端122、相对设置的上表面123和下表面124、以及成型在第二电路板12上并排成一排的5个第二金手指125,5个第二金手指125具有暴露于外界的第二电性接触面1251，在此，第二金手指115为片状体，并向外突伸超出第二电路板12的首端121且贴靠在第一电路板11的第一表面113上。提供被动元件17(步骤522)，并将被动元件17焊接到第二电路板12的上表面123上(步骤523)。本领域普通技术人员所熟知的是，被动元件17是相对于主动元件而言的，主要是指不影响信号基本特征，仅让信号通过而未加以更动的无源器件，通常包括有电阻、电容等。本实施方式中,被动元件17可通过表面焊接技术(Surface Mounted Technology,SMT)焊接到上表面123上。即在上表面123上的相应位置处预先放置焊料；然后，被动元件17贴装到上表面123的相应位置；通过回流焊设备使焊料熔化，从而将被动元件17牢固地焊接到上表面123上。由于SMT技术为本领域普通技术人员所熟知，所以申请人在此不再予以赘述。提供电源组件3和晶体振荡器15 (步骤524)，电源组件3和晶体振荡器15以表面焊接方式焊接到第二电路板12的上表面123上(步骤525)。电源组件3、晶体振荡器15与第二电路板12之间通过引线(未图示)电性连接(步骤526)。焊接通过分别完成上述步骤的第一电路板11和第二电路板12 (步骤53)，主要是将第二电路板12的下表面124以表面焊接方式焊接于第一电路板11的第一表面113上，并使得第一金手指115靠近前端111，第二金手指125位于第一金手指115的后方，第二电性接触面1251沿第一电路板11厚度方向上位于第一电性接触面1151上方。第二金手指125贴靠在第一电路板11的第一表面113上。在此,在第一电路板11上的4个第一金手指115和在第二电路板12上的5个第二金手指125的排列方式符合USB 3. O介面标准。最后，在塑封壳体2上进行激光打标，如标记公司名、存储容量等信息(步骤54)。随后，将产品切割(步骤55)，然后经电气性能测试打包(步骤56)，完成产品的制造。尽管为示例目的，已经公开了本实用新型的优选实施方式，但是本领域的普通技术人员将意识到，在不脱离由所附的权利要求书公开的本实用新型的范围和精神的情况下，各种改进、增加以及取代是可能的。
权利要求1.一种通用串行总线装置，其特征在于该装置包括 第一电路板，具有相对设置的前端和后端、相对设置的第一表面和第二表面、以及成型在所述第一电路板上并排成一排的若干第一金手指，所述第一金手指具有自第一表面向外暴露的第一电性接触面； 第二电路板，焊接至第一电路板的第一表面上，所述第二电路板具有相对设置的首端和尾端、相对设置的上表面和下表面、以及成型在所述第二电路板上并于第一金手指后方排成一排的若干第二金手指，所述第二金手指具有暴露于外界并沿第一电路板厚度方向上位于第一金手指上方的第二电性接触面； 存储芯片和控制芯片，设置在第二表面上； 及塑封壳体，至少设置在第二表面上，并包封住所述存储芯片和控制芯片。
2.根据权利要求I所述的通用串行总线装置，其特征在于所述第二电路板长度短于所述第一电路板的长度，所述第二金手指为片状体，且向外突伸超出所述第二电路板的首端并贴靠在所述第一电路板的第一表面上。
3.根据权利要求I或2所述的通用串行总线装置，其特征在于所述第二电路板的下表面以表面焊接方式焊接在所述第一电路板的第一表面上。
4.根据权利要求I或2所述的通用串行总线装置，其特征在于所述第一金手指的数量为4个，所述第二金手指的数量为5个，并且所述第一金手指和第二金手指的排列方式符合USB 3. O介面标准。
5.根据权利要求I所述的通用串行总线装置，其特征在于所述通用串行总线装置还包括设置在所述第二电路板未被塑封壳体封包的部分的电源组件和晶体振荡器。
专利摘要本实用新型涉及一种通用串行总线装置，包括第一电路板，具有相对设置的前端和后端、相对设置的第一表面和第二表面、以及成型在第一电路板上并排成一排的若干第一金手指，第一金手指具有自第一表面向外暴露的第一电性接触面；第二电路板，具有相对设置的首端和尾端、相对设置的上表面和下表面、以及成型在第二电路板上并于第一金手指后方排成一排的若干第二金手指，第二金手指具有暴露于外界并沿第一电路板厚度方向上位于第一金手指上方的第二电性接触面；存储芯片和控制芯片，设置在第二表面上；以及塑封壳体，至少设置在第二表面上，并包封住存储芯片和控制芯片。本实用新型通用串行总线装置结构简单，使用寿命较长且可降低生产制造成本。
文档编号G11C7/10GK202632774SQ20122026347
公开日2012年12月26日 申请日期2012年6月6日 优先权日2012年6月6日
发明者侯建飞, 徐健 申请人:智瑞达科技(苏州)有限公司