存储系统、存储器件、存储控制器及操作其的方法与流程

示范性实施例涉及存储器件，并且更具体地涉及一种存储系统、存储器件、存储控制器及操作其的方法。

背景技术：

诸如动态随机存取存储器（DRAM）的易失性存储器件可以执行刷新操作来保持储存在存储单元中的数据。如果存储单元具有比在标准中定义的刷新时段更短的保持时间，则包括该存储单元的一行存储单元应该被一行冗余单元代替。随着存储单元的尺寸缩小，具有短于刷新时段的保持时间的存储单元的数目增加。因此，在传统的易失性存储器件中冗余单元的行数应该会增加。

技术实现要素：

一些示例实施例提供了一种能够增强性能的存储系统。

一些示例实施例提供了一种能够增强性能的存储器件。

一些示例实施例提供了一种能够增强性能的存储控制器。

一些示例实施例提供了一种操作所述存储系统、存储器件和/或存储控制器的方法。

根据一些实施例，一种操作存储器件的方法可以包括：向存储控制器发送对于刷新命令的请求，使得该存储控制器生成第一刷新命令；从存储控制器接收刷新命令；及响应于接收第一刷新命令，刷新存储器件的存储器。

所述发送可以包括向存储控制器发送对于刷新命令的请求以及第一存储地址，并且所述刷新可以包括，响应于接收第一刷新命令，刷新与第一存储地址关联的存储器。

所述接收可以包括接收第一刷新命令和第一存储地址。

方法可以进一步包括：生成到存储控制器的、以第一率对于关于第一组存储单元的刷新命令的多个第一请求；以及生成到存储控制器的、以第二率对于关于第二组存储单元的刷新命令的多个第二请求，第二率与第一率不同。

每组存储单元可以具有数据保持时间，该数据保持时间反映用于在数据需要被刷新之前储存数据达一时间段的能力。

第一组存储单元可以具有第一数据保持时间，第二组存储单元可以具有第二数据保持时间，其中第一数据保持时间与第二数据保持时间不同。

方法可以进一步包括：访问储存存储地址的刷新调度的查找表；以及在响应于刷新调度的定时向存储控制器发布一系列刷新请求。

方法可以进一步包括：访问储存存储器件的刷新率的寄存器装置；并且根据该刷新率向存储控制器发布一系列刷新请求。

方法可以进一步包括：访问指示存储器件的温度的温度传感器单元；并以响应于温度的率向存储控制器发布一系列刷新请求。

每个刷新请求可以与标识被配置为同时刷新的存储单元的单个存储地址关联。

每个刷新请求可以与多个存储地址关联，多个存储地址中的每个存储地址标识被配置为同时刷新的存储单元。

访问查找表可以包括接收刷新调度的一系列存储地址，并且发布一系列刷新请求可以包括发布一系列刷新请求中的每个刷新请求以及刷新调度的对应存储地址。

访问可以包括以规则间隔来读取查找表的条目序列，每次读取的结果是产生存储地址中的一个存储地址或指示对于一个间隔不需要刷新请求的第一信息。

查找表的条目序列可以包括存储地址的第一存储地址的多个条目。

该存储器件可以是包括多个库的动态随机存取存储器DRAM，每个库包括存储器的多行，并且查找表的刷新调度包括关于至少一个库的、所述存储器的多行中的每行的条目。

查找表的刷新调度可以包括关于存储器的多行中的至少存储器的第一行的多个条目。

查找表的刷新调度可以包括关于所有库的多行中的每行的条目。

访问可以包括以规定间隔来读取查找表的条目序列，并且可以根据储存在查找表中的等待信息来确定查找表的下一条目的下一读取操作的定时。

查找表的条目序列可以包括存储地址的第一存储地址的多个条目。

查找表的每个条目可以包括存储地址和确定该查找表的条目的下一读取操作的定时的等待信息。

等待信息可以是时钟周期的数目。

方法还可以包括：访问储存存储地址的刷新调度的查找表；通过增加地址计数器来生成存储地址的序列；及响应于查找表的访问和存储地址的序列的生成向存储控制器发布一系列刷新请求。

生成可以包括通过增加地址计数器来以第一率生成存储地址的序列，并且发布一系列刷新请求系列可以包括：发布与通过地址计数器以第一率生成的存储地址的序列对应的刷新请求，以及额外发布与刷新调度的存储地址对应的刷新请求。

方法也可以包括：存储控制器从存储器件接收对于刷新命令的请求；以及响应于所述接收，向存储器件发送第一刷新命令。

方法也可以包括存储控制器响应于接收对于刷新命令的请求的定时，调度第一刷新命令的发送。

调度第一刷新命令的发送也可以响应于来自主机的访问请求。

发送对于刷新命令的请求可以包括经由至少一条数据掩蔽线发送对于刷新命令的请求。

发送对于刷新命令的请求可以包括经由至少一条数据线发送对于刷新命令的请求。

方法可以包括：以第一刷新率执行对于半导体芯片存储器的存储单元的多个第一行的刷新操作；以及以一个或更多个第二刷新率执行对于半导体芯片存储器的存储单元的多个第二行的刷新操作，所述一个或更多个第二刷新率中的每个高于第一刷新率。

存储单元的至少一个第二行可以散布在存储单元的第一行之间。

一个或更多个第二刷新率可以是访问储存存储单元的第二行的地址的查找表的函数。

一种存储器件可以包括：存储单元的多个行；刷新请求电路，被配置为向外部设备发布对于刷新操作的请求；以及控制逻辑，被配置为从外部设备接收命令，并依据所接收的命令来控制存储器件，其中，所述刷新请求电路被配置为向外部设备发布对于关于存储单元的第一行的刷新操作的请求，并且控制逻辑被配置为从外部设备接收用于刷新第一行的第一刷新命令，并且响应于第一请求命令而引起存储单元的第一行的刷新操作。

刷新请求电路可以被配置为发布对于以第一刷新率的、对于存储器件的存储单元的多个第一行的刷新操作的请求，以及发布对于以一个或更多个第二刷新率的、对于存储器件的存储单元的多个第二行的刷新操作的请求，所述一个或更多个第二刷新率中的每个高于第一刷新率。

刷新请求电路可以包括查找表，该查找表被配置为在该查找表的表条目处储存存储单元的多个第二行的地址，并且查找表的条目的顺序访问可以确定对于关于存储单元的第二行的刷新操作的请求的发布定时。

查找表可以被配置为在该查找表的表条目处存储存储单元的多个第一行的地址，并且查找表的条目的顺序访问可以确定对于关于存储单元的第一行的刷新操作的请求的发布定时。

刷新请求电路可以包括地址计数器，该地址计数器被配置为生成包括存储单元的第一行的地址和存储单元的第二行的地址的、存储单元的存储器的顺序地址，该刷新请求电路可以被配置为发布对于关于由地址计数器生成的顺序地址所标识的存储单元的行的刷新操作的请求。

存储器件可以包括复用器，该复用器被配置为选择由地址计数器生成的顺序地址和由查找表输出的存储单元的多个第二行的地址，以及提供所选择的地址以输出到外部设备。

该存储器件可以包括查找表指示器生成器，被配置为输出并规则地改变表指示信号，该表指示信号用于访问与表指示信号对应的查找表的表条目。

该查找表可以包括在包含存储单元的第二行的地址的表条目之间的空表条目，作用为调节存储单元的第二行的地址的顺序输出之间的定时。

该查找表的条目可以包括等待信息，并且查找表指示器的改变的定时可以响应于等待信息。

查找表条目可以包括等待信息，并且从标识该查找表的第一条目到标识该查找表的第二条目的查找表指示器的改变的定时可以响应于与该查找表的第一条目一起储存的等待信息。

存储控制器可以包括：命令发生器，被配置为响应于来自主机的命令请求而生成存储器命令；调度器，被配置为生成命令队列，该命令队列提供要向存储器件发布的存储器命令的顺序列表；及储存单元，被配置为储存与来自刷新请求电路的刷新请求一起接收的存储器件的一个或更多个地址，其中，所述调度器可以被配置为更改命令队列中的存储器命令的第一顺序列表，以将与储存在储存单元中的存储器件的一个或更多个地址对应的刷新命令插入到该命令队列中。

存储单元可以被配置为储存存储器件的非顺序地址，以为存储器件的不同存储位置提供不同的刷新率。

调度器可以被配置为提供以第一率的、对于存储单元的第一行的刷新命令，并提供以一个或更多个第二率的、对于存储单元的第二行的刷新命令，所述第二率高于第一率。

存储控制器可以包括缓冲器，该缓冲器被配置为从在存储控制器外部的刷新请求电路接收存储器件的一个或更多个地址。

存储控制器可以包括数据掩蔽引脚，该数据掩蔽引脚被配置为从在存储控制器外部的刷新请求电路接收刷新请求。

存储控制器可以包括刷新请求电路。

存储器系统可以包括与存储器件通信的存储控制器。该存储控制器可以是在此描述的那些中的一个。该存储器件可以是在此描述的那些中的一个。

在某些示例实施例中，一种存储系统包括存储控制器和至少一个存储器件。所述至少一个存储器件包括刷新请求电路，该刷新请求电路生成包括基于多个存储单元中的每个的数据保持时间的刷新请求信号的刷新信息信号。存储控制器通过考虑该刷新请求信号来调度关于所述至少一个存储器件的操作命令，以控制该至少一个存储器件。

在一个实施例中，刷新信息信号可以进一步包括指示所述多个存储单元中要刷新的至少一个存储单元行的至少一个刷新请求地址。

可以以分组类型向存储控制器发送该刷新信息信号。

可以通过在存储控制器与至少一个存储器件之间的数据传输线向存储控制器发送所述至少一个刷新请求地址。

所述至少一个刷新请求地址可以包括多个存储单元行地址，并且存储控制器通过考虑多个存储单元行地址的刷新操作来调度操作命令。

在一个实施例中，刷新请求电路可以包括：查找表，根据基于存储单元的数据保持时间而要刷新的存储单元行的次序来储存刷新请求地址；查找表指示器，通过与时钟信号同步地增加查找表的表地址，来生成指示刷新请求地址的表指示信号；及刷新请求信号发生器，检测来自查找表的刷新请求地址的输出以输出刷新请求信号。

在一个实施例中，刷新请求电路可以包括：查找表，根据基于存储单元的数据保持时间而要刷新的存储单元行的次序来储存刷新请求地址，并且进一步储存指示刷新请求地址的输出定时的等待时钟信息；查找表指示器，通过逐渐增加查找表的表地址来生成指示刷新请求地址的表指示信号，并基于时钟信号和等待时钟信息，将针对查找表提供表指示信号延迟由等待时钟信息指示的等待时钟；及刷新请求信号发生器，检测来自查找表的刷新请求地址的输出以输出刷新请求信号。

在一个实施例中，刷新请求电路可以包括：地址计数器，该地址计数器与时钟信号同步地顺序生成指定存储单元的存储单元行的行地址；查找表，储存存储单元行的弱单元行地址，每个弱单元行地址指定包括其数据保持时间比正常单元短的至少一个弱单元的存储单元行；查找表指示器，通过逐渐地增加查找表的表地址，来生成指示刷新请求地址的表指示信号；以及复用器，优选地选择行地址和弱单元行地址中的弱单元行地址。

在一个实施例中，至少一个存储器件可以包括多个库，刷新信息信号进一步包括关于所述多个库的刷新定时信息，并且存储控制器可以控制该至少一个存储器件以使得按每个库执行刷新操作。

在一个实施例中，存储控制器可以包括：储存单元，储存刷新信息信号的至少一个刷新请求地址；命令发生器，生成用于控制所述至少一个存储器件的命令；调度器，调度所述至少一个刷新请求地址和命令以提供操作命令；及控制单元，基于刷新信息信号的刷新请求信号来控制调度器。

在一些示例实施例中，一种存储系统包括：存储模块，包括多个存储器件；和存储控制器，被配置为控制该多个存储器件。当多个存储器件的每个中的存储单元需要被刷新时，对应的存储器件向存储控制器发送刷新请求信号。存储控制器响应于刷新请求信号向对应的存储器件发送响应信号。对应的存储器件响应于响应信号，向存储控制器发送包括该对应的存储器件的要刷新的至少一个行地址的刷新信息信号。

在一个实施例中，可以通过多个存储器件与存储控制器之间的传输线向存储控制器发送刷新请求信号。

在多个存储器件的写入操作中，传输线可以从存储控制器向多个存储器件发送数据掩蔽信号。

存储模块可以进一步包括信号合并电路，该信号合并电路合并来自多个存储器件的、要提供给存储控制器的刷新请求信号。

在一个实施例中，可以通过多个存储器件与存储控制器之间的数据传输线来向存储控制器发送刷新信息信号。

在一个实施例中，多个存储器件中的每个可以包括向存储控制器发送刷新请求信号和刷新信息信号的刷新请求电路。该刷新请求电路可以包括：查找表，根据基于存储单元的数据保持时间要刷新的存储单元行的次序来储存刷新请求地址；刷新请求信号发生器，监视查找表以输出刷新请求信号；时钟发生器，响应于响应信号而生成时钟信号；查找表指示器，通过与时钟信号同步地增加查找表的表地址，来生成指示刷新请求地址的表指示信号；及信息标记器，向来自查找表的刷新请求地址添加标识信息以输出刷新信息信号。

在一些示例实施例中，一种操作包括具有多个存储器件的存储模块和控制该多个存储器件的存储控制器的存储系统的方法包括：在所述多个存储器件的至少一个中向存储控制器发送刷新请求信号；在存储控制器中，响应于该刷新请求信号向所述至少一个存储器件发送响应信号；在所述至少一个存储器件中，响应于该响应信号向存储控制器发送刷新信息信号；在存储控制器中，响应于该刷新请求信号向所述至少一个存储器件发送刷新命令；以及在所述至少一个存储器件中，响应于该刷新命令而执行刷新操作。

在一些示例实施例中，一种存储器件包括包含多个存储单元的存储单元阵列和刷新请求电路。刷新请求电路基于多个存储单元中的每个的数据保持时间，向外部发送包括刷新请求信号的刷新信息信号。

在一个实施例中，刷新信息信号可以进一步包括根据基于存储单元的数据保持时间要刷新的存储单元行的次序的刷新请求地址。可以通过数据掩蔽引脚向外部发送刷新请求信号。可以通过数据引脚向外部发送刷新请求地址。

在一些示例实施例中，一种存储控制器包括储存单元、命令发生器和调度器。储存单元储存来自存储器件的刷新信息信号的至少一个刷新请求地址。命令发生器生成用于控制存储器件的命令。调度器调度所述至少一个刷新请求地址和命令以提供用于控制存储器件的操作命令。

因此，存储器件根据存储单元或页的数据保持时间来请求刷新操作，并且存储控制器通过考虑所请求的刷新操作而调度存储器件的操作命令。因此，可以增强存储系统的性能并可以减少功耗。

附图说明

从如下结合附图的详细描述中，说明性而非限制性的示范性实施例将能够被更清楚地理解。

图1是示出根据一些示例实施例的电子系统的框图。

图2是示出根据实施例的在图1中的存储系统的例子的框图。

图3A和图3B是示出存储控制器的例子的框图。

图4是示出根据一些示例实施例的在图2中的存储器件的例子的框图。

图5是示出根据示例实施例的在图4中的刷新请求电路的例子的框图。

图6是示出根据示例实施例的在图5中的刷新请求信号发生器的例子的框图。

图7是示出根据另一示例实施例的在图5中的刷新请求信号发生器的例子的框图。

图8是示出根据另一示例实施例的在图4中的刷新请求电路的例子的框图。

图9是示出根据另一示例实施例的在图4中的刷新请求电路的例子的框图。

图10A、图10B和图10C示出根据一些示例实施例的在图3中的调度器的示范性操作。

图11是示出根据一些示例实施例的存储系统的操作的时序图。

图12A和图12B是示出根据一些示例实施例的存储系统的操作的时序图。

图13是示出根据一些示例实施例的操作存储系统的方法的流程图。

图14是示出根据一些示例实施例的存储系统的框图。

图15示出在图14中的信号合并电路的例子。

图16是示出可以在图14中的每个存储器件中采用的刷新请求电路的框图。

图17是示出根据其它示例实施例的存储系统的框图。

图18是示出根据其它示例实施例的存储系统的框图。

图19是示出根据一些示例实施例的操作存储系统的方法的流程图。

图20是示出根据一些示范性实施例的移动系统的框图。

图21是示出根据一些示范性实施例的计算系统的框图。

具体实施方式

下文中将参照附图更充分地描述各种示范性实施例，在附图中示出了一些示范性实施例。但是，可以以多种不同的形式来实现本发明而不应该认为本发明限于此处阐述的示例实施例。这些示例实施例只是例子，并且不需要此处提供的细节的很多实现和变化是可能的。还应该强调的是，本公开提供了替换例子的细节，但是此替换列出不是穷尽的。此外，各种例子之间的细节的任何一致性都不应该被解释为要求这样的细节——为此处描述的每个特征列出每种可能的变化是不可行的。在确定本发明的要求时应该参考权利要求的语言。在附图中，为了清楚可以夸大层和区域的尺寸和相对尺寸。遍及附图，相似的数字指代相似的元件。

应该理解，虽然这里可以使用术语第一、第二、第三等来描述各种元件，但是这些元件不应该被这些术语限制。使用这些术语来区分一个元件与另一个。从而，在不脱离本发明构思的教导的情况下，下面讨论的第一元件可以被称为第二元件。如此处使用的，术语“和/或”包括一个或更多个相关列出项的任意和全部组合。

应该理解，当一个元件被称作“连接”或“耦接”到另一元件时，可以将它直接连接或耦接到另一元件，或者可以存在中间元件。相反地，当一个元件被称作是“直接连接”或“直接耦接”到另一元件时，不存在中间元件。应该用相似的方式解释用于描述元件之间的关系的其它词语（例如，“在……之间”对“直接在……之间”，“邻接”对“直接邻接”，等等）。

此处使用的术语仅为描述特定示范性实施例的目的，并不旨在限制本发明构思。如此处使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文清楚地指示并非如此。还应该理解，当在此说明书中使用“包含”和/或“包括”时，指定所阐述的特征、区域、整数、步骤、操作、元件和/或组件的存在，但是不排除存在或添加一个或多个其他特征、区域、整数、步骤、操作、元件和/或组件和/或其组。

除非另有定义，否则这里所使用的所有术语具有与本发明所属领域的一名普通技术人员所通常理解的相同的含义。还应当明白，诸如在通用字典中定义的那些术语应当被解释为具有与相关技术和本公开的上下文的其含义一致的含义，而不应当以理想化或过于形式化的意义来对其进行解释，除非这里明确地如此定义。

图1是示出根据一些示例实施例的电子系统的框图。

参照图1，电子系统10包括主机20和存储系统30。存储系统30包括存储控制器100和多个存储器件200a～200n。

通过诸如外围组件互连-快速（PCI-E）、高级技术附件（ATA）、串行ATA（SATA）、并行ATA（PATA）或串行附加SCSI（SAS）的各种接口协议，主机20可以与存储系统30通信。此外，通过诸如通用串行总线（USB）、多媒体卡（MMC）、增强小型磁盘接口（ESDI）或集成驱动器电子电路（IDE）的接口协议，主机20可以与存储系统30通信。

存储控制器100控制存储系统30的整体操作。存储控制器100控制主机20与存储器件200a～200n之间的整体数据交换。例如，响应于来自主机20的请求，存储控制器100将数据写入存储器件200a～200n中或从存储器件200a～200n中读取数据。

此外，存储控制器100向存储器件200a～200n发布操作命令，用于控制存储器件200a～200n。这些命令可以包括读取、写入和刷新命令。可以以与标识存储位置的地址一起发送用于标识命令的命令代码的形式来发布命令。对于一些操作，例如一些刷新操作，可以仅以命令代码的形式来发布命令，并且可以由存储器件内部地提供一个或更多个地址，或者可以以具有地址的命令代码的形式来发布命令，存储器件使用所述地址来生成与该命令对应的多个地址（例如，作为关于由存储器件的内部计数器生成的多个地址的突发刷新（burst refresh）操作的开始地址）。

在一些实施例中，存储器件200a～200n中的每个可以是诸如双数据率同步动态随机存取存储器（DDR SDRAM）、低功率双数据率同步动态随机存取存储器（LPDDR SDRAM）、图形双数据率同步动态随机存取存储器（GDDR SDRAM）、Rambus动态随机存取存储器（RDRAM）等的动态随机存取存储器（DRAM），或者可以是能够包括刷新操作的其它易失性存储器件。在一些实施例中，一个或更多个存储器件可以是非易失性存储器件，其中刷新操作或类似的操作在某些时间段可能有用，诸如响应于确定读取干扰可能具有更改的NAND快闪存储器件编程状态的数据回写（copyback）操作。

图2是示出根据实施例的在图1中的存储系统的例子的框图。

在图2中，为了方便起见仅示出与存储控制器100通信的一个存储器件200a。然而，此处讨论的关于存储器件200a的细节可以同样适用于其它存储器件200b～200n。

参照图2，存储系统30包括存储控制器100和存储器件200a。存储控制器100和存储器件200a中的每个可以被形成为单独的半导体芯片或单独的芯片组（例如，存储器件200a可以是半导体封装中的半导体芯片堆）。存储控制器100和存储器件200a可以通过对应的命令引脚101和201、对应的地址引脚102和202、对应的数据引脚103和203、以及对应的单独引脚（separate pin）104和204来彼此连接。命令引脚101和201通过命令传输线TL1发送命令信号CMD，地址引脚102和202通过地址传输线TL2发送地址信号ADDR，数据引脚103和203通过数据传输线TL3交换数据DQ，并且单独引脚104和204通过单独传输线TL4发送刷新信息信号RI。刷新信息信号可以包括如下面将描述的刷新请求信号RRQS和刷新请求地址RRQ_ADDR。为便于描述，对于存储控制器100和存储器件200a中的每个，关于命令信号CMD、地址信号ADDR、数据信号DQ和数据掩蔽信号DM/刷新请求信息RI中的每个，仅示出并描述单个引脚和相关联的传输线。然而，可以使用多个引脚（和对应的传输线）来发送并接收这些信号。此外，可以利用其它引脚/传输线布置，例如每个发送和/或接收两个或更多地址、数据和命令信息的引脚/传输线（例如，用于经由共享传输线的命令和地址信息的通信的命令/地址引脚（CA））。此外，词“引脚”是在通用意义上使用，并且不应该被认为限于尖头类型连接器，而是包括半导体器件的任何通信端子，例如用于信号的电通信的在球栅阵列封装中的焊接凸起或焊球，及用于发送和接收光信号的光学端子等。

参照图1和图2，存储控制器100可以基于来自主机20的请求，通过数据引脚103和203向存储器件200a输入数据或可以从存储器件200a输出数据。此外，存储控制器100可以通过单独引脚104和204从存储器件100a接收刷新请求信号RRQS。可替换地，刷新请求信号RRQS可以经由数据引脚103和203及数据传输线TL3而从存储器件200a被发送到存储控制器100。存储控制器100可以通过数据传输线TL3来接收刷新请求地址RRQ_ADDR。刷新信息信号RI可以包括刷新请求信号RRQS和一个或更多个刷新请求地址RRQ_ADDR。在一些实施例中，单独引脚104和204及单独传输线TL4可以是仅用于发送刷新信息信号RI的专用引脚和专用传输线（专用于发送刷新信息信号RI中的所有或一些）。在一些实施例中，单独引脚104和204可以被用于发送刷新请求信号RRQS和一个或更多个刷新请求地址RRQ_ADDR两者。在一些实施例中，单独引脚104和204可以是数据掩蔽引脚，并且除了至少一些刷新信息信号（例如，诸如刷新请求信号RRQS）之外，单独传输线TL4也可以用于发送数据掩蔽信号DM。数据掩蔽信号DM可以被存储器件200a处理以防止在对存储器件200a的写入操作期间向某些存储位置写入信息，否则没有数据掩蔽信号的话会在这些存储位置写入信息。更具体地，单独引脚104和204以及单独传输线TL4可以在存储器件200a的写入操作中从存储控制器100向存储器件100a发送数据掩蔽信号DM（例如，高电平），可以在存储器件200a的读取操作中从存储控制器100向存储器件200a发送逻辑低信号，并且可以在存储器件200a的刷新请求操作中从存储器件200a向存储控制器100发送刷新请求信号RRQS（例如，逻辑高）。

当存储系统30执行写入操作时，写入数据DQ可以通过数据传输线TL3从存储控制器100向存储器件200a发送，并且（例如，在逻辑高电平的）数据掩蔽信号DM可以通过单独传输线TL4从存储控制器100向存储器件200a发送。当存储系统30执行读取操作时，读取数据DQ可以通过数据传输线TL3从存储器件200a向存储控制器100发送，并且存储控制器100可以使用单独传输线TL4来向存储器件200a发送逻辑低电平。

当存储器件请求刷新操作时，可以通过单独传输线TL4向存储控制器100发送刷新请求信号RRQS（例如，逻辑高），并且可以通过数据传输线TL3向存储控制器100发送刷新请求地址RRQ_ADDR。

存储控制器100执行用于存储器件200a的命令调度，根据所执行的命令调度向存储器件200a发送合适的命令信号CMD以用于控制存储器件200a。存储控制器当执行关于存储器件的命令调度时可以响应于所接收的刷新信息信号RI。

图3A是示出根据实施例的在图2中的存储控制器的例子的框图。

参照图3A，存储控制器100可以包括控制单元110、储存单元120、命令发生器130、调度器140和输入/输出（I/O）缓冲器150。此外，存储控制器100可以进一步包括解串器160。

命令发生器130在控制逻辑110的控制下生成命令信号以向调度器140提供该命令信号，使得存储器件200a执行诸如激活、读取和写入操作的各种操作。

储存单元120储存来自存储器件200a的刷新信息信号RI的刷新请求地址RRQ_ADDR，并且向调度器140提供刷新请求地址RRQ_ADDR。在一些实施例中，可以向控制单元110发送刷新信息信号RI的刷新请求信号RRQS，并且刷新请求地址RRQ_ADDR可以被临时储存在I/O缓冲器150中、可以被储存在储存单元120中并且可以被提供给调度器140。

控制单元110基于来自主机20的命令信号CMD1和地址信号ADDR1而控制命令发生器130以生成命令信号，使得存储器件200a执行诸如激活、读区和写入操作的各种操作。此外，控制单元110控制储存单元120以使得响应于来自存储器件200a的刷新信息信号RI的刷新请求信号RRQS而向调度器140提供刷新请求地址RRQ_ADDR，并且控制调度器140以使得调度器140通过包括刷新请求地址RRQ_ADDR来执行命令调度。此外，例如，当存储器件220a被包括在存储模块中时，控制逻辑110可以向存储器件220a发送响应信号RS。向I/O缓冲器150提供调度器140中的所调度的命令信号。在调度器中调度的命令可以包括响应于刷新请求地址RRQ_ADDR（或刷新请求信号RI）生成的命令和/或命令序列。多个命令可以被储存在（例如，调度器140的）命令队列中，用于存储控制器100（例如，经由I/O缓冲器150在由调度器确定的定时）顺序发布。

例如，调度器140可以执行命令调度，以使得关于刷新请求地址RRQ_ADDR的弱（weak）单元的刷新请求地址在关于正常单元的刷新请求地址之前，弱单元的数据保持时间比正常单元的短。此外，调度器140可以执行命令调度，以使得当刷新请求地址RRQ_ADDR的刷新请求地址与从命令发生器130提供的写入命令的写入地址（其指示将要执行到此地址的写入操作）相同时，不执行刷新操作。

I/O缓冲器150可以临时储存要向存储器件200a发送的或从存储器件200a发送的信号。存储器件200a通过命令引脚101、地址引脚102、数据引脚103和单独引脚104连接到I/O缓冲器150。存储控制器100可以向存储器件200a发送数据、地址信号和操作命令信号。

解串器160将分组类型时的刷新信息信号RI解串为刷新请求地址RRQ_ADDR和刷新请求信号RRQS，向储存单元120提供刷新请求地址RRQ_ADDR，并向控制单元提供刷新请求信号RRQS。

图4是示出根据一些示例实施例的在图2中的存储器件的例子的框图。

参照图4，存储器件200a包括控制逻辑210、地址寄存器220、库控制逻辑230、行地址复用器240、列地址锁存器250、行译码器、列译码器、存储单元阵列、读出放大器单元、输入/输出选通电路290、数据输入/输出缓冲器295、刷新地址生成器297和刷新请求电路300。在一些实施例中，存储器件200a可以是诸如双数据率同步动态随机存取存储器（DDR SDRAM）、低功率双数据率同步动态随机存取存储器（LPDDR SDRAM）、图形双数据率同步动态随机存取存储器（GDDR SDRAM）、Rambus动态随机存取存储器（RDRAM）等的动态随机存取存储器（DRAM），或者可以是需要刷新操作的其它易失性存储器件。

存储单元阵列可以包括第一至第四库阵列280a、280b、280c和280d。行译码器可以包括分别耦接到第一至第四库阵列280a、280b、280c和280d的第一至第四库行译码器260a、260b、260c和260d，列译码器可以包括分别耦接到第一至第四库阵列280a、280b、280c和280d的第一至第四库列译码器270a、270b、270c和270d，并且读出放大单元可以包括分别耦接到第一至第四库阵列280a、280b、280c和280d的第一至第四库读出放大器285a、285b、285c和285d。第一至第四库阵列280a、280b、280c和280d，第一至第四库行译码器260a、260b、260c和260d，第一至第四库列译码器270a、270b、270c和270d以及第一至第四库读出放大器285a、285b、285c和285d可以形成第一至第四库。虽然在图4中将易失性存储器件200a示出为包括四个库，但是该易失性存储器件200a可以包括任何数目的库。

地址寄存器220可以从存储控制器（未示出）接收包括库地址BANK_ADDR、行地址ROW_ADDR和列地址COL_ADDR的地址ADDR。地址寄存器220可以向库控制逻辑230提供所接收的库地址BANK_ADDR，可以向行地址复用器240提供所接收的行地址ROW_ADDR，并且可以向列地址锁存器250提供所接收的列地址COL_ADDR。

库控制逻辑230可以响应于库地址BANK_ADDR而生成库控制信号。与库地址BANK_ADDR对应的第一至第四库行译码器260a、260b、260c和260d中的一个可以响应于库控制信号而被激活，并且与库地址BANK_ADDR对应的第一至第四库列译码器270a、270b、270c和270d中的一个可以响应于库控制信号而被激活。

行地址复用器240可以从地址寄存器220接收行地址ROW_ADDR，并且可以从刷新地址生成器297接收刷新行地址REF_ADDR。行地址复用器240可以选择性地输出行地址ROW_ADDR或刷新行地址REF_ADDR。从行地址复用器240输出的行地址可以被施加到第一至第四库行译码器260a、260b、260c和260d。

第一至第四库行译码器260a、260b、260c和260d中被激活的一个可以译码从行地址复用器240中输出的行地址，并且可以激活与该行地址对应的字线。例如，被激活的库行译码器可以向与该行地址对应的字线施加字线驱动电压。

列地址锁存器250可以从地址寄存器220接收列地址COL_ADDR，并且可以临时地储存所接收的列地址COL_ADDR。在一些实施例中，在突发模式下，列地址锁存器250可以生成从所接收的列地址COL_ADDR增加的列地址。列地址锁存器250可以向第一至第四库列译码器270a、270b、270c和270d施加临时储存的或生成的列地址。

第一至第四库列译码器270a、270b、270c和270d中被激活的一个可以译码从列地址锁存器250输出的列地址COL_ADDR，并且可以控制输入/输出选通电路290以输出与该列地址COL_ADDR对应的数据。

输入/输出选通电路290可以包括用于选通输入/输出数据的电路。输入/输出选通电路290可以进一步包括输入数据掩蔽逻辑、用于储存从第一至第四库阵列280a、280b、280c和280d中输出的数据的读取数据锁存器、及用于将数据写入到第一至第四库阵列280a、280b、280c和280d中的写入驱动器。

要从第一至第四库阵列280a、280b、280c和280d的一个库阵列中读取的数据DQ可以由耦接到该一个库阵列的读出放大器读出，并且可以被储存在读取数据锁存器中。存储在读取数据锁存器中的数据DQ可以经由数据输入/输出缓冲器295被提供给存储控制器。可以从存储控制器向数据输入/输出缓冲器295提供要写入到第一至第四库阵列280a、280b、280c和280d的一个库阵列中的数据DQ。向数据输入/输出缓冲器295提供的数据DQ可以经由写入驱动器被写入到一个库阵列中。

控制逻辑210可以控制存储器件200a的操作。例如，控制逻辑210可以生成用于存储器件200a的控制信号以执行写入操作或读取操作。控制逻辑210可以包括：命令译码器211，译码从存储控制器接收的命令CMD；和模式寄存器212，设置该易失性存储器件200的操作模式。例如，命令译码器211可以通过译码写使能信号（/WE）、行地址选通信号（/RAS）、列地址选通信号（/CAS）、芯片选择信号（/CS）等来生成与命令CMD对应的控制信号。命令译码器211可以进一步接收时钟信号（CLK）和时钟使能信号（/CKE），以用于以同步方式来操作易失性存储器件200。控制逻辑210可以控制刷新地址生成器297以生成刷新行地址REF_ADDR。

在控制逻辑210的控制下，当第一至第四库阵列280a、280b、280c和280d中的至少一些存储单元应该有刷新操作时，刷新请求电路300可以向存储控制器100发送包括刷新请求信号RRQS和刷新请求地址RRQ_ADDR的刷新信息信号RI。在一些实施例中，刷新请求电路300可以通过单独引脚204和单独传输线TL4向存储控制器100发送刷新信息信号RI的刷新请求信号RRQS，并且可以通过数据引脚203和数据传输线TL3向存储控制器100发送刷新请求地址RRQ_ADDR。此外，例如，当存储器件200a被包括在存储模块中时，刷新请求电路300可以从存储控制器100接收响应信号RS。

图5是示出根据示例实施例的在图4中的刷新请求电路300的例子的框图。

参照图5，刷新请求电路300a可以包括时钟发生器310a、查找表（LUT）指示器320a、LUT330a和刷新请求信号发生器340a。刷新请求电路300a可以进一步包括串行器350a。

时钟发生器310a生成时钟信号CLK。LUT指示器310a通过与时钟信号CLK同步地逐渐增加LUT330a的表地址来生成指示刷新请求地址的表指示信号TPS。LUT指示器320a向LUT330a提供表指示信号TPS。例如，LUT指示器320a可以每个时钟周期（或者每半个时钟周期）从0到N逐一增加表指示信号TPS，并且输出表指示信号TPS作为LUT330a的地址以访问被储存在LUT330a的表指示信号TPS地址处的信息（例如，以访问被储存在由表指示信号TPS指示的表地址处的一个或更多个刷新请求地址RRQ_ADDR）。在LUT330a的最后一个条目（例如，TPS=N）之后，表指示信号TPS可以返回或被重置为第一个地址（例如，重置为TPS=0），并且可以重新开始所述增加过程。增加表指示信号TPS可以在所期望的刷新时段、诸如每3.9毫秒发生。增加表指示信号之间的时间段可以足够大，以允许存储控制器向存储器发布大量命令，诸如至少20条、至少100条、至少500条或至少1000条。可替换地和/或此外，可以增加表指示信号TPS，使得在存储器件200a的正常单元行的最小刷新时段或多个最小刷新时段之内读取整个表（例如，LUT330a的所有0至N条目）。例如，可以每32ms、每64ms或每96ms读取整个表。例如，如果存在N个表条目，则可以每（刷新时段）/N来读取一个表条目。

LUT330a基于存储单元的数据保持时间、根据要刷新的存储单元行的次序来储存刷新请求地址RRQ_ADDR。可以在测试期间、诸如在制造存储器件期间（例如，在制造半导体存储芯片之后且在封装之前或在封装之后）确定存储单元的数据保持时间。例如，存储器芯片可以经受测试以确定或分析关于存储芯片的每个存储单元行的数据保持时间。数据保持时间可以与存储单元行仍然可以被读取而没有数据丢失的时间对应。从而，存储单元行的一个或少数弱单元可以使该存储单元行成为弱单元行，即使其它数据单元具有正常的数据保持时间。弱单元行可以是由于制造过程而导致的呈现少于正常数据保持时间的存储器件的任何行。从而，弱单元行可能散布于存储器件的同一库中的正常单元行当中（例如，一个弱单元行可能有一个或两个正常单元行作为该弱单元行的紧邻行）。可以组织LUT330a之内的刷新请求地址RRQ_ADDR，以使得输出关于存储单元行的刷新请求地址RRQ_ADDR以在少于每个对应行的数据保持时间的时段之内完成刷新操作。LUT330a可以储存该存储器件的所有行的地址，其中一些行具有比其它行更多的条目。例如，LUT330a可以储存正常行的地址，以使得当LUT指示器320a访问LUT330a时以标准率刷新每个正常行，并且可以储存弱单元行的地址，以使得以高于标准率的一个或更多个率来刷新每个弱单元行（例如，通过在LUT330a中在比正常行间隔更近的条目位置处储存LUT330a的几个条目中的弱单元行地址）。在替换实施例中，在测试期间可以按弱与强的比例来评定存储器件的行，以使得可以由于LUT330a中的行地址组织，甚至以不同的刷新率来刷新不然可以被认为是标准（例如，对应于正常单元行）的单元行（例如，可以将单元行分类为至少5个或至少10个或至少20个不同的数据保持时间组，基于其分类来进行存储单元行的刷新调度）。可替换地，LUT330a可以仅存储具有少于存储器件的正常单元行的数据保持时间的存储器件的弱单元行的地址，并且可以通过LUT330a外部的电路来发起正常单元行刷新操作。存储器件的正常单元行可以是其中数据保持时间至少与标准保持时间（例如，如存储器件设计员或制造商所设置的）一样长的那些行。LUT330a可以输出由表指示信号TPS所指示的、表地址所指定的刷新请求地址RRQ_ADDR、库地址BANK_ADDR和行地址ROW_ADDR。在LUT330a中，“EMPTY（空）”表示的表地址指定无刷新请求地址。当表指示信号TPS在LUT330a中指示“EMPTY”时，可以不输出请求信息RI（例如，可以不输出刷新请求地址RRQ_ADDR或刷新请求信号RRQS）。

此外，LUT330a可以向存储控制器100提供图4中的第一至第四库阵列280a、280b、280c和280d中的一个特定库地址作为刷新请求地址RRQ_ADDR。在这种情况下，在刷新周期的所希望的定时之前的几个周期，向存储控制器100发送包括特定库地址的刷新请求地址RRQ_ADDR，并且存储控制器100控制存储器件200a以使得对于指定的库执行刷新操作。例如，响应于连同刷新请求信号RRQS LUT330a向存储控制器100输出第一刷新请求地址RRQ_ADDR1，存储控制器100可以向存储器件200a提供刷新命令以指令存储器件200a执行对于由RRQ_ADDR1所标识的行的刷新操作。可以在（例如，调度器140的）命令队列中的下一可用命令时隙时插入该刷新命令。如果在预定时间（例如，用于确保自从存储器件200a接收请求信息RI起最小时间段之内发生刷新操作的时间）之内没有命令队列的命令时隙是可用的，则存储控制器100的调度器140可以中断命令队列的命令序列，并且将关于行RRQ_ADDR1的刷新命令插入到命令队列中（例如，修改命令的命令队列顺序）并且延迟在命令队列中具有更低优先级或更后位置的命令队列的命令的发布，这可以确保关于行RRQ_ADDR1的刷新命令的发布和/或刷新操作在所希望的定时之内。可替换地，可以使得关于行RRQ_ADDR1的刷新命令成为命令队列中下一个发布的命令，并且将该命令队列中所有之前调度的未发布的命令延迟到该命令队列中更后的命令时隙。

每当LUT330a输出刷新请求地址RRQ_ADDR时，刷新请求信号发生器340a可以生成刷新请求信号RRQS。可替换地，每当LUT330a输出预定数目的刷新请求地址RRQ_ADDR时，刷新请求信号发生器340a可以生成刷新请求信号RRQS。可替换地，每当LUT330a输出预定数目的刷新请求地址RRQ_ADDR时或当在LUT330a输出预定数目的刷新地址RRQ_ADDR之前以达到最小时间段并且LUT330a已经输出了至少一个刷新地址RRQ_ADDR时，刷新请求信号发生器340a可以生成刷新请求信号RRQS。可替换地，每当LUT330a输出至少一个刷新请求地址RRQ_ADDR，刷新请求信号发生器340可以每预定的时间段生成刷新请求信号RRQS。

当以分组类型向存储控制器发送刷新信息信号RI时，串行器350a可以将刷新请求信号RRQS和一个或更多个刷新请求地址RRQ_ADDR串成一个分组。在一些实施例中，分组类型的刷新信息RI可以包括刷新请求信号RRQS和一个刷新请求地址RRQ_ADDR，或者可以包括刷新请求信号RRQS和多个请求地址RRQ_ADDR。可替换地，串行器350a可以串行化请求信息信号的一个或更多个刷新请求地址RRQ_ADDR，并且与分组化的一个或更多个刷新请求地址RRQ_ADDR分离地发送刷新请求信号RRQS。替换实施例可以不包括用于对任何请求信息信号RI重新格式化的串行器。这可以包括在多个传输线TL上连同刷新请求信号RRQS一起并行地发送每个刷新请求地址RRQ_ADDR。

图6是示出根据示例实施例的在图5中的刷新请求信号发生器340a的例子的框图。

参照图6，刷新请求信号发生器340a1可以包括检测器3411。检测器3411检测从LUT330a的刷新请求地址RRQ_ADDR的输出。每当检测到从LUT330a的刷新请求地址RRQ_ADDR的输出时，检测器3411可以输出被激活的刷新请求信号RRQS。

图7是示出根据另一示例实施例的在图5中的刷新请求信号发生器340a的例子的框图。

参照图7，刷新请求信号发生器340a2可以包括第一检测器3412、计数器3413和第二检测器3414。第一检测器3412检测从LUT330a（并且输入到检测器3412）的刷新请求地址RRQ_ADDR的输出，以每当从LUT330a输出刷新请求地址RRQ_ADDR时输出被激活的（例如，脉动的）的检测信号DS。计数器3413对检测信号DS被激活的次数进行计数，以输出指示从LUT330a输出的刷新请求地址RRQ_ADDR的数目的计数信号COUT。当计数信号COUT与预定数目匹配时，第二检测器3414可以输出刷新请求信号RRQS。例如，预定数目可以是1、11和21等等中的一个。因此，刷新请求信号发生器340a2可以向存储控制器100发送当输出预定多个数目的刷新请求地址RRQ_ADDR时被使能的刷新请求信号RRQS。在替换实施例中，第二检测器3414可以从计时器（未示出）接收输入，该计时器提供自输出最后一个刷新请求信号RRQS起被激活预定时间的定时信号。每当(a)自从已输出最后一个刷新请求信号RRQS以来LUT330a已输出了预定数目的刷新请求地址RRQ_ADDR（如COUT所指示），或者(b)第二检测器3414已接收到定时信号（指示从输出最后一个刷新请求信号RRQS起已过去了预定时间）并且LUT330a已输出了至少一个刷新请求地址RRQ_ADDR（例如，COUT等于一个或更多个），第二检测器3414可以输出刷新请求信号RRQS。通过刷新请求信号RRQS的输出，可以将计时器重置为重新开始其计时并且可以将COUT重置为0。

图8是示出根据另一示例实施例的在图4中的刷新请求电路300的例子的框图。

参照图8，刷新请求电路300b可以包括时钟发生器310b、LUT指示器320b、LUT330b和刷新请求信号发生器340b。刷新请求电路300b可以进一步包括串行器350b。

时钟发生器310b生成时钟信号CLK。LUT指示器320b通过与时钟信号CLK同步地并且依据由LUT330b提供的延迟逐渐增加LUT330b的表地址来生成指示刷新请求地址的表指示信号TPS。LUT指示器320b被控制为将规则的增加时段Tp延迟额外的Tp×WCLKI，其中WCLKI是等待时钟信息值。例如，当等待时钟信息WCLKI等于零时，可以将LUT指示器320b设置为每个时钟周期CLK增加。当等待时钟信息WCLKI等于整数n时，LUT指示器320b的下一个增量可以是(n+1)×Tpclk，其中Tpclk是时钟CLK的一个时段的时间。用于确定LUT指示器320b的下一增量的等待时钟信息WCLKI可以是由LUT指示器320b的当前值所标识的LUT330b的条目的一部分。例如，在图8的例子中，LUT330b的第一条目处的等待时钟信息WCLKI3可以指示（除一个时钟周期的标准延迟之外的）额外三个时钟周期的延迟，直到LUT指示器320b被增加到标识LUT330b的第二条目的表指示信号TPS为止。从而，在表指示信号TPS从标识储存BANK_ADDR A、ROW_ADDR123498的RRQ_ADDR的表条目的值（例如，表地址=0）增加到标识存储BANK_ADDR A、ROW_ADDR123499的表条目的值（例如，表地址=1）之前，可以发生四个时钟周期。

LUT指示器320b向LUT330b提供表指示信号TPS。LUT330b按照基于存储单元的数据保持时间要刷新的存储单元行的次序来储存刷新请求地址（可以与上面参照图5所描述的一样），并且储存用于指定顺序的刷新请求地址RRQ_ADDR的输出定时的等待时钟信息WCLKI。LUT330b输出由表指示信号TPS所指示的表地址所指定的库地址BANK_ADDR和行地址ROW_ADDR来作为刷新请求地址RRQ_ADDR。

如针对图5的实施例的刷新请求信号发生器340a所描述的，刷新请求信号发生器340b可以生成诸如每当LUT330b输出刷新请求地址RRQ_ADDR和/或每当LUT330b输出预定数目的刷新请求地址RRQ_ADDR和/或每当已过去预定时间段并且LUT330b输出了至少一个刷新请求地址RRQ_ADDR时被激活的刷新请求信号RRQS。

当以分组类型向存储控制器发送包括刷新请求信号RRQS和刷新请求地址RRQ_ADDR的刷新请求信号RI时，串行器350b将刷新请求信号RRQS和刷新请求地址RRQ_ADDR串成一个分组。在一些实施例中，分组类型的刷新信息信号RI可以包括刷新请求信号RRQS和一个刷新请求地址RRQ_ADDR，或者可以包括刷新请求信号RRQS和多个请求地址RRQ_ADDR。可替换地，串行器350b还可以如针对图5的串行器350a描述的那样操作，或者可以如针对图5描述的被移除。

图9是示出根据另一示例实施例的在图4中的刷新请求电路300的例子的框图。

参照图9，刷新请求电路300c可以包括时钟发生器310c、地址计数器370c、LUT指示器320c、LUT330c、复用器380c、检测器360c和刷新请求信号发生器340c。刷新请求电路300c可以进一步包括串行器350c。

时钟发生器310c生成时钟信号CLK。地址计数器370c与时钟信号CLK同步地生成用于刷新存储器件200a的存储单元的内部刷新地址。LUT指示器320c通过与时钟信号CLK同步地逐渐增加LUT330c的表地址来生成指示刷新请求地址的表指示信号TPS，并且向LUT330c提供表指示信号TPS。

LUT330c储存按照基于存储单元的数据保持时间要刷新的存储单元行的次序的刷弱单元行地址。可以如上针对图5和图8所描述地来执行这些弱单元行地址的储存。LUT330c可以仅存储弱单元行地址，这允许地址计数器320c生成的地址刷新正常单元行。复用器380c响应于检测信号DS选择来自地址计数器370c的内部刷新地址和来自LUT330c的弱单元行地址中的一个，以提供所选择的地址作为刷新请求地址RRQ_ADDR。

每当从LUT330c输出（或更新）弱单元行地址时，检测器360c向复用器380c提供被激活的检测信号DS。因此，复用器380c优选地选择内部刷新地址和弱单元行地址中的弱单元行地址。在一些实施例中，当复用器380c选择弱单元行地址时，可以延迟由地址计数器370c生成的内部刷新地址的改变（例如，增加），以允许复用器380c选择由地址计数器370c生成的当前的内部刷新地址作为下一内部刷新地址。可以在比从LUT330c的弱单元行地址的输出之间的时间段更短的时间段中执行该对由地址计数器370c生成的当前内部刷新地址的增加的延迟和选择。在其它实施例中，复用器380c可以交替地选择由地址计数器370c生成的内部刷新地址和由LUT330c输出的地址（如果有的话）。例如，在奇数时钟周期期间，地址复用器380c选择由地址计数器输出的地址，并且在偶数时钟周期期间，复用器380c选择由LUT330c输出的地址（地址计数器370c可以被设置为每两个时钟周期增加它所生成的地址）。在其它实施例中，复用器可以被设置为对于n-1个连接的时钟周期（n是2或更大的整数）选择由LUT330c输出的任何地址，并且每第n个时钟周期选择由地址计数器370c生成的地址，其中n是大于2的整数（地址计数器370c可以被设置为每n个时钟周期增加它所生成的地址）。在刷新时段中与弱单元行地址对应的存储单元行可以被刷新至少两次。如针对图5的实施例的刷新请求信号发生器340a所描述的，刷新请求信号发生器340c可以生成诸如每当复用器380c输出刷新请求地址RRQ_ADDR和/或每当复用器380c输出预定数目的刷新请求地址RRQ_ADDR和/或每当已过去预定时间段并且复用器380c输出了至少一个刷新请求地址RRQ_ADDR时被激活的刷新请求信号RRQS。

当以分组类型向存储控制器发送包括刷新请求信号RRQS和刷新请求地址RRQ_ADDR的刷新请求信号RI时，串行器350c将刷新请求信号RRQS和刷新请求地址RRQ_ADDR串成一个分组。在一些实施例中，分组类型的刷新信息信号RI可以包括刷新请求信号RRQS和一个刷新请求地址RRQ_ADDR，或者可以包括刷新请求信号RRQS和更多个请求地址RRQ_ADDR。可替换地，串行器350c还可以如针对图5的串行器350a描述的那样操作，或者可以如针对图5描述的被移除。

在替换实施例中，可以由存储控制器100发起关于正常行地址的一些刷新操作的定时。例如，存储控制器100可以将所有行假定为正常行，并且因而自动地生成刷新命令（即，对于正常和弱的单元行两者以正常的单元行刷新定时，而不需要来自存储器件200a的刷新请求）。存储器件200a可以对于弱单元行生成额外的刷新请求，以添加到由存储控制器100自动生成的那些刷新请求中。在此替换的例子中，图5或图8的实施例可以用于并专用于生成关于弱单元行的刷新请求（及对应的刷新命令），导致关于弱单元行的刷新命令要被添加到由存储控制器100自动生成的那些刷新命令中（这可能导致弱单元行的更频繁的刷新）。由存储控制器100自动生成的刷新命令可以包括关于各个存储行的刷新命令或突发刷新命令（导致响应于单个命令而刷新一组行）。由存储控制器100自动生成的刷新命令可以利用存储器件200a中的地址计数器来响应于由存储控制器100自动生成的刷新命令而生成要刷新的单元行的地址。

在替换实施例中，可以由存储控制器100发起关于弱和正常单元行两者的刷新操作的定时。图3B示出包括刷新请求电路300（例如，可以是此处针对图5、图8和/或图9描述的300a、300b和/或300c的）的示范性存储控制器100。例如，刷新请求电路300可以是形成存储控制器100的同一半导体芯片的一部分。在此例子中，可以避免使用用于刷新信息信号RI的传输的传输线TL、串行器和解串器。刷新请求电路300可以用此处描述的方式（例如，如针对刷新请求电路300a、300b和/或300c所描述的）生成（包括刷新请求地址RRQ_ADDR和刷新请求信号RRQ的）刷新信息RI。刷新请求电路300可以向储存单元120发送刷新请求地址RRQ_ADDR，并且向控制单元110发送刷新请求信号RRQ。可以在向存储控制器100传递至少弱单元行信息和相关联的刷新定时参数的加电（power up）序列期间生成刷新请求电路300的LUT330（即，330a、330b、330c或330d）中的表条目。当使用存储控制器来控制多个存储器件200a时，存储控制器100的LUT330可以与多于一个的存储器件200a关联。在这种情况下，LUT330可以包括行地址信息、库地址信息和存储器件地址信息，以及指示要刷新的行地址的额外信息（例如标签信息）。因为这些实施例的其它特征可以与先前描述的那些实施例保持相同，所以这里不需要重复的描述了。

图10A和图10B示出根据一些示例实施例的在图3A和3B中的调度器140的操作。

在图10A和图10B中，调度器140通过向命令队列430（响应于从主机410接收的命令生成的）添加命令来执行命令调度，即根据从存储器件200a的刷新请求电路300接收的刷新信息信号RI的请求地址420向调度器140的命令队列430添加刷新命令。在此例子中，主机410在时间段t0至tn期间发布了一系列读取命令，以读取库A的行B的列X0至Xn。如在图10A中所示，最初调度器140对于时间t′0调度激活命令，对于时间t′1和t′2调度两个NOP（无操作）以允许存储器件200a有时间激活库A的行B，并读出存储单元的库A的行B的数据（例如，根据存储器件200a的行激活时间tRAS）。调度器140最初也分别在时间t′3、t′4、t′5……t′n调度列X0至X223的读取以向存储器件200a发布。在时间tn和t′n之间可以存在基本上固定的时间延迟，以将调度器140的处理时间考虑在内。

参照图10B，示出存储控制器100从存储器件200a接收几个刷新请求。在此例子中，存储控制器分别在时间t10、t11、t22、t31、t32和t43接收关于RRQ_ADDR地址B库:K行、D库:D行、B库:M行、B库:W行、C库:C行和B库R行的刷新请求。响应于接收到刷新请求，调度器140修改命令队列430中的命令的顺序，以包括关于所接收的刷新请求地址RRQ_ADDR的刷新操作。在此例子中，调度器140修改命令队列430中的命令的顺序，使得一旦下一命令时隙可用就发布合适的刷新命令，并适当地延迟先前调度的命令。比较图10A和图10B的示范性调度，最初分别在时间t′10和t′11调度以用于发布的对于列X7和X8的读取操作（见图10A）现在被关于B库:K行和D库:D行的刷新命令（见图10B）所替代。此外，对于列X7和X8的读取操作现在被调度用于在时间t′12和t′13的发布，其中在图10A的命令队列430中后续最初调度的命令被延迟两个时间段（与调度两个新调度的刷新命令所需要的两个时间段对应）。作为对图10A和图10B表示的对命令队列430的修改的替换，调度器可以修改命令队列430以在自从其接收起的预定时段之内（诸如在命令队列430的5个或10个命令时隙之内）插入关于所接收的刷新请求地址RRQ_ADDR的刷新命令。这可以允许使用命令队列430的空命令时隙，而无需重新调度和延迟命令队列430中之前存在的命令。

图10C示出对图10B的替代。在图10C表示的操作中，从存储器件200a接收的刷新请求地址REQ_ADDR不包括要刷新的行的行地址。相反，存储器件200a仅接收关于刷新请求地址RRQ_ADDR的库地址部分（可能伴随有刷新请求信号RRQS）。调度器430可以与库地址一起发布刷新命令。当存储器件200a接收刷新命令和库地址时，存储器件刷新由所接收的库地址标识的库的所希望的行。可以由存储器件200a内部地标识库的所希望的行，诸如通过参考LUT330a或330b（或复用器380c）、接收并储存由LUT330a或330b（或复用器380c）输出的刷新请求地址RRQ_ADDR的FIFO缓冲器、或者与每个库关联的多个FIFO缓冲器中接收并储存关于对应的关联库的由LUT330a或330b（或复用器380c）输出的刷新请求地址RRQ_ADDR的一个FIFO缓冲器。在对所公开的实施例的另一替代中，不需要向存储控制器发送刷新请求地址REQ_ADDR。相反，存储器件200a可以仅仅发送刷新请求信号RRQS，并且当接收到刷新命令后，刷新如地址RRQ_ADDR（由刷新请求电路300生成的但在此替换实施例中不向存储控制器100发送的）标识的存储单元的一行或更多行。这些存储单元行可以是被标识为具有最高优先级的那些单元，或者还未响应于地址生成而执行刷新操作的、与由刷新请求电路300生成的最旧的地址相关联的一行或更多行。

图11是示出根据一些示例实施例的存储系统的操作的时序图。

在图11中，每当输出刷新请求地址RRQ_ADDR时激活刷新请求信号RRQS。

参照图5和图11，每当由表指示信号TPS指定的表地址增加时，从LUT330a输出对应的刷新地址RRQ_ADDR（例如，RQA1、RQA2或RQA3），并且响应于输出请求地址RRQS_ADDR RQA1、RQA2和RQA3中的一个而激活刷新请求信号RRQS。调度器140考虑刷新请求地址RRQS_ADDR RQA1、RQA2和RQA3而执行命令调度。在此例子中，存储器件200a根据激活（ACT）、读取（RD）、激活（ACT）和读取（RD）的命令调度来执行操作。在此例子中，通过响应于所接收的命令来激活库BANK B的行1而刷新行ROW1，由存储控制器响应于由存储器件向该控制器发送的刷新请求地址RQA1和刷新请求RRQS而生成所述命令。通过执行包括响应于读取命令RD激活库BANK A和BANK A的行ROW3的相关联的读取操作来刷新BANK A的ROW3。通过响应于存储器件200a从存储控制器100接收的对应的激活命令ACT（可以响应于从存储器件200a向存储控制器100发送的刷新请求地址RQA2和RQA3及关联的刷新请求RRQS而生成）而分别激活BANK B的ROW2和BANK B的ROW4，来刷新BANK B的ROW2和BANK B的ROW4。

图12A是示出根据一些示例实施例的存储系统的操作的时序图。

在图12A中，每当输出预定数目的刷新请求地址RRQ_ADDR时激活刷新请求信号RRQS。根据此实施例，存储控制器100可以等待来调度与刷新请求地址RQA1、RQA2和RQA3关联的任何刷新操作，直到接收刷新请求RRQS之后为止。在接收当前刷新请求RRQS之后，存储控制器100可以行动以发布命令，用于对于自接收先前刷新请求RRQS起从存储器件接收的所有请求地址来刷新存储器件（这里，ACT）（这里，对于RQA1、RQA2和RQA3的刷新命令）。存储器件200a对所接收的命令CMD的响应可以与针对图11所描述的一样。

图12B是示出根据一些示例实施例的存储系统的操作的时序图。在图12B中，刷新信息信号RI包括跨越时钟CLK的几个周期被激活的刷新请求信号RRQS（这里，逻辑高）、以及从存储器件200a向存储控制器100发送的并发发送的刷新请求地址RQA1、RQA2和RQA3。响应于刷新信息信号RI，存储控制器100可以进行行动以发布对于在刷新请求信号RRQS被激活的同时接收的所有请求地址来刷新存储器件的命令（这里ACT）。存储器件200a对所接收的命令CMD的响应可以与针对图11所描述的一样。

图13是示出根据一些示例实施例的操作存储系统的方法的流程图。

在下文中，将是对于参照图2至图13的操作存储系统的方法的描述。

存储控制器100从存储器件200a接收包括刷新请求信号的刷新信息信号RI（S510）。刷新请求信号RRQS可以通过单独传输线TL4被发送到存储控制器100，并且刷新请求地址RRQ_ADDR可以通过数据传输线TL3（或多条）被发送到存储控制器100。此外，可以以分组类型向存储控制器100发送包括请求地址RRQ_ADDR的刷新信息信号RI。

存储控制器100的调度器140通过考虑刷新信息信号RI来调度存储器件200a的操作命令（S520）。存储控制器100根据所调度的操作命令来操作存储器件200a。

图14是示出根据一些示例实施例的存储系统的框图。

参照图14，存储系统600包括存储控制器610和存储模块620。存储模块620包括多个存储器件621～628和信号合并（merging）电路630。

存储器件621～628中的每个通过数据传输线633与存储控制器610交换8位数据X8。存储控制器610通过命令/地址传输线631向存储器件621～628中的每个发送命令CMD和地址ADDR。

当存储器件621～628中的每个需要刷新操作时，对应的存储器件向信号合并电路630发送单个位刷新请求信号（RRQS1～RRQS8中的一个），当刷新请求信号RRQS1～RRQS8中的一个是逻辑高电平时，信号合并电路630通过单独传输线637向存储控制器610发送为逻辑高电平的单个位刷新请求信号RRQS。单个位刷新请求信号RRQS和RRQS1～RRQS8中的每个可以是脉冲的形式。当存储控制器610接收具有逻辑高电平的刷新请求信号RRQS时，存储控制器610向存储器件621～628提供响应信号RS。存储控制器610可以通过与刷新请求存储器件关联的一条或更多条数据传输线633向存储器件621～628中刷新请求存储器件（即，发布具有逻辑高电平的刷新请求信号RRQS的存储器件）发送响应信号RS。

当刷新请求存储器件接收响应信号RS时，该刷新请求存储器件通过对应的数据传输线633向存储控制器610发送要刷新的刷新地址。可以以分组类型向存储控制器610发送刷新地址。当存储控制器610接收刷新地址时，存储控制器610向该刷新请求存储器件发送刷新命令，并且该刷新请求存储器件响应于刷新命令而执行刷新操作。此外，当存储控制器610接收刷新地址时，存储控制器610通过考虑刷新地址来调度刷新请求存储器件的操作命令，以根据所调度的操作命令来控制该刷新请求存储器件。在一些实施例中，作为刷新信息RI的一部分向存储控制器610发送刷新地址。

图15示出在图14中的信号合并电路的例子。

参照图15，信号合并电路630包括“或（OR）”门631。该“或”门631执行对刷新请求信号RRQS1～RRQS8的或运算，以当刷新请求信号RRQS1～RRQS8中的至少一个是高电平时输出高电平的刷新请求信号RRQS。

图16是示出可以在图14中的每个存储器件中采用的刷新请求电路的框图。

参照图16，可以在图14中的每个存储器件621～628中采用的刷新请求电路670可以包括时钟发生器310d、LUT指示器320d、LUT330d、刷新请求信号发生器340d和信息标记器（tagger）675。

时钟发生器310d生成时钟信号CLK。LUT指示器310a通过与时钟信号CLK同步地逐渐增加LUT330d的表地址来生成指示刷新请求地址的表指示信号TPS。LUT指示器320d向LUT330d提供表指示信号TPS。

LUT330d根据基于存储单元的数据保持时间要刷新的存储单元行的次序来储存刷新请求地址。LUT330d输出由表指示信号TPS所指示的表地址所指定的库地址和行地址作为刷新请求地址RRQ_ADDR。时钟发生器310d、LUT指示器320d、LUT330d和RRQS发生器340d可以与上面针对图5、图8和图9所述的那些一样和/或如所述那些一样操作。此外，时钟发生器310d、LUT指示器320d和RRQS发生器340d可以用图5、图8和图9的电路整体地替代（使用或不使用关联的串行器，如果按图16的实施例实现，则该串行器可以串化所标记的刷新请求地址RRQ_ADDR′）。

缓冲器和信息标记器675接收并储存刷新请求地址RRQ_ADDR，并向其添加存储器标识信息，用于创建对应的标记后刷新请求地址RRQ_ADDR′。缓冲器和信息标记器675可以储存刷新请求地址RRQ_ADDR并且当向存储控制器输出时对其进行标记，或者可以储存标记后刷新请求地址RRQ_ADDR′。当存储控制器610接收刷新请求信号RRQS时，存储控制器610向刷新请求存储器件发送响应信号RS（例如，在数据线DQ中的一个上提供）。响应于来自存储控制器的响应信号RS，缓冲器和信息标记器675向存储控制器发送标记后请求地址RRQ_ADDR′（或多个）。可替换地，在图14中的存储器件621～628可以分别具有诸如“000”、“001”、“011”、“010”、“100”、“101”、“110”和“111”的存储器标识信息（可以被添加到刷新请求地址RRQ_ADDR以便创建标记后刷新请求地址RRQ_ADDR’）。在向存储控制器成功发送之后，可以从缓冲器和标记器675中丢弃标记后刷新请求地址RRQ_ADDR′（例如，被标注为已发送并准备好重写或删除）。

在其它实施例中，缓冲器和信息标记器675向刷新请求地址RRQ_ADDR添加与所述刷新请求地址RRQ_ADDR对应的存储器标识信息和指示刷新优先级的优先级信息，以输出标记后刷新请求地址RRQ_ADDR′。存储控制器可以响应于优先级信息来调度对应的刷新请求地址RRQ_ADDR的刷新操作，包括提供与由存储器件621～628的一个或更多个LUT330d提供的刷新请求地址RRQ_ADDR的次序相比重新排列刷新操作的次序的、不按次序的刷新命令。

刷新请求信号发生器340d监视LUT330d，并且可以用在此关于其它实施例描述的方式来生成刷新请求信号RRQS。

图17是示出根据其它示例实施例的存储系统的框图。

参照图17，存储系统700包括存储控制器710和存储模块720。存储模块720包括多个存储器件721～728。存储器件721～728中的每个可以包括图16的刷新请求电路670。

存储器件721～728中的每个通过数据传输线733与存储控制器710交换8位数据X8。存储控制器710通过命令/地址传输线731向存储器件721～728中的每个发送命令CMD和地址ADDR。

存储器件721～728中的每个向存储控制器710发送当需要刷新操作时被激活的单个位X1刷新请求信号（RRQS1～RRQS8中的一个）。通过专用于对应的存储器件的单独传输线635来发送刷新请求信号（RRQS1～RRQS8中的一个），并且存储控制器710接收8位刷新请求信号RRQSx8，每个位与刷新请求信号RRQS1～RRQS8中的每个对应。因为刷新请求信号RRQSx8中的每个位与刷新请求信号RRQS1～RRQS8中的每个对应，所以存储控制器710基于该刷新请求信号RRQSx8来识别刷新请求存储器。例如，当刷新请求信号RRQSx8是“00100000”时，存储器件723是刷新请求存储器。例如，当刷新请求信号RRQSx8是“00101000”时，存储器件723和725是刷新请求存储器。存储控制器710通过数据传输线733向刷新请求存储器件发送响应信号RS。

当刷新请求存储器件接收到响应信号RS时，刷新请求存储器件通过数据传输线733向存储控制器710发送包括要刷新的刷新地址和存储器信息的刷新信息信号。可以以分组类型向存储控制器710发送刷新信息信号。当存储控制器710接收到刷新信息信号时，存储控制器710向刷新请求存储器件发送刷新命令，并且刷新请求存储器件响应于刷新命令而执行刷新操作。此外，当存储控制器710接收到刷新信息信号时，存储控制器710通过考虑该刷新信息信号来调度刷新请求存储器件的操作命令，以根据所调度的操作命令来控制刷新请求存储器件。

图18是示出根据其它示例实施例的存储系统的框图。

参照图18，存储系统900包括存储控制器910和存储模块920。存储模块920包括多个存储器件921～928。

存储器件921～928中的每个通过数据传输线933与存储控制器910交换8位数据X8。存储控制器910通过命令/地址传输线931向存储器件921～928中的每个发送命令CMD和地址ADDR。

存储器件921～928中的每个向存储控制器710发送k位XK刷新信息信号（即，刷新信息信号RI1～RI8中的每个具有k位）。刷新信息信号RI1～RI8中的每个可以包括刷新请求信号RRQS，其可以是当需要刷新操作时被激活的单个位刷新请求信号。刷新信息信号RI1～RI8中的每个还可以包括通过存储器件921～928之间共享的k条传输线935发送的存储器标识信息。可替换地，刷新信息信号RI1～RI8中的每个可以通过专用于对应的存储器件921～928的k条传输线935（总共8xk条传输线935）来发送。存储控制器910接收k位或者8k位刷新信息信号RI。8k位刷新信息信号RI包括刷新信息信号RI1～RI8。存储控制器910译码刷新信息信号RI并识别刷新请求存储器。存储控制器910响应于刷新信息信号RI，通过数据传输线933向刷新请求存储器件发送响应信号RS。

当刷新请求存储器件接收到响应信号RS时，刷新请求存储器件向存储控制器910发送要刷新的对应的刷新地址（或多个）（例如，RQ_ADDR）。如果在存储器件之间共享传输线935，则刷新请求存储器件也可以通过数据传输线933来发送存储器信息（例如，RQ_ADDR′）。可以以分组类型向存储控制器910发送刷新地址。当存储控制器910接收到刷新地址（RQ_ADDR或RQ_ADDR′）时，存储控制器910向刷新请求存储器件发送刷新命令，并且刷新请求存储器件响应于该刷新命令而执行刷新操作。此外，当存储控制器910接收到刷新信息信号时，存储控制器910通过考虑该刷新信息信号来调度刷新请求存储器件的操作命令，以根据所调度的操作命令来控制刷新请求存储器件。

在其它实施例中，可以使用模式寄存器装置来替换刷新请求电路300或与刷新请求电路300结合。在一些实施例中，模式寄存器装置可以储存整个存储器件（例如，芯片或封装）的刷新率，或者可以储存关于存储器件的对应部分的多个刷新率。例如，八库存储器件可以储存八个刷新率，每个用于八个库中的对应一个。作为另一例子，模式寄存器装置可以储存多个刷新率和相关联的多个地址范围（例如，行地址的范围，诸如关于每个行地址范围的开始行地址和结束行地址）两者。存储器的每个部分（例如，库、行或存储单元地址组）可以被调度为响应于储存在模式寄存器中的相关联的刷新速度而被刷新。可以通过来自控制器的指令（命令）而对模式寄存器编程，并且/或者可以响应于测试在制造期间设置模式寄存器。刷新请求电路300可以使用由模式寄存器装置储存的刷新率（或多个），以在响应于模式寄存器装置的信息（酌情关于整个器件，或者关于存储器的每个部分）的时间向存储控制器100提供刷新请求信息RI（例如，刷新请求RRQ和刷新请求地址RRQS）。模式寄存器装置的信息可以替代LUT330或者可以用于生成或修改由LUT330储存的信息。可替换地，模式寄存器装置的信息可以向存储控制器100发送，并且被用于生成到存储器件的、具有响应于模式寄存器装置的信息的定时的刷新命令，诸如当刷新请求电路300是存储控制器100的一部分时。在此替换例中，存储器件中的刷新请求电路300可以是可选的。

在其它实施例中，可以使用测量和/或估计存储器件的温度的、在存储器件中的温度传感器来控制存储器件的刷新操作的定时。温度传感器的使用可以是此处所述的刷新请求电路300和/或存储一个或更多个刷新率的模式寄存器装置的补充或替代。例如，存储控制器100可以访问温度传感器的温度值，来确定用于该存储器件的刷新率。除了所接收的温度值以外，存储控制器100还可以考虑在调度刷新命令时从存储器件发送的、关于各行或行组的刷新率的信息及其相对定时（例如，在当刷新请求电路300是存储控制器300的一部分时的实施例中和/或当存储控制器访问存储器件的模式寄存器时，温度值可以用于生成权重值，以增加或减少要调度的各个刷新操作的率）。作为另一例子，温度传感器可以向时钟发生器310和/或LUT指示器320和/或地址计数器370提供温度值以控制它们输出的频率（例如，增大/减小时钟发生器310的时钟速度，增加/减少LUT指示器320所需要的时钟CLK的周期数目以改变（例如，增加）表指示信号TPS，或者增加/减少地址计数器370所需要的时钟CLK的周期数目以改变（例如，增加）地址计数器370输出的地址）。在此后一例子中，温度传感器的温度值可以用于增大或减小在此关于其它实施例讨论的刷新请求RRQ的各个率。

图19是示出根据一些示例实施例的操作存储系统的方法的流程图。

在下文中，将是对于参照图14至图19的操作存储系统的方法的描述。

在存储模块620中包括的多个存储器件621～628中的至少一个向存储控制器610发送具有逻辑高电平的刷新请求信号RRQS（S610）。可以通过单独传输线（例如，传输线735）或共享传输线（例如，637）向存储控制器610发送刷新请求信号RRQS。存储控制器610向至少一个刷新请求存储器件发送响应信号RS（S620）。存储控制器610可以通过数据传输线633向至少一个刷新请求存储器件发送响应信号RS。至少一个刷新请求存储器件响应于响应信号RS向存储控制器610发送包括刷新请求地址并且也可以包括存储器标识信息的刷新信息信号（S630）。存储控制器610接该刷新信息信号，通过考虑刷新请求地址来调度操作命令，并且向至少一个刷新请求存储器件发送刷新命令（S640）。至少一个刷新请求存储器件响应于刷新命令而执行刷新操作（S650）。

如上所述，存储器件根据存储单元或页的数据保持时间来请求刷新操作，并且存储控制器通过考虑所请求的刷新操作而调度存储器件的刷新命令。因此，可以增强存储系统的性能并可以减少功耗。

图20是示出根据一些示范性实施例的移动系统的框图。

参照图20，移动系统1100包括应用处理器1110、连接性单元1120、存储器件1150、非易失性存储器件1140、用户接口1130和电源1160。在一些实施例中，移动系统1100可以是移动电话机、智能手机、个人数字助理（PDA）、便携式多媒体播放器（PMP）、数码相机、音乐播放器、便携式游戏控制台、导航系统等。

应用处理器1110可以运行诸如web浏览器、游戏应用、视频播放器等的应用。在一些实施例中，应用处理器1110可以包括单核或多核。例如，应用处理器1110可以是诸如双核处理器、四核处理器、六核处理器等的多核处理器。应用处理器1110可以包括内部或外部高速缓冲存储器。

连接性单元1120可以执行与外部设备的有线或无线通信。例如，连接性单元1120可以执行以太网通信、近场通信（NFC）、射频识别（RFID）通信、移动无线电通讯、存储卡通信、通用串行总线（USB）通信等等。在一些实施例中，连接性单元1120可以包括支持通信的基带芯片组，例如全球移动通信系统（GSM）、通用分组无线电服务（GPRS）、宽带码分多址（WCDMA）、高速下行链路/上行链路分组访问（HSxPA）等等。

存储器件1150可以储存由应用处理器1110处理的数据，或者可以作为工作存储器操作。例如，存储器件1150可以是诸如DDR SDRAM、LPDDR SDRAM、GDDR SDRAM、RDRAM等的动态随机存取存储器，或者可以是需要刷新操作的任何易失性存储器件。如关于任何公开的实施例在此描述的，当存储器件1150需要刷新时，存储器件1150可以向应用处理器1110提供刷新信息信号RI。如关于任何公开的实施例在此所述，应用处理器1110考虑刷新信息信号RI来执行用于存储器件1150的命令调度。

非易失性存储器件1140可以存储用于引导移动系统1100的引导图像。例如，非易失性存储器件1140可以是电可擦除可编程只读存储器（EPROM）、快闪存储器、相变随机存取存储器（PRAM）、电阻随机存取存储器（RRAM）、纳米浮栅存储器（NFGM）、聚合物随机存取存储器（PoRAM）、磁性随机存取存储器（MRAM）、铁电随机存取存储器（FRAM）等等。

用户接口1130可以包括诸如小键盘、触摸屏等等的至少一个输入设备，和诸如扬声器、显示设备等等的至少一个输出设备。电源1160可以向移动系统1100提供电力。在一些实施例中，移动系统1100可以进一步包括相机图像处理器（CIS），和/或诸如存储卡、固态驱动器（SSD）、硬盘驱动器（HDD）、CD-ROM等等的存储器件。

在一些实施例中，移动系统1100和/或移动系统1100的部件可以用各种形式封装，例如层叠封装（Package on Package，PoP）、球栅阵列（Ball gridarray，BGA）、芯片尺寸封装（Chip scale package，CSP）、塑料带引线芯片载体（Plastic Leaded Chip Carrier，PLCC）、塑料双列直插封装（Plastic Dual In Line Package，PDIP）、叠片内裸片封装（Die in Waffle Pack）、晶片内裸片形式（Die in Wafer Form）、板上芯片（Chip On Board，COB）、陶瓷双列直插封装（Ceramic Dual In-Line Package，CERDIP）、塑料标准四边扁平封装（Metric Quad Flat Pack，MQFP）、薄型四边扁平封装（Thin Quad Flatpack，TQFP）、小外型IC（Small Outline IC，SOIC）、缩小型小外型封装（Shrink Small Outline Package，SSOP）、薄型小外型封装（Thin Small Outline，TSOP)、系统级封装（System In Package，SIP）、多芯片封装（Multi Chip Package，MCP）、晶片级结构封装（Wafer-level Fabricated Package，WFP）或晶片级处理堆叠封装（Wafer-Level Processed Stack Package，WSP）。

图21是示出根据一些示范性实施例的计算系统的框图。

参照图21，计算系统1200包括处理器1210、输入/输出集线器（IOH）1220、输入/输出控制器集线器（ICH）1230、至少一个存储模块1240和图形卡1250。在一些实施例中，计算系统1200可以是个人计算机（PC）、服务器计算机、工作站、膝上型计算机、移动电话机、智能手机、个人数字助理（PDA）、便携式多媒体播放器（PMP）、数码相机、数字电视机、机顶盒、音乐播放器、便携式游戏控制台、导航系统等。

处理器1210可以执行各种计算功能，诸如运行用于执行特定的计算或任务的特定软件。例如，处理器1210可以是微处理器、中央处理单元（CPU）、数字信号处理器等。在一些实施例中，处理器1210可以包括单核或多核。例如，处理器1210可以是诸如双核处理器、四核处理器、六核处理器等的多核处理器。虽然图21示出包括一个处理器1210的计算系统1200，但是在一些实施例中，计算系统1200可以包括多个处理器。处理器1210可以包括内部或外部高速缓冲存储器。

处理器1210可以包括用于控制存储模块1240的操作的存储控制器1211。包括在处理器1210中的存储控制器1211可以被称为集成存储控制器（IMC）。存储控制器1211与存储模块1240之间的存储器接口可以使用包括多条信号线的单个通道来实现，或者可以使用多个通道来实现，可以将至少一个存储模块1240耦接到每个通道。在一些实施例中，存储控制器1211可以位于输入/输出集线器1220内部，该集线器可以被称为存储控制器集线器（MCH）。

存储模块1240可以包括储存从存储控制吕1211提供的数据的多个存储器件。如关于任何公开的实施例在此描述的，当存储器件需要被刷新时，该存储器件可以向存储控制器1211提供刷新信息信号RI。如关于任何公开的实施例在此所述的，存储控制器1211可以考虑刷新信息信号RI来执行用于存储器件的命令调度。

输入/输出集线器1220可以管理处理器1210与诸如图形卡1250的设备之间的数据传送。输入/输出集线器1220可以经由各种接口耦接到处理器1210。例如，处理器1210与输入/输出集线器1220之间的接口可以是前侧总线（FSB）、系统总线、Hypertransport、闪电数据发送（LDT、Quickpath互联（QPI）、公共系统接口（CSI）等等。虽然图21示出包括一个输入/输出集线器1220的计算系统1200，但是在一些实施例中，计算系统1200可以包括多个输入/输出集线器。输入/输出集线器1220可以提供与设备的各种接口。例如，输入/输出集线器1220可以提供加速图形端口（AGP）接口、外围部件接口专送（PCIe）、通信流传输结构（CSA）接口等等。

图形卡1250可以经由AGP或PCIe耦接到输入/输出集线器1220。图形卡1250可以控制显示设备（未示出）以用于显示图像。图形卡1250可以包括用于处理图像数据的内部处理器以及内部存储器件。在一些实施例中，在图形卡1250外部，输入/输出集线器可以包括代替图形卡1250或与其一起的内部图形设备。在输入/输出集线器1220中包括的图形设备可以被称为集成图形。此外，包括内部存储控制器和内部图形设备的输入/输出集线器1220可以被称为图形和存储控制器集线器（GMCH）。

输入/输出控制器集线器1230可以执行数据缓冲和接口判定（arbitration）以有效地操作各种系统接口。经由诸如直接媒介接口（DMI）、集线器接口、企业南桥接口（ESI）、PCIe等的内部总线，输入/输出控制器集线器1230可以耦接到输入/输出集线器1220。输入/输出控制器集线器1230可以提供与外围设备的各种接口。例如，输入/输出控制器集线器1230可以提供通用串行总线（USB）端口、串行高级技术附件（SATA）端口、通用输入/输出（GPIO）、低接脚计数（LPC）总线、串行外围接口（SPI）、PCI、PCIe等等。

在一些实施例中，处理器1210、输入/输出集线器1220和输入/输出控制器集线器1230可以被实现为分离的芯片组或分离的集成电路。在其它实施例中，处理器1210、输入/输出集线器1220和输入/输出控制器集线器1230的至少两个可以实现为单个芯片组。

本发明构思可以适用于需要刷新操作的任何易失性存储器件和包括该易失性存储器件的系统。本发明构思可以适用于诸如为移动电话机、智能手机、个人数字助理（PDA）、便携式多媒体播放器（PMP）、数码相机、音乐播放器、便携式游戏控制台、导航系统等的系统。上述是示范性实施例的说明，不应该解释为限制示范性实施例。虽然已经描述了几个示范性实施例，但是本领域技术人员将容易地理解，可以在示范性实施例中进行很多修改而不实质上脱离本发明构思的新颖教导和优点。因此，旨在将所有这样的修改都包括在如权利要求中定义的本发明构思的范围内。

对相关申请的交叉引用

此申请要求于2012年4月24日在韩国知识产权局（KIPO）提交的韩国专利申请No.10-2012-0042413的优先权，通过引用将其全部内容合并于此。