一种陀螺姿态角存储装置的制作方法

本发明属于陀螺姿态控制技术领域，涉及一种陀螺姿态角存储装置。

背景技术：

陀螺导航仪是一种能够精确定位的仪器，它是现代航空航天和航海中广泛使用的一种导航仪器，其控制技术的发展对国家许多高新科技的发展具有非常重要的意义。位置和角速度是陀螺速度稳定控制领域当中两个输入，只有准确的测量陀螺转子的位置和角速度，才能有效地稳定控制陀螺的转速。

因此，针对上述问题提出一种新的陀螺姿态角存储装置。

技术实现要素：

本发明的目的就在于为了解决上述问题而提供一种更为合理的陀螺姿态角存储装置。

本发明通过以下技术方案来实现上述目的，一种陀螺姿态角存储装置，包括第二主控芯片、第二电源模块、flash模块、铁电存储器模块、rs422模块、rs485模块和usb模块，所述第二电源模块、flash模块、铁电存储器模块、rs422模块、rs485模块和usb模块均连接所述第二主控芯片。

更进一步的，所述第二主控芯片为lpc1758芯片。nxp公司的32位微控制器lpc1758是基于第二代armcortex-m3架构的高性能微控制器，工作频率高达120mhz，采用三级流水线和哈佛结构。同时集成了诸如spi、i2c、usb、can、uart等多种外设接口，方便用户扩展应用程序。此外，lpc1758和姿态解算单元中的核心处理器lpc1114同为nxp公司的主流32位微控制器，开发环境和开发流程完全相同。因此，在保证程序框架统一、开发环境统一和调试方式统一的基础下，选用lpc1758作为姿态角存储单元的核心处理器非常合适。

更进一步的，所述第二电源模块包括spx3819m5-3.3电压调节器，所述spx3819m5-3.3电压调节器包括第二vcc引脚、第三gnd引脚、第二en引脚、rsn引脚、vo引脚，所述第二vcc引脚和第二en引脚均连接+5v电压端，所述+5v电压端通过并联连接的电容c3和电容c4接地，所述第三gnd引脚接地，所述第三gnd引脚通过电容c5连接所述rsn引脚，所述vo引脚连接+3.3v电压端并通过并联连接的电容c2和电阻r7接地，还包括指示灯pwr，所述指示灯pwr与电阻r7串联。系统中低压差线性稳压器选用sipex公司的spx3819m5-3.3电压调节器。该ldo是5v转3.3v低噪声电压调节器，最大能提供500ma的输出电流，完全满足姿态角存储单元所有外设的功耗要求。同时，spx3819m5-3.3采用的sot-23小体积封装形式，能够有效减少电路板空间占用率，缩小系统板体积。此外，在系统板上也设计了一颗电源指示led灯，用来指示系统板的电源供电状况。

更进一步的，所述usb模块包括usb接口和prtr5v0u2x芯片，所述usb接口包括第六vcc引脚、d-引脚、d+引脚和第五gnd引脚，所述第六vcc引脚连接+5v电压端，所述第五gnd引脚接地；所述prtr5v0u2x芯片包括第七vcc引脚、io1引脚、io2引脚和第六gnd引脚，

所述lpc1758芯片包括vbus引脚、usb_connect引脚、usb_d-引脚和usb_d+引脚，所述vbus引脚通过电阻r22连接+5v电压端，所述+5v电压端通过并联连接的电阻r23和电容c18接地，所述+5v电压端连接所述第七vcc引脚，所述第六gnd引脚接地；

所述usb_connect引脚通过电阻r24连接mos管q1的栅极，所述mos管q1的栅极的源极连接+3.3v电压端，所述mos管q1的栅极和源极通过电阻r25连接，所述mos管q1的漏极连接所述d+引脚；所述d-引脚和d+引脚分别连接所述io1引脚和io2引脚；

所述usb_d-引脚和usb_d+引脚分别通过电阻r27和电阻r28连接所述d-引脚和d+引脚，所述usb_d+引脚通过并联连接的电阻r30与电容c20接地，所述usb_d-引脚通过并联连接的电阻r29与电容c19接地。姿态角存储单元的核心处理器lpc1758内部集成了usb设备控制器，其规格完全兼容usb2.0全速规范。总线标准为4线制，包括电源线、地线和d+、d-两根差分数据线。主控制器通过一个基于令牌的协议为连接的设备分配usb带宽。此外，系统由usb主控器来启动所有的事务处理任务，且总线支持设备的热插拔以及动态配置。usb模块的外围电路如图12所示。usb控制器通过microusb接口取电，驱动usbvbus端口。lpc1758通过软连接控制端口usb-connect控制usb连接信号。usb连接可以通过一个1.5k欧姆电阻将d+信号线上拉至高电平来实现。

更进一步的，所述rs485通信模块包括电平转换芯片、rs485接口和pesd12vl2bt芯片，所述电平转换芯片为sp3485芯片，所述rs485接口包括1引脚和2引脚，所述pesd12vl2bt芯片包括c1引脚、c2引脚和第二d引脚，所述sp3485芯片包括r0引脚、di引脚、第二de引脚、第三re引脚、第五vcc引脚、a引脚、b引脚和第四gnd引脚，所述第二de引脚连接所述第三re引脚，所述第五vcc引脚连接+3.3v电压端并通过电阻r36连接a引脚，所述a引脚通过电阻r38连接所述b引脚，所述b引脚通过电阻r39连接所述第四gnd引脚，所述第四gnd引脚接地，所述a引脚和b引脚分别连接所述1引脚和2引脚，所述a引脚和b引脚分别连接所述c1引脚和c2引脚，所述第二d引脚接地；

所述lpc1758芯片包括rxd0引脚、txd0引脚和rts0引脚，所述r0引脚、di引脚和第三re引脚分别连接所述rxd0引脚、txd0引脚和rts0引脚。系统中选用sp3485芯片作为电平转换芯片扩展出一路rs485接口，便于用户通过相应指令离线读取flash存储器和铁电存储器中的数据信息。rs485通信协议采用差分信号负逻辑，有a、b两根信号线。两线间的电压差在+2v～+6v之间表示逻辑1，两线间的电压差在-2v～-6v之间表示逻辑0。rs485接口最高数据传输速率可达10mbps，且抗共模干扰和噪声干扰能力强，非常适合远距离数据传输。此外，sp3485芯片还支持最多32个节点，系统可实现批量数据读写任务。rs485模块电路如图11所示。由于sp3485芯片在实际使用过程中会受到高压静电放电的冲击，因此在电路中加入了单向esd保护二极管。该芯片能够有效滤除高压静电对差分数据引脚的瞬时冲击，使得系统通信更加稳定可靠。

更进一步的，所述铁电存储器为fm25v10芯片，所述fm25v10芯片包括s引脚、q引脚、w引脚、第三vss引脚、第二vdd引脚、hold引脚、c引脚和d引脚，所述s引脚、q引脚、w引脚、hold引脚、c引脚和d引脚分别连接f_cs端、miso端、f_wp端、f_hold端、sck端和mosi端，所述第三vss引脚接地，所述第二vdd引脚连接+3.3v电压端并通过电容c1接地；

所述lpc1758芯片包括f_hold引脚、f_cs引脚、f_wp引脚、sck引脚、miso引脚和mosi引脚，所述f_hold引脚、f_cs引脚、f_wp引脚、sck引脚、miso引脚和mosi引脚分别连接f_hold端、f_cs端、f_wp端、sck端、miso端和mosi端。铁电存储器fm25v10通过标准四线制spi接口与核心微处理器相连接，fm25v10作为从机挂接在spi总线上。此外，fm25v10还有2根控制线，微控制器可以通过这些控制线给铁电存储器设置不同的工作模式。其中，hold引脚在spi主机必须中断当前的存储操作而转向另一项任务时被使用，即将铁电存储器暂时挂起，暂停存储任务。而wp引脚作为铁电存储器的写保护引脚被用来保护铁电存储器不受写操作的影响，即当拉低wp引脚时，fm25v10将不再支持写寄存器操作。hold引脚和wp引脚在正常工作情况下应保持高电平，故电路中均通过10k欧姆电阻上拉至高电平。

更进一步的，所述flash存储芯片为k9k8g08u0a芯片，所述k9k8g08u0a芯片包括rb引脚、re引脚、ce引脚、第三vcc引脚、vss引脚、cle引脚、ale引脚、we引脚、wp引脚、io7引脚、io6引脚、io5引脚、io4引脚、第四vcc引脚、第二vss引脚、io3引脚、io2引脚、io1引脚和io0引脚；

所述rb引脚、re引脚和ce引脚链接rb端、re端和ce端，所述第三vcc引脚连接+3.3v电压端并通过电容c15连接vss引脚，所述第四vcc引脚连接+3.3v电压端并通过电容c16连接第二vss引脚，所述vss引脚和第二vss引脚均接地，所述cle引脚、ale引脚、we引脚和wp引脚分别连接cle端、ale端、we端和wp端，所述io7引脚、io6引脚、io5引脚、io4引脚、io3引脚、io2引脚、io1引脚和io0引脚分别连接d7端、d6端、d5端、d4端、d3端、d2端、d1端和d0端；

所述lpc1758芯片包括第二rb引脚、第二re引脚、第二ce引脚、第二cle引脚、第二ale引脚、第二we引脚、第二wp引脚、d7引脚、d6引脚、d5引脚、d4引脚、d3引脚、d2引脚、d1引脚和d0引脚，

所述第二rb引脚、第二re引脚、第二ce引脚、第二cle引脚、第二ale引脚、第二we引脚和第二wp引脚分别连接rb端、re端、ce端、cle端、ale端、we端和wp端；所述第二rb引脚、第二re引脚、第二ce引脚、第二cle引脚、第二ale引脚、第二we引脚和第二wp引脚分别通过电阻r20、电阻r19、电阻r18、电阻r17、电阻r16、电阻r15和电阻r14连接+3.3v电压端；

所述d7引脚、d6引脚、d5引脚、d4引脚、d3引脚、d2引脚、d1引脚和d0引脚分别连接d7端、d6端、d5端、d4端、d3端、d2端、d1端和d0端。flash存储芯片选用三星公司的k9k8g08u0a，该芯片为总容量1gb的nandflash。芯片内部包含8192个块区域和524288个页区域，支持页操作和块操作等多种工作模式。作为大容量的nandflash芯片，k9k8g08u0a内部采用非线性宏单元模式，为固态大容量内部存储器的实现提供了低成本且高效率的解决方案。nandflash优点十分突出，容量可以做到很大，且读写速度较快，在业界得到了广泛的认可和使用。与传统的norflash相比，nandflash内部拥有更高的单元密度，可以实现更高密度的数据存储任务。此外，nandflash还比norflash拥有更快的数据读写速度。因此，本系统采用k9k8g08u0a作为数据存储单元。flash存储模块电路图如图9所示。微处理器lpc1758与芯片k9k8g08u0a之间通过8位数据端口进行数据通信，并行通信方式大大提升了数据的传输速率。微处理器还通过7个控制引脚配置flash芯片的工作模式，读写配置寄存器和数据寄存器。

有益效果：本发明的陀螺姿态角存储装置接收姿态解算单元的数据信息，并将数据信息保存在flash中，便于用户离线读取数据。为了解决系统掉电数据丢失的问题，系统中加入了铁电存储器作为数据缓存区。此外，为了方便用户离线读取flash内部数据信息，系统预留了rs485接口和usb接口两路数据端口。

附图说明

图1为陀螺控制单元硬件结构框图；

图2为电源模块电路图；

图3为tms320f2812振荡电路图；

图4为调试和下载电路；

图5为片外ram电路图；

图6为rs422模块电路图；

图7为姿态角存储单元硬件结构框图；

图8为姿态角存储系统的电源电路；

图9为flash存储模块电路图；

图10为铁电存储器模块电路图；

图11为rs485模块电路图；

图12为usb模块电路图；

图13为陀螺姿态控制器的控制原理图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

下面将结合附图对本发明作详细说明。请参阅图1、图2、图3、图4、图5和图6所示，本发明的陀螺姿态控制器，包括陀螺控制单元，陀螺控制单元包括主控芯片、电源模块、复位电路、rs422模块、振荡模块、片外ram模块，电源模块、复位电路、rs422模块、振荡模块和片外ram模块均连接主控芯片。本发明的陀螺姿态控制器控制合理，控制效率较高，能够快速方便实现对陀螺仪的姿态控制。其中，主控芯片为tms320f2812芯片，片外ram模块包括cy7c1041bv33芯片，电源模块包括tps70351稳压芯片。

tps70351稳压芯片包括vin1端、mr1端、mr2端、vin2端、gnd端、en端、seq端、vout1端、fb1端、pg1端、reset端、vout2端和fb2端，vin端通过电容c1接地并连接5v电压端，mr1端通过轻触开关sw-pb接地，vin1端和mr1端分别连接电阻r3的两端，vin1端和vin2端连接，vin2端通过电容c7接地，vout1端和fb1端连接并连接vdd33端，vdd33端通过并联连接的电容c2和电容c3接地，vdd33端通过电感l1连接avdd33端，avdd33端通过并联连接的电容c4和电容c5接地，reset端连接xps端并通过电阻r2连接vout1端，vout2端和fb2端连接vdd18端并通过并联连接的电容c8和电容c9接地。陀螺控制单元的核心控制器tms320f2812的引脚控制电压为3.3v，但内核控制电压为1.8v或1.9v，所以最小系统的电源模块输出电压必须为两路。该设计的电源模块选用低功耗低压差线性稳压芯片tps70351，该芯片的供电电压为5v，可输出双路电压，电压调节器1输出电压为3.3v，最大电流为1a，可提供给处理器的gpio脚使用，输出调节器2输出电压为1.8v，最大输出电流为2a，可作为内核的供电电压。

tms320f2812对电源的要求比较苛刻，除了上面提到的必须双电源供电外，对两个电源的上电次序也有较高要求，上电时应先给所有的3.3v电源引脚上电，然后斜升1.8v(或1.9v)电源引脚电压。其中在i/o引脚的供电电压vddio达到2.5v之前，1.8v(或1.9v)不应达到0.3v，以确保来自i/o引脚的复位信号已经通过i/o缓冲器为器件内的其他模块提供供电电压。tps70351的双路输出电压的产生顺序完美的解决了主控制器的电源上电次序问题。

tps70351电源芯片还有手动复位功能，可以给系统提供复位电路，当芯片的mr1为低电平时，芯片产生复位信号，可在芯片的mr1引脚连接一个复位开关，当开关按下时，mr1引脚直接接地，提供复位信号，复位信号输出引脚reset与控制器的复位引脚xrs脚相连，为芯片的内部提供复位信号。

tms320f2812芯片包括xclkin引脚和x2引脚，振荡电路包括晶振y1，晶振y1的两端分别连接xclkin引脚和x2引脚，xclkin引脚通过电容c1接地，x2引脚通过电容c2接地。陀螺控制单元的核心控制器tms320f2812具有基于pll的时钟模块，为器件及各种外设提供时钟信号。锁相环有4位倍频设置位，可以为处理器提供各种速度的时钟信号。时钟模块提供两种操作模式，内部振荡器和外部时钟源。本设计中时钟模块采用内部振荡器，即在x1/xclkin和x2两个引脚之间连接一个30mhz的石英晶体，并使能f2812片上的pll电路，配置pll控制寄存器pllcr的低4位控制，将输入频率进行5倍频，使最终tms320f2812的工作频率理论峰值为150mhz，但由于此次cpu核电压vdd为1.8v，所以实际系统的最高工作频率为135mhz。

tms320f2812芯片包括trst引脚、tck引脚、tms引脚、tdi引脚、tdo引脚、emu0引脚和emu1引脚，jtag接口电路包括1端、2端、3端、4端、5端、6端、7端、8端、9端、10端、11端、12端、13端和14端，1端、2端、3端、7端、11端、13端和14端分别连接tms引脚、trst引脚、tdi引脚、tdo引脚、tck引脚、emu0引脚和emu1引脚，13端和14端分别通过电阻r14和电阻r15连接vdd33端，4端、6端、8端、10端和12端均接地，9端连接11端，5端连接vdd33端。陀螺控制单元的核心控制器tms320f2812支持jtag边界扫描，本设计采用14脚的jtag接口电路，jtag电路配合仿真器可以实现tms320f2812的在线实时仿真，也可将程序下载到处理器的内部flash中。

tms320f2812芯片包括xd0引脚、xd1引脚、xd2引脚、xd3引脚、xd4引脚、xd5引脚、xd6引脚、xd7引脚、xd8引脚、xd9引脚、xd10引脚、xd11引脚、xd12引脚、xd13引脚、xd14引脚、xd15引脚、xa0引脚、xa1引脚、xa2引脚、xa3引脚、xa4引脚、xa5引脚、xa6引脚、xa7引脚、xa8引脚、xa9引脚、xa10引脚、xa11引脚、xa12引脚、xa13引脚、xa14引脚、xa15引脚、xa16引脚、xa17引脚、xa18引脚、xrd引脚、xwe引脚和xzcs6and7引脚，xd0引脚、xd1引脚、xd2引脚、xd3引脚、xd4引脚、xd5引脚、xd6引脚、xd7引脚、xd8引脚、xd9引脚、xd10引脚、xd11引脚、xd12引脚、xd13引脚、xd14引脚和xd15引脚分别连接d0端、d1端、d2端、d3端、d4端、d5端、d6端、d7端、d8端、d9端、d10端、d11端、d12端、d13端、d14端和d15端，xa0引脚、xa1引脚、xa2引脚、xa3引脚、xa4引脚、xa5引脚、xa6引脚、xa7引脚、xa8引脚、xa9引脚、xa10引脚、xa11引脚、xa12引脚、xa13引脚、xa14引脚、xa15引脚、xa16引脚、xa17引脚和xa18引脚分别连接a0端、a1端、a2端、a3端、a4端、a5端、a6端、a7端、a8端、a9端、a10端、a11端、a12端、a13端、a14端、a15端、a16端、a17端和a18端，xrd引脚、xwe引脚和xzcs6and7引脚分别连接xrd端、xwe端和xcs7端；

片外ram模块包括cy7c1041bv33芯片，cy7c1041bv33芯片包括vdd引脚、d0引脚、d1引脚、d2引脚、d3引脚、d4引脚、d5引脚、d6引脚、d7引脚、d8引脚、d9引脚、d10引脚、d11引脚、d12引脚、d13引脚、d14引脚、d15引脚、a0引脚、a1引脚、a2引脚、a3引脚、a4引脚、a5引脚、a6引脚、a7引脚、a8引脚、a9引脚、a10引脚、a11引脚、a12引脚、a13引脚、a14引脚、a15引脚、a16引脚、a17引脚、a18引脚、oe引脚、we引脚、ce引脚、lb引脚、ub引脚和gnd引脚，d0引脚、d1引脚、d2引脚、d3引脚、d4引脚、d5引脚、d6引脚、d7引脚、d8引脚、d9引脚、d10引脚、d11引脚、d12引脚、d13引脚、d14引脚和d15引脚分别连接d0端、d1端、d2端、d3端、d4端、d5端、d6端、d7端、d8端、d9端、d10端、d11端、d12端、d13端、d14端和d15端，a0引脚、a1引脚、a2引脚、a3引脚、a4引脚、a5引脚、a6引脚、a7引脚、a8引脚、a9引脚、a10引脚、a11引脚、a12引脚、a13引脚、a14引脚、a15引脚、a16引脚、a17引脚和a18引脚分别连接a0端、a1端、a2端、a3端、a4端、a5端、a6端、a7端、a8端、a9端、a10端、a11端、a12端、a13端、a14端、a15端、a16端、a17端和a18端；oe引脚、we引脚、ce引脚分别连接xrd端、xwe端和xcs7端；lb引脚、ub引脚和gnd端均接地；vdd引脚连接vdd33端，vdd33端通过并联连接的电容c28和电容c29接地。在设计中，选用的外部sram芯片为cy7c1041bv33，该芯片是256k×16位的高速静态存储器。芯片的片选信号连接到控制器的xzss6and7_n引脚，可以映射到xzcs6和xzcs两个区域。接口与外部存储器及外设脱离了联系，可以灵活独立地进行外部扩展。

tms320f2812芯片包括scitxda引脚、scirxda引脚、scitxdb引脚和scirxdb引脚，scitxda引脚、scirxda引脚、scitxdb引脚和scirxdb引脚分别连接scitxda端、scirxda端、scitxdb端和scirxdb端。

sn65c1167e电平转换芯片包括vcc引脚、de引脚、1r引脚、1d引脚、re引脚、1a引脚、1b引脚、1y引脚和1z引脚，sn65c1167e电平转换芯片包括2r引脚、2d引脚、2a引脚、2b引脚、2y引脚和2z引脚，de引脚和vcc引脚均连接vdd33端，1r引脚和1d引脚分别连接scitxda引脚和scirxda引脚，2r引脚和2d引脚分别连接scitxdb引脚和scirxdb引脚，1a引脚、1b引脚、1y引脚和1z引脚分别连接422a_rx+端、422a_rx-端、422a_tx+端和422a_tx-端，2a引脚、2b引脚、2y引脚和2z引脚分别连接422a_rx+端、422a_rx-端、422a_tx+端和422a_tx-端，vdd33端通过电容c6接地。陀螺控制单元需要和陀螺数据采集模块和数据记录模块进行通信，设计中采用两路rs422模块完成三者之间的通信任务。由于需要两路422通信接口，所以设计中选用sn65c1167e电平转换芯片扩展422接口电路，该芯片可同时支持两路422电平转换，并自带15kv静电防护。422总线相比于rs232接口，可扩展更多的节点，且422总线采用差分电平，比232的传输距离更远，抗干扰性更强。正因为如此，在本次设计中选用422接口作为通信接口。

请参阅图7、图8、图9、图10、图11和图12所示，陀螺姿态控制器还包括姿态角存储单元，姿态角存储单元包括第二主控芯片、第二电源模块、flash模块、铁电存储器模块、rs422模块、rs485模块和usb模块，第二电源模块、flash模块、铁电存储器模块、rs422模块、rs485模块和usb模块均连接第二主控芯片。姿态角存储单元通过rs422总线接收姿态解算单元的数据信息，并将数据信息保存在flash中，便于用户离线读取数据。为了解决系统掉电数据丢失的问题，系统中加入了铁电存储器作为数据缓存区。此外，为了方便用户离线读取flash内部数据信息，系统预留了rs485接口和usb接口两路数据端口。姿态角存储单元包括主控模块、flash模块、铁电存储器模块、rs422模块、rs485模块和usb模块。

第二主控芯片为lpc1758芯片。nxp公司的32位微控制器lpc1758是基于第二代armcortex-m3架构的高性能微控制器，工作频率高达120mhz，采用三级流水线和哈佛结构。同时集成了诸如spi、i2c、usb、can、uart等多种外设接口，方便用户扩展应用程序。此外，lpc1758和姿态解算单元中的核心处理器lpc1114同为nxp公司的主流32位微控制器，开发环境和开发流程完全相同。因此，在保证程序框架统一、开发环境统一和调试方式统一的基础下，选用lpc1758作为姿态角存储单元的核心处理器非常合适。

第二电源模块包括spx3819m5-3.3电压调节器，spx3819m5-3.3电压调节器包括第二vcc引脚、第三gnd引脚、第二en引脚、rsn引脚、vo引脚，第二vcc引脚和第二en引脚均连接+5v电压端，+5v电压端通过并联连接的电容c3和电容c4接地，第三gnd引脚接地，第三gnd引脚通过电容c5连接rsn引脚，vo引脚连接+3.3v电压端并通过并联连接的电容c2和电阻r7接地，还包括指示灯pwr，指示灯pwr与电阻r7串联。系统中低压差线性稳压器选用sipex公司的spx3819m5-3.3电压调节器。该ldo是5v转3.3v低噪声电压调节器，最大能提供500ma的输出电流，完全满足姿态角存储单元所有外设的功耗要求。同时，spx3819m5-3.3采用的sot-23小体积封装形式，能够有效减少电路板空间占用率，缩小系统板体积。此外，在系统板上也设计了一颗电源指示led灯，用来指示系统板的电源供电状况。

usb模块包括usb接口和prtr5v0u2x芯片，usb接口包括第六vcc引脚、d-引脚、d+引脚和第五gnd引脚，第六vcc引脚连接+5v电压端，第五gnd引脚接地；prtr5v0u2x芯片包括第七vcc引脚、io1引脚、io2引脚和第六gnd引脚，

lpc1758芯片包括vbus引脚、usb_connect引脚、usb_d-引脚和usb_d+引脚，vbus引脚通过电阻r22连接+5v电压端，+5v电压端通过并联连接的电阻r23和电容c18接地，+5v电压端连接第七vcc引脚，第六gnd引脚接地；

usb_connect引脚通过电阻r24连接mos管q1的栅极，mos管q1的栅极的源极连接+3.3v电压端，mos管q1的栅极和源极通过电阻r25连接，mos管q1的漏极连接d+引脚；d-引脚和d+引脚分别连接io1引脚和io2引脚；

usb_d-引脚和usb_d+引脚分别通过电阻r27和电阻r28连接d-引脚和d+引脚，usb_d+引脚通过并联连接的电阻r30与电容c20接地，usb_d-引脚通过并联连接的电阻r29与电容c19接地。姿态角存储单元的核心处理器lpc1758内部集成了usb设备控制器，其规格完全兼容usb2.0全速规范。总线标准为4线制，包括电源线、地线和d+、d-两根差分数据线。主控制器通过一个基于令牌的协议为连接的设备分配usb带宽。此外，系统由usb主控器来启动所有的事务处理任务，且总线支持设备的热插拔以及动态配置。usb模块的外围电路如图12所示。usb控制器通过microusb接口取电，驱动usbvbus端口。lpc1758通过软连接控制端口usb-connect控制usb连接信号。usb连接可以通过一个1.5k欧姆电阻将d+信号线上拉至高电平来实现。

rs485通信模块包括电平转换芯片、rs485接口和pesd12vl2bt芯片，电平转换芯片为sp3485芯片，rs485接口包括1引脚和2引脚，pesd12vl2bt芯片包括c1引脚、c2引脚和第二d引脚，sp3485芯片包括r0引脚、di引脚、第二de引脚、第三re引脚、第五vcc引脚、a引脚、b引脚和第四gnd引脚，第二de引脚连接第三re引脚，第五vcc引脚连接+3.3v电压端并通过电阻r36连接a引脚，a引脚通过电阻r38连接b引脚，b引脚通过电阻r39连接第四gnd引脚，第四gnd引脚接地，a引脚和b引脚分别连接1引脚和2引脚，a引脚和b引脚分别连接c1引脚和c2引脚，第二d引脚接地；

lpc1758芯片包括rxd0引脚、txd0引脚和rts0引脚，r0引脚、di引脚和第三re引脚分别连接rxd0引脚、txd0引脚和rts0引脚。系统中选用sp3485芯片作为电平转换芯片扩展出一路rs485接口，便于用户通过相应指令离线读取flash存储器和铁电存储器中的数据信息。rs485通信协议采用差分信号负逻辑，有a、b两根信号线。两线间的电压差在+2v～+6v之间表示逻辑1，两线间的电压差在-2v～-6v之间表示逻辑0。rs485接口最高数据传输速率可达10mbps，且抗共模干扰和噪声干扰能力强，非常适合远距离数据传输。此外，sp3485芯片还支持最多32个节点，系统可实现批量数据读写任务。rs485模块电路如图11所示。由于sp3485芯片在实际使用过程中会受到高压静电放电的冲击，因此在电路中加入了单向esd保护二极管。该芯片能够有效滤除高压静电对差分数据引脚的瞬时冲击，使得系统通信更加稳定可靠。

铁电存储器为fm25v10芯片，fm25v10芯片包括s引脚、q引脚、w引脚、第三vss引脚、第二vdd引脚、hold引脚、c引脚和d引脚，s引脚、q引脚、w引脚、hold引脚、c引脚和d引脚分别连接f_cs端、miso端、f_wp端、f_hold端、sck端和mosi端，第三vss引脚接地，第二vdd引脚连接+3.3v电压端并通过电容c1接地；

lpc1758芯片包括f_hold引脚、f_cs引脚、f_wp引脚、sck引脚、miso引脚和mosi引脚，f_hold引脚、f_cs引脚、f_wp引脚、sck引脚、miso引脚和mosi引脚分别连接f_hold端、f_cs端、f_wp端、sck端、miso端和mosi端。铁电存储器fm25v10通过标准四线制spi接口与核心微处理器相连接，fm25v10作为从机挂接在spi总线上。此外，fm25v10还有2根控制线，微控制器可以通过这些控制线给铁电存储器设置不同的工作模式。其中，hold引脚在spi主机必须中断当前的存储操作而转向另一项任务时被使用，即将铁电存储器暂时挂起，暂停存储任务。而wp引脚作为铁电存储器的写保护引脚被用来保护铁电存储器不受写操作的影响，即当拉低wp引脚时，fm25v10将不再支持写寄存器操作。hold引脚和wp引脚在正常工作情况下应保持高电平，故电路中均通过10k欧姆电阻上拉至高电平。

flash存储芯片为k9k8g08u0a芯片，k9k8g08u0a芯片包括rb引脚、re引脚、ce引脚、第三vcc引脚、vss引脚、cle引脚、ale引脚、we引脚、wp引脚、io7引脚、io6引脚、io5引脚、io4引脚、第四vcc引脚、第二vss引脚、io3引脚、io2引脚、io1引脚和io0引脚；rb引脚、re引脚和ce引脚链接rb端、re端和ce端，第三vcc引脚连接+3.3v电压端并通过电容c15连接vss引脚，第四vcc引脚连接+3.3v电压端并通过电容c16连接第二vss引脚，vss引脚和第二vss引脚均接地，cle引脚、ale引脚、we引脚和wp引脚分别连接cle端、ale端、we端和wp端，io7引脚、io6引脚、io5引脚、io4引脚、io3引脚、io2引脚、io1引脚和io0引脚分别连接d7端、d6端、d5端、d4端、d3端、d2端、d1端和d0端。

lpc1758芯片包括第二rb引脚、第二re引脚、第二ce引脚、第二cle引脚、第二ale引脚、第二we引脚、第二wp引脚、d7引脚、d6引脚、d5引脚、d4引脚、d3引脚、d2引脚、d1引脚和d0引脚，第二rb引脚、第二re引脚、第二ce引脚、第二cle引脚、第二ale引脚、第二we引脚和第二wp引脚分别连接rb端、re端、ce端、cle端、ale端、we端和wp端；第二rb引脚、第二re引脚、第二ce引脚、第二cle引脚、第二ale引脚、第二we引脚和第二wp引脚分别通过电阻r20、电阻r19、电阻r18、电阻r17、电阻r16、电阻r15和电阻r14连接+3.3v电压端；d7引脚、d6引脚、d5引脚、d4引脚、d3引脚、d2引脚、d1引脚和d0引脚分别连接d7端、d6端、d5端、d4端、d3端、d2端、d1端和d0端。flash存储芯片选用三星公司的k9k8g08u0a，该芯片为总容量1gb的nandflash。芯片内部包含8192个块区域和524288个页区域，支持页操作和块操作等多种工作模式。作为大容量的nandflash芯片，k9k8g08u0a内部采用非线性宏单元模式，为固态大容量内部存储器的实现提供了低成本且高效率的解决方案。nandflash优点十分突出，容量可以做到很大，且读写速度较快，在业界得到了广泛的认可和使用。与传统的norflash相比，nandflash内部拥有更高的单元密度，可以实现更高密度的数据存储任务。此外，nandflash还比norflash拥有更快的数据读写速度。因此，本系统采用k9k8g08u0a作为数据存储单元。flash存储模块电路图如图9所示。微处理器lpc1758与芯片k9k8g08u0a之间通过8位数据端口进行数据通信，并行通信方式大大提升了数据的传输速率。微处理器还通过7个控制引脚配置flash芯片的工作模式，读写配置寄存器和数据寄存器。

1、陀螺控制单元

陀螺控制单元的硬件结构框图如图1所示。

1.1最小系统电路设计

1.1.1电源模块电路和复位电路

陀螺控制单元的核心控制器tms320f2812的引脚控制电压为3.3v，但内核控制电压为1.8v或1.9v，所以最小系统的电源模块输出电压必须为两路。该设计的电源模块选用低功耗低压差线性稳压芯片tps70351，该芯片的供电电压为5v，可输出双路电压，电压调节器1输出电压为3.3v，最大电流为1a，可提供给处理器的gpio脚使用，输出调节器2输出电压为1.8v，最大输出电流为2a，可作为内核的供电电压。

tms320f2812对电源的要求比较苛刻，除了上面提到的必须双电源供电外，对两个电源的上电次序也有较高要求，上电时应先给所有的3.3v电源引脚上电，然后斜升1.8v(或1.9v)电源引脚电压。其中在i/o引脚的供电电压vddio达到2.5v之前，1.8v(或1.9v)不应达到0.3v，以确保来自i/o引脚的复位信号已经通过i/o缓冲器为器件内的其他模块提供供电电压。tps70351的双路输出电压的产生顺序完美的解决了主控制器的电源上电次序问题。

tps70351电源芯片还有手动复位功能，可以给系统提供复位电路，当芯片的mr1为低电平时，芯片产生复位信号，可在芯片的mr1引脚连接一个复位开关，当开关按下时，mr1引脚直接接地，提供复位信号，复位信号输出引脚reset与控制器的复位引脚xrs脚相连，为芯片的内部提供复位信号。电源模块的原理图如图2所示。

1.1.2振荡电路

陀螺控制单元的核心控制器tms320f2812具有基于pll的时钟模块，为器件及各种外设提供时钟信号。锁相环有4位倍频设置位，可以为处理器提供各种速度的时钟信号。时钟模块提供两种操作模式，内部振荡器和外部时钟源。本设计中时钟模块采用内部振荡器，即在x1/xclkin和x2两个引脚之间连接一个30mhz的石英晶体，并使能f2812片上的pll电路，配置pll控制寄存器pllcr的低4位控制，将输入频率进行5倍频，使最终tms320f2812的工作频率理论峰值为150mhz，但由于此次cpu核电压vdd为1.8v，所以实际系统的最高工作频率为135mhz。系统振荡电路如图3所示。

1.1.3调试和下载接口

陀螺控制单元的核心控制器tms320f2812支持jtag边界扫描，本设计采用14脚的jtag接口电路，jtag电路配合仿真器可以实现tms320f2812的在线实时仿真，也可将程序下载到处理器的内部flash中。jtag电路如图4所示。

1.2片外ram模块设计

由于在数据解算过程中会产生大量的中间数据，所以系统对ram的需求比较大，为了防止芯片内部的ram(两块4k×16位的单周期访问ram——l0和l1，一块8k×16位的单周期访问ram——h0，两块1k×16位的单周期访问ram——m0和m1)资源不足，系统中扩展了片外存储器sram。tms320f2812芯片是通过独立的外部接口模块xintf来实现对外部器件读、写访问的。它的主要特点如下：

(1)在f2812中，外部接口模块分成了5个固定的存储映像区域：xzcs0、xzcs1、xzcs2、xzcs6、xzcs7，可寻址1mb的片外存储器空间，且具有独立的地址。

(2)f2812的每个xintf区都有一个片选信号。其中，xzcs0和xzcs1共享一个片选信号xzss0and1_n，xzcs6和xzcs7共享一个片选信号xzss6and7_n。在这种方式下，我们可以利用外部译码逻辑来区分这两个区或者同一外部器件连到f2812的两个区上。

(3)5个固定存储映像区域的每一个区还可以分别对等待状态数、读写选通信号的建立时间、激活时间和保持时间进行编程。

这些特征使得接口与外部存储器及外设脱离了联系，可以灵活独立地进行外部扩展。

在设计中，选用的外部sram芯片为cy7c1041bv33，该芯片是256k×16位的高速静态存储器。芯片的片选信号连接到控制器的xzss6and7_n引脚，可以映射到xzcs6和xzcs两个区域。外扩sram电路图如图5所示。

1.3通信模块电路设计

陀螺控制单元需要和陀螺数据采集模块和数据记录模块进行通信，设计中采用两路rs422模块完成三者之间的通信任务。由于需要两路422通信接口，所以设计中选用sn65c1167e电平转换芯片扩展422接口电路，该芯片可同时支持两路422电平转换，并自带15kv静电防护。422总线相比于rs232接口，可扩展更多的节点，且422总线采用差分电平，比232的传输距离更远，抗干扰性更强。正因为如此，在本次设计中选用422接口作为通信接口。422通信模块电路图如图6所示。

2、姿态角存储单元

姿态角存储单元通过rs422总线接收姿态解算单元的数据信息，并将数据信息保存在flash中，便于用户离线读取数据。为了解决系统掉电数据丢失的问题，系统中加入了铁电存储器作为数据缓存区。此外，为了方便用户离线读取flash内部数据信息，系统预留了rs485接口和usb接口两路数据端口。姿态角存储单元由主控模块、flash模块、铁电存储器模块、rs422模块、rs485模块和usb模块等几部分组成。

2.1姿态角存储单元硬件总体设计

姿态角存储单元的硬件结构框图如图7所示，根据指导炮弹姿态角存储单元的设计要求和指标，该单元需要完成数据信息接收、存储和读取的任务。其中，数据接收模块和姿态解算单元中的数据发送模块相对应，同样采用rs422模块，数据存储模块由铁电存储器模块和flash模块共同完成，而数据读取接口预留了rs485和usb两种接口，用户可根据实际情况加以选择。和姿态解算单元一样，考虑到姿态角存储单元与姿态解算单元的数据通信，rs422接口设计成独立的端子座，便于两块电路的连接。

考虑到姿态角存储单元中外围器件数量较多，且占用微控制器端口数量较多，通过具体分析和对比了多种方案之后，最终选取nxp公司的lpc1758微控制器作为姿态角存储单元的核心处理器。本设计中的姿态角存储单元须具备以下几点基本性能：

1)系统主程序扫描时间间隔为1ms，微控制器的工作主频必须满足该要求，且必须具备至少1路定时器。

2)处理器需具备至少2路uart接口，其中1路uart接口用于驱动rs422电平转换芯片，扩展出1路rs422接口，与姿态解算单元通信。另一路uart接口用于驱动rs485电平转换芯片，扩展出1路rs485接口，用户可通过rs485接口离线读取姿态角存储单元的数据信息。此外，本系统2路uart的波特率均设置为921600bps，处理器uart接口需要满足高速率通信要求。

3)处理器需具备至少1路spi接口，驱动铁电存储器芯片，完成数据信息的过渡缓存任务。

4)处理器内部需具备至少1个usb控制器，用于扩展出1路usb用户接口，方便用户离线下载姿态角存储单元中的数据信息。

5)系统需具备至少10个空闲gpio口，一方面需要用作flash芯片的并行数据端口和控制端口，另一方面需要用于外围芯片的中断输入引脚和led等外围模块的驱动引脚。

6)系统具有isp模式或swd调试模式，用于程序的调试和下载。

7)处理器开发周期短，开发流程熟悉，同时方便对程序进行维护和升级。

nxp公司的32位微控制器lpc1758是基于第二代armcortex-m3架构的高性能微控制器，工作频率高达120mhz，采用三级流水线和哈佛结构。同时集成了诸如spi、i²c、usb、can、uart等多种外设接口，方便用户扩展应用程序。此外，lpc1758和姿态解算单元中的核心处理器lpc1114同为nxp公司的主流32位微控制器，开发环境和开发流程完全相同。因此，在保证程序框架统一、开发环境统一和调试方式统一的基础下，选用lpc1758作为姿态角存储单元的核心处理器非常合适。

2.2最小系统电路设计

由于lpc1758和姿态解算单元中的核心处理器lpc1114的最小系统电路基本保持一致，其中主要包括振荡电路、下载调试电路和复位电路等，故在本节中不做详细讨论。考虑到姿态角存储单元的整体功耗情况，本系统中对电源模块电路进行了重新设计。

2.2.1电源模块电路

姿态角存储系统的电源电路如图8所示，系统中低压差线性稳压器选用sipex公司的spx3819m5-3.3电压调节器。该ldo是5v转3.3v低噪声电压调节器，最大能提供500ma的输出电流，完全满足姿态角存储单元所有外设的功耗要求。同时，spx3819m5-3.3采用的sot-23小体积封装形式，能够有效减少电路板空间占用率，缩小系统板体积。此外，在系统板上也设计了一颗电源指示led灯，用来指示系统板的电源供电状况。

2.2.2存储模块电路设计

(1)flash存储模块

flash存储芯片选用三星公司的k9k8g08u0a，该芯片为总容量1gb的nandflash。芯片内部包含8192个块区域和524288个页区域，支持页操作和块操作等多种工作模式。作为大容量的nandflash芯片，k9k8g08u0a内部采用非线性宏单元模式，为固态大容量内部存储器的实现提供了低成本且高效率的解决方案。nandflash优点十分突出，容量可以做到很大，且读写速度较快，在业界得到了广泛的认可和使用。与传统的norflash相比，nandflash内部拥有更高的单元密度，可以实现更高密度的数据存储任务。此外，nandflash还比norflash拥有更快的数据读写速度。因此，本系统采用k9k8g08u0a作为数据存储单元。flash存储模块电路图如图9所示。微处理器lpc1758与芯片k9k8g08u0a之间通过8位数据端口进行数据通信，并行通信方式大大提升了数据的传输速率。微处理器还通过7个控制引脚配置flash芯片的工作模式，读写配置寄存器和数据寄存器。

(2)铁电存储器模块

由于flash存储器是以页编程的模式工作的，即接收数据满2k字节时一次性写入flash中的一片页区域，这就不可避免的会导致系统非正常掉电时会出现部分数据丢失的问题。这部分数据是未满2k字节且未存入flash芯片中的数据。为了解决掉电部分数据丢失的问题，系统设计了数据缓存模块，即铁电存储器模块作为数据存储过渡区域。系统工作时，姿态角存储单元接收到来自姿态解算单元的数据信息，首先将数据信息暂存入铁电存储器模块，当暂存信息达到2k字节时，再将这部分数据一次取出并存进flash芯片。若系统在工作中发生异常掉电，则未存入flash芯片的部分数据被保存于铁电存储器中。铁电存储器选用ramtron公司的fm25v10芯片，该芯片是容量为128mb的串行f-ram存储器。它具有高达100万亿次的擦写次数，使用寿命长，数据至少能保存10年不丢失。此外，fm25v10采用先进的高可靠性铁电制造工艺，体积小，功耗低，内部集成一路超高速串行外设接口，最高数据通信速率可达40mhz。铁电存储器模块电路图如图10所示。

图10中，铁电存储器fm25v10通过标准四线制spi接口与核心微处理器相连接，fm25v10作为从机挂接在spi总线上。此外，fm25v10还有2根控制线，微控制器可以通过这些控制线给铁电存储器设置不同的工作模式。其中，hold引脚在spi主机必须中断当前的存储操作而转向另一项任务时被使用，即将铁电存储器暂时挂起，暂停存储任务。而wp引脚作为铁电存储器的写保护引脚被用来保护铁电存储器不受写操作的影响，即当拉低wp引脚时，fm25v10将不再支持写寄存器操作。hold引脚和wp引脚在正常工作情况下应保持高电平，故电路中均通过10k欧姆电阻上拉至高电平。

2.3通信模块电路设计

2.3.1rs485通信模块

系统中选用sp3485芯片作为电平转换芯片扩展出一路rs485接口，便于用户通过相应指令离线读取flash存储器和铁电存储器中的数据信息。rs485通信协议采用差分信号负逻辑，有a、b两根信号线。两线间的电压差在+2v～+6v之间表示逻辑1，两线间的电压差在-2v～-6v之间表示逻辑0。rs485接口最高数据传输速率可达10mbps，且抗共模干扰和噪声干扰能力强，非常适合远距离数据传输。此外，sp3485芯片还支持最多32个节点，系统可实现批量数据读写任务。rs485模块电路如图11所示。由于sp3485芯片在实际使用过程中会受到高压静电放电的冲击，因此在电路中加入了单向esd保护二极管。该芯片能够有效滤除高压静电对差分数据引脚的瞬时冲击，使得系统通信更加稳定可靠。

2.3.2usb接口模块

姿态角存储单元的核心处理器lpc1758内部集成了usb设备控制器，其规格完全兼容usb2.0全速规范。总线标准为4线制，包括电源线、地线和d+、d-两根差分数据线。主控制器通过一个基于令牌的协议为连接的设备分配usb带宽。此外，系统由usb主控器来启动所有的事务处理任务，且总线支持设备的热插拔以及动态配置。usb模块的外围电路如图12所示。usb控制器通过microusb接口取电，驱动usbvbus端口。lpc1758通过软连接控制端口usb-connect控制usb连接信号。usb连接可以通过一个1.5k欧姆电阻将d+信号线上拉至高电平来实现。

该陀螺姿态控制器包括陀螺控制单元和姿态角存储单元。姿态角存储单元中的姿态解算模块作为系统中的核心功能单元，主要负责完成角速率数据信息的接收和载体姿态角的解算以及将数据信息通过rs422接口发送给姿态角存储单元这3个功能。

为了保证数据输出频率和数据量的要求，姿态解算单元与姿态角存储单元之间的通信接口采用rs422接口。姿态角存储单元通过rs422总线接收姿态解算单元的数据信息，并将数据信息保存在flash中，便于用户离线读取数据。为了解决系统掉电数据丢失的问题，系统中加入了铁电存储器作为数据缓存区。此外，为了方便用户离线读取flash内部数据信息，系统预留了rs485接口和usb接口两路数据端口。姿态角存储单元由主控模块、flash模块、铁电存储器模块、rs422模块、rs485模块和usb模块等几部分组成。