1.一种应用于NVM高压放电通路的可校准控制电路，其特征在于：所述电路包含3个PMOS及12个NMOS，第二及第三PMOS串联之后与第一PMOS并联，并联的源端接电源，第一PMOS的漏极与第三PMOS的栅极连接引出偏置电压BIAS，第二PMOS的栅极为HVEN2_B信号；
第一至第十NMOS逐个串联，第一NMOS的漏极与第三PMOS的漏极相接，第十NMOS的源极接地，第一PMOS的栅极与第一至第十NMOS的栅极全部并联形成DISENNEG信号；
第三NMOS的源极与第十二NMOS的漏极连接，第五NMOS的源极与第十二NMOS的源极连接，第十二NMOS的栅极为信号BDAC<4>；
第六NMOS的源极与第十一NMOS的漏极连接，第九NMOS的源极与第十一NMOS的源极连接，第十一NMOS的栅极为信号BDAC<3>。
2.如权利要求1所述的应用于NVM高压放电通路的可校准控制电路，其特征在于：所述第一PMOS其栅极W/L为30～45,第二PMOS的栅极W/L为0.42μm/0.12μm,第三PMOS采用W/L倒比管，其W大于1μm，W/L为0.2～0.4，,第一至第十NMOS采用W/L倒比管，W为0.42μm是最小尺寸，W/L为0.2～0.4,第十一及第十二NMOS为控制管，W/L为在10±5％；沟道长度L为工艺节点特征尺寸，最小涉及规则要求的尺寸。
3.如权利要求1所述的应用于NVM高压放电通路的可校准控制电路，其特征在于：通过MOS管的电流采用不同的栅极宽长比来控制，其公式为：
4.如权利要求3所述的应用于NVM高压放电通路的可校准控制电路，其特征在于：或者通过调节VGS来控制通过MOS管的电流，对应的就是电流源的偏置电位，不同的高压模式，所对应的高压节点的负载不同，需要在一定的时间内释放，需要不同的电流泄放能力；VGS电位控制放电通路的能力；不同的高压模式，由不同的逻辑功能来控制BDAC<4:3>，从而到达不同的高压模式下，不同的BIAS电位。