技术总结
本发明公开了一种应用于NVM高压放电通路的可校准控制电路，所述电路包含3个PMOS及12个NMOS。第二及第三PMOS串联之后与第一PMOS并联，并联的源端接电源，第一PMOS的漏极与第三PMOS的栅极连接引出BIAS，第二PMOS的栅极为HVEN2_B信号；第一至第十NMOS逐个串联，第一NMOS的漏极与第三PMOS的漏极相接，第十NMOS的源极接地，第一PMOS的栅极与第一至第十NMOS的栅极全部并联形成DISENNEG信号；第三NMOS的源极与第十二NMOS的漏极连接，第五NMOS的源极与第十二NMOS的源极连接，第十二NMOS的栅极为信号BDAC<4>；第六NMOS的源极与第十一NMOS的漏极连接，第九NMOS的源极与第十一NMOS的源极连接，第十一NMOS的栅极为信号BDAC<3>。本发明可以在放电管子尺寸较小的条件，通过调节偏置电压来实现放电能力的控制。
技术研发人员：李祖渠
受保护的技术使用者：上海华虹宏力半导体制造有限公司
文档号码：201710068669
技术研发日：2017.02.08
技术公布日：2017.06.27