一种EEPROM的保护电路的制作方法

文档序号:14817822发布日期:2018-06-30 06:12阅读:251来源:国知局

本实用新型涉及一种EEPROM,更具体地说,它涉及一种EEPROM的保护电路。



背景技术:

EEPROM 是一种具有掉电记忆功能的存储器,其内容可以像普通 RAM 一样进行改写,而且改写时能够自动擦除并换成新内容,但是他不像EPROM 那样使用紫外线擦除,只需用电即可擦除并改写存贮在其内部的内容,EEPROM 通常在内容带有编程电源。

由于它需外接电源,故使用十分方便,但是EEPROM 存储器在高频率切换使用时,会受到较大干扰,可能导致EEPROM工作不稳定。



技术实现要素:

针对现有技术存在的不足,本实用新型的目的在于提供一种EEPROM的保护电路,具有使EEPROM稳定工作的优点。

本实用新型的上述技术目的是通过以下技术方案得以实现的:一种EEPROM的保护电路,包括EEPROM存储器,还包括与EEPROM存储器电性连接的稳压电路,所述稳压电路与单片机的P1口电性连接。

通过采用上述技术方案,通过连接在单片机与EEPROM存储器之间的稳压电路,通过稳压电路使EEPROM存储器在工作时,电压稳定,减少对EEPROM存储器的干扰。

本实用新型进一步设置为:所述稳压电路包括第二电阻R2、稳压二极管D、三极管Q、第三电阻R3以及第四电阻R4,所述第二电阻R2一端接电源,另一端与稳压二极管D和第三电阻R3电性连接,所述稳压二极管D的另一端与三极管R3的基极电性连接,所述第三电阻R3的另一端与三极管Q的集电极电性连接,所述三极管Q的发射极与所述EEPROM存储器电源引脚电性连接,所述第四电阻R4与第三电阻R3和三极管Q并联,所述三极管Q的基极与单片机的P1口电性连接。

通过采用上述技术方案,当需要对EEPROM存储器读写数据时,P1输出低电平给EEPROM存储器供电,读写操作完成后,P1输出高电平,关闭存储器的供电,在不断高频率的高低电平的切换是,保证给EEPROM存储器供电稳定。

本实用新型进一步设置为:所述第四电阻R4为可调电阻。

通过采用上述技术方案,可调电阻可以调节稳压电路的电压值,使其适配不同电压要求的EEPROM存储器。

本实用新型进一步设置为:所述EEPROM存储器电性连接有复位电路,所述复位电路与EEPROM存储器的PIN7电性连接,所述复位电路包括一端接电源的电容C、与电容C串联并接地的第一电阻R1,所述EEPROM存储器的PIN7电性连接连接在电容C与第一电阻R1之间。

通过采用上述技术方案,由电容C和第一电阻R1组成的复位电路,并连接到EEPROM存储器的PIN7引脚,控制上电复位期间,使得PIN7为高电平,禁止存储器的写操作允许,当复位完成后,PIN7被强制为低电平,存储器的写操作被允许,其可以杜绝在复位期间不确定的因素对存储器的读写操作。

综上所述,本实用新型具有以下有益效果:通过连接在单片机与EEPROM存储器之间的稳压电路,通过稳压电路使EEPROM存储器在工作时,电压稳定,减少对EEPROM存储器的干扰。

附图说明

图1是本实施例的中EEPROM存储器保护电路的电路图。

图中:1、EEPROM存储器;2、稳压电路;3、复位电路。

具体实施方式

下面结合附图和实施例,对本实用新型进行详细描述。

一种EEPROM的保护电路,如图1所示,包括EEPROM存储器1、与EEPROM存储器1电性连接的稳压电路2,稳压电路2与单片机的P1口电性连接。通过连接在单片机与EEPROM存储器1之间的稳压电路2,通过稳压电路2使EEPROM存储器1在工作时,电压稳定,减少对EEPROM存储器1的干扰。

稳压电路2包括第二电阻R2、稳压二极管D、三极管Q、第三电阻R3以及第四电阻R4,第二电阻R2一端接电源,另一端与稳压二极管D和第三电阻R3电性连接,稳压二极管D的另一端与三极管R3的基极电性连接,第三电阻R3的另一端与三极管Q的集电极电性连接,三极管Q的发射极与所述EEPROM存储器1电源引脚电性连接,第四电阻R4与第三电阻R3和三极管Q并联,且第四电阻R4为可调电阻,三极管Q的基极与单片机的P1口电性连接,且三极管Q的基极与单片机的P1口之间串联有第五电阻R5。当需要对EEPROM存储器1读写数据时,P1输出低电平给EEPROM存储器1供电,读写操作完成后,P1输出高电平,关闭EEPROM存储器1的供电,在不断高频率的高低电平的切换是,保证给EEPROM存储器1供电稳定。

EEPROM存储器1电性连接有复位电路3,所复位电路3与EEPROM存储器1的PIN7电性连接,复位电路3包括一端接电源的电容C、与电容C串联并接地的第一电阻R1, EEPROM存储器1的PIN7电性连接连接在电容C与第一电阻R1之间。由电容C和第一电阻R1组成的复位电路3,并连接到EEPROM存储器1的PIN7引脚,控制上电复位期间,使得PIN7为高电平,禁止存储器的写操作允许,当复位完成后,PIN7被强制为低电平,存储器的写操作被允许,其可以杜绝在复位期间不确定的因素对存储器的读写操作。

以上所述仅是本实用新型的优选实施方式,本实用新型的保护范围并不仅局限于上述实施例,凡属于本实用新型思路下的技术方案均属于本实用新型的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型原理前提下的若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1