一种大动态范围浮地忆阻等效元件及非线性可控模拟电阻的制作方法

技术特征：

1.一种大动态范围浮地忆阻等效元件(LDRFECM)，其特征在于：所述等效元件包括大动态范围浮地压控线性电阻(VCLR)和忆阻描述函数电路；其中，

大动态范围浮地VCLR包括JFET、输入端口自举电路和输出端口自举电路、两个电流跟随器；其中，所述输入端口自举电路和输出端口自举电路包括两个自举电路、两个电压跟随器A2,A5、减法器A14、加法器A13；第一自举电路由比例混合器A3和加法器A9构成，第二自举电路由比例混合器A4和加法器A10构成，所述输入端口自举电路和输出端口自举电路的比例因子α满足：0＜α＜1，A3的同相输入端作为所述VCLR的输入端口A，A4的同相输入端作为所述VCLR的输出端口B；加法器A9将比例混合器A4的输出和电压跟随器A2跟随的输入电压VA相加，加法器A10将比例混合器A3的输出和电压跟随器A5跟随的输入电压VB相加，加法器A9的输出作为第一自举电路的输出，加法器A10的输出作为第二自举电路的输出；第一自举电路的输出电压、第二自举电路的输出电压通过减法器A14做差，所述加法器A13将减法器A14的输出电压、第二自举电路的输出电压、控制电压源的电压相加，所述加法器A13的输出控制所述JFET的驱动端；所述电流跟随器实现大动态范围浮地VCLR的输入电流Iin、输出电流Iout与JFET的漏源电流IDS三者相等；从而所述大动态范围浮地VCLR的输入电阻扩大了1/α倍；

所述忆阻描述函数电路包括忆阻输入端E、控制电压输出端C，所述忆阻描述函数电路使得输出的控制电压VC与输入电压VE的历史信息有关；

把所述大动态范围浮地VCLR的控制电压源的输入端与所述忆阻描述函数电路的控制电压输出端C连接，就构成了一个LDRFECM。

2.根据权利要求1所述的等效元件，其特征在于：将所述VCLR的输入端口A和所述VCLR的输出端口B作为LDRFECM的输入和输出端口，所述LDRFECM的忆阻R[q(t)]始终受VC(t)控制；此时，该LDRFECM是一个三端镜像忆阻。

3.根据权利要求1所述的等效元件，其特征在于：将所述VCLR的输入端口A和所述VCLR的输出端口B通过减法器与所述忆阻输入端E直连，(VA-VB)直接控制忆阻自身的电气特性；此时，该LDRFECM是一个二端口常规忆阻。

4.根据权利要求1所述的等效元件，其特征在于：第一电流跟随器的输入端与所述VCLR的输入端口A相连，其输出端与JFET的第一端口相连，第二电流跟随器的输入端与JFET的第二端口相连，其输出端与所述VCLR的输出端口B相连。

5.根据权利要求1所述的等效元件，其特征在于：所述比例混合器A3的同相端与所述VCLR的输入端口A相连，反向端通过阻值为r的电阻接地，输出端通过阻值为(1-α)r的电阻与反向端相连；所述比例混合器A4的同相端与所述VCLR的输出端口B相连，反向端通过阻值为r的电阻接地，输出端通过阻值为(1-α)r的电阻与反向端相连；加法器A9的输出电压V9＝VA+(1-α)VB，和加法器A10的输出电压V10＝VB+(1-α)VA，其中，VA是所述VCLR的输入电压，VB是所述VCLR的输出电压。

6.根据权利要求1所述的等效元件，其特征在于：所述JFET为N沟道JFET或者为P沟道JFET。

7.一种大动态范围非线性可控模拟电阻，其特征在于：所述非线性可控模拟电阻包括JFET、输入端口自举电路和输出端口自举电路、两个电流跟随器；其中，所述输入端口自举电路和输出端口自举电路包括两个自举电路、两个电压跟随器A2,A5、减法器A14、加法器A13；第一自举电路由比例混合器A3和加法器A9构成，第二自举电路由比例混合器A4和加法器A10构成，所述输入端口自举电路和输出端口自举电路的比例因子α满足：0＜α＜1，A3的同相输入端作为所述非线性可控模拟电阻的输入端口A，A4的同相输入端作为所述非线性可控模拟电阻的输出端口B；加法器A9将比例混合器A4的输出和电压跟随器A2跟随的输入电压VA相加，加法器A10将比例混合器A3的输出和电压跟随器A5跟随的输入电压VB相加，加法器A9的输出作为第一自举电路的输出，加法器A10的输出作为第二自举电路的输出；第一自举电路的输出电压、第二自举电路的输出电压通过减法器A14做差，所述加法器A13将减法器A14的输出电压、第二自举电路的输出电压、控制电压源的电压相加，所述加法器A13的输出控制所述JFET的驱动端；所述电流跟随器实现非线性可控模拟电阻的输入电流Iin、输出电流Iout与JFET的漏源电流IDS三者相等；从而所述非线性可控模拟电阻的输入电阻扩大了1/α倍。

8.根据权利要求7所述的非线性可控模拟电阻，其特征在于：第一电流跟随器的输入端与所述非线性可控模拟电阻的输入端口A相连，其输出端与JFET的第一端口相连，第二电流跟随器的输入端与JFET的第二端口相连，其输出端与所述非线性可控模拟电阻的输出端口B相连。

9.根据权利要求7所述的非线性可控模拟电阻，其特征在于：所述比例混合器A3的同相端与所述非线性可控模拟电阻的输入端口A相连，反向端通过阻值为r的电阻接地，输出端通过阻值为(1-α)r的电阻与反向端相连；所述比例混合器A4的同相端与所述非线性可控模拟电阻的输出端口B相连，反向端通过阻值为r的电阻接地，输出端通过阻值为(1-α)r的电阻与反向端相连；加法器A9的输出电压V9＝VA+(1-α)VB，和加法器A10的输出电压V10＝VB+(1-α)VA，其中，VA是所述非线性可控模拟电阻的输入电压，VB是所述非线性可控模拟电阻的输出电压。

10.根据权利要求7所述的非线性可控模拟电阻，其特征在于：所述非线性可控模拟电阻的控制电压源的输入端与非线性电压源相连接。