本发明涉及集成电路技术领域，特别涉及一种具有高稳定性的基于共享传输管的sram存储单元电路。
背景技术：
降低电源电压可以明显减小电路的功耗，特别是对静态随机存取存储器(sram)这样具有高密度集成的电路。然而，随着电源电压的降低，存储单元受工艺波动影响更为显著，使得存储单元的读写稳定性降低甚至发生错误，这对存储单元的设计有了更高的要求。同时随着工艺尺寸的不断缩减和存储容量的增加，存储器的软错误率变得越来越高；而利用传统的纠错编码技术也只能解决单位比特的软错误率，随着工艺节点进入纳米级以后，多比特位的软错误率会呈指数增加。为了解决此问题，位交错阵列结构得到应用。然而位交错结构的使用会产生半选问题，半选问题会降低半选单元的稳定性，甚至破坏存储器原有的存储状态。
目前sram的主流单元为6t结构，如图1所示为传统的6tsram存储单元电路结构示意图，为了使6t单元具有更高的稳定性，可以优化管子的尺寸，但是优化后的6t管子的读写能力提高有限，若6t单元用于位交错结构中，会导致半选问题，导致很难工作在较低电压下。
技术实现要素：
针对传统sram存在的上述不足之处，本发明提出一种基于共享传输管的sram存储单元电路，具有较高的读稳定性和写裕度，可以用于位交错结构中改善存储器的软错误率。
本发明的技术方案为：
基于共享传输管的高稳定sram存储单元电路，包括第一nmos管mn1、第二nmos管mn2、第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6、第一pmos管mp1、第二pmos管mp2、第三pmos管mp3和第四pmos管mp4；
第五nmos管mn5和第六nmos管mn6的栅极连接字线wl，第五nmos管mn5的漏极连接共享位线bls，其源极连接第三nmos管mn3和第三pmos管mp3的漏极以及第二pmos管mp2、第二nmos管mn2和第四nmos管mn4的栅极；第六nmos管mn6的漏极连接位线bl，其源极连接第二nmos管mn2和第四pmos管mp4的漏极以及第三nmos管mn3和第三pmos管mp3的栅极；
第一pmos管mp1的栅极连接第一nmos管mn1的栅极、第四pmos管mp4的源极、第二pmos管mp2和第四nmos管mn4的漏极，其漏极连接第一nmos管mn1的漏极和第三nmos管mn3的源极，其源极连接电源电压vdd；第一nmos管mn1的源极接地电压gnd；
第四pmos管mp4的栅极连接第一写字线wwl；第二nmos管mn2的源极连接控制信号线vvss；第二pmos管mp2和第三pmos管mp3的源极连接电源电压vdd；第四nmos管mn4的源极接地电压gnd；
所有nmos管的体端均与地电压gnd相连，所有pmos管的体端均与电源电压vdd相连。
具体的，所述sram存储单元电路组成存储阵列时，同一列中相邻的所述sram存储单元电路连接同一个所述共享位线bls，一个所述共享位线bls连接2-4个所述sram存储单元电路，所述共享位线bls连接所述共享传输管的漏极；所述共享传输管的栅极连接第二写字线wwla，其源极接地电压gnd，其体端连接地电压gnd。
本发明的有益效果为：本发明提出的基于共享传输管的sram存储单元电路，结合该电路的读写方式，使得本发明具有较高的读噪声容限和写裕度；本发明适合用于位交错阵列结构改善存储器的软错误率问题。
附图说明
图1为传统的6tsram存储单元电路结构示意图。
图2为本发明提出的一种基于共享传输管的高稳定sram存储单元电路的结构示意图。
图3为本发明的10tsram单元电路在列组织上两个相邻单元共享一个共享传输管的结构示意图。
图4为本发明提出的一种基于共享传输管的高稳定sram存储单元电路的工作原理波形图。
图5为本发明提出的一种基于共享传输管的高稳定sram存储单元电路用于位交错阵列结构时解决半选问题的示意图。
图6为传统的6tsram存储单元电路和本发明提出的10t结构的sram存储单元电路在不同电源电压下保持噪声容限对比图的示意图。
图7为传统的6tsram存储单元电路和本发明提出的10t结构的sram存储单元电路在不同电源电压下写裕度对比图的示意图。
图8为传统的6tsram存储单元电路和本发明提出的10t结构的sram存储单元电路在不同电源电压下读噪声容限对比图的示意图。
具体实施方式
下面结合附图和具体实施例对本发明进行详细的描述。
本发明提出的一种基于共享传输管的高稳定sram存储单元电路，为10t结构，如图2所示，包括第一nmos管mn1、第二nmos管mn2、第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6、第一pmos管mp1、第二pmos管mp2、第三pmos管mp3和第四pmos管mp4；第五nmos管mn5和第六nmos管mn6的栅极连接字线wl，第五nmos管mn5的漏极连接共享位线bls，其源极连接第三nmos管mn3和第三pmos管mp3的漏极以及第二pmos管mp2、第二nmos管mn2和第四nmos管mn4的栅极；第六nmos管mn6的漏极连接位线bl，其源极连接第二nmos管mn2和第四pmos管mp4的漏极以及第三nmos管mn3和第三pmos管mp3的栅极；第一pmos管mp1的栅极连接第一nmos管mn1的栅极、第四pmos管mp4的源极、第二pmos管mp2和第四nmos管mn4的漏极，其漏极连接第一nmos管mn1的漏极和第三nmos管mn3的源极，其源极连接电源电压vdd；第一nmos管mn1的源极接地电压gnd；第四pmos管mp4的栅极连接第一写字线wwl；第二nmos管mn2的源极连接控制信号线vvss；第二pmos管mp2和第三pmos管mp3的源极连接电源电压vdd；第四nmos管mn4的源极接地电压gnd；其中所有nmos管的体端均与地电压gnd相连，所有pmos管的体端均与电源电压vdd相连。
图2中，第二pmos管mp2的漏极为q存储点，第三pmos管mp3的漏极为qb存储点，第二nmos管的漏极为sq存储点。
本发明提出的sram存储单元电路是基于共享传输管设计的，如图3所示，在将本发明提出的sram存储单元电路组成存储阵列时，同一列中相邻的sram存储单元电路连接同一个共享位线bls，而一个共享位线bls可以连接2-4个sram存储单元电路，共享位线bls连接共享传输管spt的漏极；共享传输管spt的栅极连接第二写字线wwla，其源极接地电压gnd，其体端连接地电压gnd。优选的是三个sram存储单元电路共享一个共享传输管spt。
下面具体说明本发明提出的sram存储单元电路的工作原理：
1、保持操作
在存储单元电路保持数据期间，字线wl与第二写字线wwla保持低电平，控制信号线vvss和第一写字线wwl保持低电平，此时第五nmos管mn5和第六nmos管mn6关闭，这样位线bl上的信号无法对q存储点和qb存储点产生影响，内部节点数据由第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第四pmos管mp4、第一nmos管mn1、第二nmos管mn2、第三nmos管mn3和第四nmos管mn4锁存，使得数据稳定保存。
图6为传统6tsram存储单元电路和本发明提出的10t结构的sram存储单元电路在不同电源电压下保持噪声容限对比图，可以看出本发明提出的10t结构的sram存储单元电路要比传统6tsram存储单元电路的保持噪声容限稍微小一点，但是差距很小。
2、写操作
假如原先q存储点为高电平，在写低电平0操作期间，字线wl和第一写字线wwl被拉为高电平，第二写字线wwla保持为低电平，控制信号线vvss变为高电平，此时位线bl被设置为低电平，由于字线wl为高点平，第六nmos管mn6被开启，由于第一写字线wwl为高电平，第四pmos管mp4被关断，所以此时由第二pmos管mp2和第四pmos管mp4组成的上拉通道被关闭，此时第六nmos管mn6和上拉通道不存在竞争关系，所以sq存储点的高电平特别容易通过第六nmos管mn6被拉为低电平，随后第三pmos管mp3被开启，第三nmos管mn3被关闭，从而qb存储点会由原先的低电平变为高电平，最后第二pmos管mp2和第四nmos管mn4分别被qb存储点的高电平关闭和开启，随后第四nmos管mn4被开启，第二pmos管mp2被关闭，所以q存储点通过第四nmos管mn4被拉为低电平，最终完成写0操作。
写高电平1时，假如原先q存储点为低电平，则sq存储点和qb存储点分别为低电平和高电平，字线wl和第一写字线wwl被拉为高电平，第二写字线wwla变为高电平，控制信号线vvss变为高电平，此时位线bl被设置为高电平，由于第二nmos管mn2被qb存储点开启，所以sq存储点被高电平的控制信号线vvss和位线bl充到高电平，此时第三pmos管mp3被关断，第三nmos管mn3被开启，从而此时qb存储点的上拉通道由第一pmos管mp1和第三nmos管mn3组成，但是由于第三nmos管mn3有较弱的传高电平能力，此时第五nmos管mn5和共享传输管spt很容易把qb存储点的高电平下拉为低电平，随后第二pmos管mp2被打开，第四nmos管mn4被关断，q存储点被充到高电平，从而完成写高电平1操作。
图7为传统6tsram存储单元电路和本发明提出的10t结构的sram存储单元电路在不同电源电压下写裕度对比图，可以看出本发明提出的10t结构的sram存储单元电路的写裕度较传统6tsram存储单元电路有很大改善，大约为传统6tsram存储单元电路的3倍左右。
3、读操作
读操作时字线wl为高电平，第一写字线wwl和第二写字线wwla为低电平，控制信号线vvss为低电平，位线bl被预充为高电平，如果q存储点为高电平、qb存储点为低电平，则第二nmos管mn2关断，位线bl的电荷就无法放电，仍保持为高电平，说明读出了高电平1，此时q存储点可以安全保存高电平；若q存储点为低电平、qb存储点为高电平，则第二nmos管mn2开启，位线bl的电荷通过第六nmos管mn6和第二nmos管mn2进行放电，位线bl电压下降，通过外围电路的灵敏放大器读出数据0，说明读出了低电平0。在读0过程中，第二nmos管mn2和第六nmos管mn6对位线bl放电，这会导致sq存储点的电位从0抬升到某一个电位，但是由于第四nmos管mn4的作用，q存储点依然保持为低电平，即使在最坏的情况下，即sq存储点变为高电平，此时q存储点依然会保持为低电平，因为在由第六nmos管mn6和第四pmos管mp4组成的上拉通路中存在一个nmos管(即第六nmos管mn6)，这就会导致上拉通路的导通能力要比由第四nmos管mn4组成的下拉通路导通能力弱了很多，所以q存储点保持为低电平，从而使第一pmos管mp1依然保持开启状态，qb存储点保持为高电平，这样大大挺高了读噪声容限。
图8为传统6tsram存储单元电路和本发明提出的10t结构的sram存储单元电路在不同电源电压下读噪声容限对比图，可以看到本发明提出的10t结构的sram存储单元电路的读噪声容限较传统6tsram存储单元电路有很大改善，在2.1倍左右。
4、位交错阵列结构
图5所示为实施例中将本发明提出sram存储单元电路用于位交错阵列结构中解决写半选问题的示意图。在写操作中，对于选中单元为正常写操作。对于行半选单元，相应的字线wl为高电平，第一写字线wwl为高电平，第二写字线wwla为低电平，控制信号线vvss为高电平，从而第四pmos管mp4管被关断，使得sq存储点与q存储点相互隔绝开，使得q存储点不受sq存储点影响，同时由于第六nmos管mn6被开启，使得sq存储点可以保持为高电平，从而保证了qb存储点不会受到第四pmos管mp4关闭的影响。数据可以稳定的保存，这样就消除了行半选单元在位交错结构中的影响。
对于列半选单元，相应的字线wl和第一写字线wwl为低电平，控制信号线vvss为低电平，从而第五nmos管mn5和第六nmos管mn6被关闭，因此内部的节点不受位线bl的影响，而内部节点由第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第四pmos管mp4、第一nmos管mn1管、第二nmos管mn2、第三nmos管mn3和第四nmos管mn4稳定地锁存，这样就消除了列半选单元在位交错结构中的影响。
所以，本发明提出的10t结构的sram存储单元电路可以解决半选问题，从而可以用于位交错结构用以改善多比特软错误问题。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。