技术特征：
技术总结
本发明公开了一种分离栅闪存的编程时序电路，分离栅闪存的存储单元包括排列源区和漏区之间的第一栅极结构和浮栅，第一栅极结构的多晶硅栅会延伸到浮栅的顶部；编程时对进行注入编程，编程时序电路提供在编程时具有分段结构的源极线信号，源极信号线的多个分段之间的电压大小依次增加。本发明还公开了一种分离栅闪存的编程方法。本发明能降低编程时对应编程位的浮栅的峰值电压，减少编程位的浮栅底部的栅介质层的应力，提高器件的可靠性。
技术研发人员：杨光军
受保护的技术使用者：上海华虹宏力半导体制造有限公司
技术研发日：2018.05.10
技术公布日：2018.09.28