可变电阻存储器件的制作方法

本申请要求于2018年1月10日向韩国知识产权局提交的第10-2018-0003413号韩国申请的优先权，其通过引用整体并入本文。

各种实施例总体而言可以涉及可变电阻存储器件，更具体地，涉及能够防止由峰值电流引起的故障的可变电阻存储器件。

背景技术：

半导体存储器件可以包括具有多个存储单元的一个或更多个存储单元阵列。每个存储单元阵列可以通过控制电路块被独立地驱动。当半导体存储器件被驱动时，电流对于与控制电路块相邻的存储单元(以下称为相邻单元)相比于对于与远离控制电路块定位的存储单元(以下称为远程单元)而言可能相对较高。特别地，在使用相变材料作为开关元件的交叉点阵列结构中，当向半导体存储器件施加写入电流以储存数据时，由于峰值电流的缘故而可能在相邻单元中产生故障。

技术实现要素：

根据本公开的一个实施例，一种可变电阻存储器件可以包括存储单元阵列和控制电路块。所述存储单元阵列可以包括多个字线、多个位线和多个存储单元。所述存储单元阵列还可以包括连接在所述字线和所述位线之间的存储层。所述控制电路块可以包括读取/写入电路和位线控制电路。所述读取/写入电路可以被配置为向所述多个位线之中的选中的位线提供读取电压或写入电压。所述位线控制电路可以与所述读取/写入电路和所述位线连接，以基于选中的存储单元电连接到所述选中的位线的位置来控制输入到所述选中的位线的位线电压。

另外，根据本公开的一个实施例，一种可变电阻存储器件可以包括存储单元阵列和控制电路块。所述存储单元阵列可以包括多个字线、多个位线和多个存储单元。所述存储单元阵列还可以包括连接在所述字线和所述位线之间的存储层。所述控制电路块可以包括行开关块和行开关驱动电路。所述行开关块可以包括行开关，所述行开关被配置为响应于行选择信号而向选中的字线提供字线电压。所述行开关驱动电路可以被配置为基于选中的存储单元电连接到所述选中的字线的位置来控制所述行开关块的与所述选中的字线连接的行开关的驱动力。

此外，根据本公开的一个实施例，一种可变电阻存储器件可以包括存储单元阵列和与所述存储单元阵列连接的控制电路块。所述存储单元阵列可以包括多个字线、多个位线和多个存储单元。所述存储单元阵列还可以包括连接在所述字线和所述位线之间的存储层。基于沿着位线的、从所述控制电路块到所述存储单元连接在所述位线上的位置的电子距离，所述存储单元阵列中的每个存储单元属于相邻单元组、中间单元组或远程单元组。所述控制电路块可以包括位线控制电路和字线控制电路。所述位线控制电路可以被配置为：当连接到所述选中的位线的选中的存储单元属于所述相邻单元组时，降低施加到所述选中的位线的电压和电流。所述字线控制电路可以被配置为控制施加到与所述选中的存储单元连接的选中的字线的电压和电流。

附图说明

附图连同下面的详细描述被并入并构成说明书的一部分，并且用于进一步说明包括所要求保护的新颖性的发明构思的实施例，以及解释那些实施例的各种原理和优点，在附图中，在所有单独视图中相同的附图标记指代相同或功能相似的元件。

图1示出了图示根据本教导的实施例的可变电阻存储系统的框图。

图2示出了图示根据本教导的示例实施例的可变电阻存储器件的电路图。

图3示出了图示图2的存储单元阵列的电路图。

图4示出了图示根据本教导的实施例的存储单元的电路图。

图5示出了图示根据本教导的实施例的位线控制电路的电路图。

图6示出了图示根据本教导的实施例的控制逻辑电路的框图。

图7示出了图示图6的选择信号发生电路的电路图。

图8示出了图示根据本教导的实施例的可变电阻存储器件的框图。

图9示出了图示图8的行开关驱动电路的电路图。

图10示出了图示图8的控制逻辑电路的框图。

图11示出了图示图10的驱动信号发生电路的框图。

图12示出了图示根据本教导的示例实施例的可变电阻存储器件的框图。

图13示出了图示图12中的控制逻辑电路的框图。

图14示出了根据本教导的示例实施例的可变电阻存储器件中的随时间流逝的单元电流的曲线图。

图15示出了图示根据本教导的示例实施例的控制逻辑电路的框图。

图16示出了图示图15的计时器的电路图。

具体实施方式

参考附图详细描述本教导的各种实施例。附图是各种实施例(和中间结构)的示意性图示。因此，可以预期由于例如制造技术和/或公差而导致的所述图示的配置和形状的变化。因此，所描述的实施例不应被解释为限于本文示出的特定配置和形状，而是可以包括不脱离由所附权利要求所阐述的本教导的精神和范围的、在配置和形状上的偏差。

在本文中参考代表性实施例的横截面和/或平面图示来描述本教导。然而，本教导的所呈现的实施例不应被解释为限制性的。尽管呈现了有限数量的实施例，但是本领域技术人员将理解的是，在不脱离如所要求保护的本教导的原理和精神的情况下，可以对这些实施例进行改变。

图1示出了图示根据实施例的可变电阻存储系统的框图，图2是图示了根据实施例的可变电阻存储器件的电路图。

参见图1，可变电阻存储系统10可以包括控制器50和可变电阻存储器件100，所述可变电阻存储器件100包括至少一个存储单元阵列110。

控制器50可以被配置为向可变电阻存储器件100提供用于驱动可变电阻存储器件100的命令cmd、地址add、控制信号ctrl和数据data。控制器50可以包括位置存储块60。位置存储块60可以被配置为：储存用于根据提供给可变电阻存储器件100的地址add而将存储单元阵列110的存储单元分类为相邻单元、中间单元或远程单元的信息。

参见图2，可变电阻存储器件100可以包括存储单元阵列110和控制电路块cb。

存储单元阵列110可以具有交叉点型结构，所述交叉点型结构包括多个第一信号线、多个第二信号线和多个存储单元。存储单元可以连接在第一信号线和第二信号线之间。第一信号线可以包括位线bl。第二信号线可以包括字线wl。替代地，第一信号线可以包括字线wl，而第二信号线可以包括位线bl。

对于一些实施例在本文使用的“连接”一词可以是指彼此直接物理接触或电接触的第一组件和第二组件。对于其他实施例在本文使用的“连接”一词可以是指第一组件和第二组件借助于设置在第一组件和第二组件之间的第三、且可能是附加的组件而彼此间接物理接触或电接触。

控制电路块cb可以包括：列开关块120、行开关块130、读取/写入电路140、位线控制电路150、控制逻辑电路160、电流供应电路180和感测放大器190。

图3示出了详细图示图2的存储单元阵列110的电路图，图4示出了图示根据示例实施例的存储单元的电路图。

参见图3，存储单元阵列110可以包括多个字线wl<0:xh>、多个位线bl<0:yh>以及多个存储单元mc。

字线wl<0:xh>可以沿y方向以一致的间隙彼此间隔开。位线bl<0:yh>可以沿x方向以一致的间隙彼此间隔开。因此，字线wl<0:xh>和位线bl<0:yh>可以基本上彼此垂直。存储单元mc可以布置在字线wl<0:xh>和位线bl<0:yh>之间的交叉点处。字线wl<0:xh>的数量、位线bl<0:yh>的数量以及存储单元mc的数量可以根据存储器件100的集成度而变化。存储单元阵列110可以具有二维或三维结构。

图2的控制电路块cb可以定位为与第零字线wl<0>和第零位线bl<0>相邻。因此，所有的存储单元mc之中的由字线wl<0:xl>和位线bl<0:yl>限定的存储单元可以被定义为相邻单元组mca_1。由字线wl<xl+1:xm>和位线bl<yl+1:ym>限定的存储单元可以被定义为中间单元组mca_2。由字线wl<xm+1:xh>和位线bl<ym+1:yh>限定的存储单元可以被定义为远程单元组mca_3。这里，xl、xm、xh、yl、ym和yh可以是自然数。xm可以大于xl且小于xh。ym可以大于yl且小于yh。相邻单元组mca_1、中间单元组mca_2和远程单元组mca_3的位置信息可以储存在图1所示的控制器50的位置存储块60中。

参见图4，存储单元mc1可以包括选择元件s和可变电阻器r。选择元件s可以与字线wl连接。可变电阻器r可以连接在选择元件s和位线bl之间。

选择元件s可以包括二极管或mos晶体管。此外，选择元件s可以包括双向阈值开关(ots)，其包括相变存储层。在一些实施例中，存储单元mc1表示单比特位的存储单元。在其他实施例中，存储单元mc1表示多比特位的存储单元。

可变电阻器r可以包括存储层。可变电阻器r可以具有取决于位线bl和字线wl之间的电压差的不同电阻值。可变电阻器r可以包括相变层或电阻可变层。相变层可以包括：诸如gasb、insb、inse、sb2te3、gete等的包含两种元素的化合物；诸如gesbte、gasete、insbte、snsb2te4、insbge等的包含三种元素的化合物；诸如aginsbte、(gese)sbte、gesb(sete)、te81ge15sb2s2等的包含四种元素的化合物。

相变层可以具有：具有相对高电阻的非晶态和具有相对低电阻的结晶态。相变层可以具有基于焦耳热而变化的相，所述焦耳热根据电流量和冷却时间而产生。

每个存储单元可以包括被配置为储存1比特位数据的单级单元。所述存储单元可以根据储存的数据而具有两种电阻分布。替代地，每个存储单元可以包括被配置为储存至少2比特位数据的多级单元。所述存储单元可以根据储存的数据而具有四种或八种电阻分布。

参见图2，列开关块120可以被配置为响应于由控制逻辑电路160提供的列选择信号cs<0:yh>来选择位线bl<0:yh>中的任何一个。例如，列开关块120可以包括与位线bl<0:yh>连接、并且响应于列选择信号cs<0:yh>而被驱动的多个列开关。在示例的实施例中，列开关可以包括pmos晶体管。

行开关块130可以被配置为响应于由控制逻辑电路160提供的行选择信号rs<0:xh>来选择字线wl<0:xh>中的任何一个。例如，行开关块130可以包括与字线wl<0:xh>连接、并且响应于行选择信号rs<0:xh>而被驱动的多个行开关。在示例的实施例中，行开关可以包括nmos晶体管。

读取/写入电路140可以被配置为接收由控制逻辑电路160提供的驱动控制信号“op”。读取/写入电路140可以被配置为将驱动电压施加到位线，使得可变电阻存储器件100可以执行数据读取/写入操作。例如，读取/写入电路140可以包括写入驱动器和读取驱动器。

写入驱动器可以被配置为响应于由控制器50提供的写入命令而将写入电压施加到选中的位线。因此，由控制器50提供的数据data可以被储存在选中的存储单元中。在一些实施例中，写入驱动器可以包括在可变电阻存储器件和非易失性存储器件中使用的各种电路。

当执行写入操作时，存储单元阵列110的存储单元mc1中的可变电阻器r的电阻可以根据数据data的电平而变化。当可变电阻器r包括相变层时，可变电阻器r可以根据被施加的写入电压而表示设置状态和复位状态。

读取驱动器可以被配置为响应于读取命令而将读取电压施加到选中的位线。因此，可以读取选中的存储单元中的数据data。例如，当可变电阻器r包括相变层时，读取电压可以具有用于保持相变层的结晶态的电压电平。

位线控制电路150可以连接在读取/写入电路140和列开关块120之间，以控制施加到位线bl<0:yh>的电压(电流)。

图5示出了图示根据实施例的位线控制电路150的电路图。

参见图5，位线控制电路150可以包括串联连接的低电阻网络rl、中间电阻网络rm和高电阻网络rh。低电阻网络rl、中间电阻网络rm和高电阻网络rh中的任何一个可以选择性地连接在读取/写入电路140和列开关块120之间。在其他实施例中，可以在读取/写入电路140和列开关块120之间同时连接多个电阻网络。此外，低电阻网络rl、中间电阻网络rm和高电阻网络rh可以以与图5中所示的顺序不同的顺序而串联连接。位线控制电路150可以包括开关sw2、sw1和sw0，所述开关sw2、sw1和sw分别并联连接在低电阻网络rl的两端之间、中间电阻网络rm的两端之间和高电阻网络rh的两端之间。开关sw0、sw1和sw2可以响应于电阻选择信号rsel<0:2>而被驱动。

低电阻网络rl、中间电阻网络rm和高电阻网络rh可以包括单个电阻器。替代地，低电阻网络rl、中间电阻网络rm和高电阻网络rh可以包括彼此连接的多个电阻器。低电阻网络rl可以具有比中间电阻网络rm的电阻更低的电阻。中间电阻网络rm的电阻可以低于高电阻网络rh的电阻。此外，低电阻网络rl、中间电阻网络rm和高电阻网络rh的电阻可以能够抵消和消除当电压或电流施加到位线时暂时产生的峰值电流。此外，低电阻网络rl、中间电阻网络rm和高电阻网络rh的电阻可以不影响整个编程(写入)操作。

例如，为了减小在将写入电压施加到相邻单元组mca_1的位线时的峰值电流，可以建立经过高电阻网络rh的电流/电压路径。例如，当第零电阻选择信号rsel<0>可被禁止为低电平、并且第一电阻选择信号rsel<1>和第二电阻选择信号rsel<2>可被使能至高电平时，可以建立经过高电阻网络rh的电流/电压路径。因此，高电阻网络rh可以抵消并消除施加到相邻单元组mca_1中的位线bl<0:yl>的峰值电流。

当将写入电压施加到中间单元组mca_2的位线时，第一电阻选择信号rsel<1>可以被禁止至低电平、并且第零电阻选择信号rsel<0>和第二电阻选择信号rsel<2>可以被使能至高电平，以建立经过中间电阻网络rm的电流/电压路径。因此，中间电阻网络rm可以使施加到中间单元组mca_2中的位线bl<yl+1:ym>的写入电压稳定。稳定的写入电压然后可以被传输到位线。

当向远程单元组mca_3施加电压时，第二电阻选择信号rsel<2>可以被禁止为低电平、并且第零电阻选择信号rsel<0>和第一电阻选择信号rsel<1>可以被使能为高电平，以建立经过低电阻网络rl的电流/电压路径。因此，施加到远程单元组mca_3中的位线bl<ym+1:yh>的写入电压可以经过低电阻网络rl，从而可以使写入电压被稳定。

图6示出了图示根据一些实施例的控制逻辑电路160的框图，图7示出了图示图6中的选择信号发生电路的电路图。

参见图2和图6，控制逻辑电路160可以从控制器50接收地址add、命令cmd和控制信号ctrl，以产生行选择信号rs<0:xh>、列选择信号cs<0:yh>、用于驱动读取/写入电路140的驱动控制信号“op”、以及第零至第二电阻选择信号rsel<0:2>。

在一些实施例中，控制逻辑电路160可以包括选择信号发生电路1610，所述选择信号发生电路1610被配置为产生第零至第二电阻选择信号rsel<0:2>。

参见图7，选择信号发生电路1610可以包括第一选择信号发生电路1612、第二选择信号发生电路1614和第三选择信号发生电路1616。

第一选择信号发生电路1612可以接收相邻位线地址bl_add<0:yl>和相邻字线地址wl_add<0:xl>以产生第零电阻选择信号rsel<0>。例如，当相邻位线地址bl_add<0:yl>和相邻字线地址wl_add<0:xl>被使能时，第一选择信号发生电路1612可以产生被禁止为低电平的第零电阻选择信号rsel<0>。

第二选择信号发生电路1614可以接收中间位线地址bl_add<yl+1:ym>和中间字线地址wl_add<xl+1:xm>以产生第一电阻选择信号rsel<1>。例如，当中间位线地址bl_add<yl+1:ym>和中间字线地址wl_add<xl+1:xm>被使能时，第二选择信号发生电路1614可以产生被禁止为低电平的第一电阻选择信号rsel<1>。

第三选择信号发生电路1616可以接收远程位线地址bl_add<ym+1:yh>和远程字线地址wl_add<xm+1:xh>以产生第二电阻选择信号rsel<2>。例如，当远程位线地址bl_add<ym+1:yh>和远程字线地址wl_add<xm+1:xh>被使能时，第三选择信号发生电路1616可以产生被禁止为低电平的第二电阻选择信号rsel<2>。

在一些实施例中，基于控制器50的位置存储块60中的信息，位线地址可以被分类为相邻位线地址bl_add<0:yl>、中间位线地址bl_add<yl+1:ym>、或者远程位线地址bl_add<ym+1:yh>。此外，基于控制器50的位置存储块60中的信息，字线地址可以被分类为相邻字线地址wl_add<0:xl>、中间字线地址wl_add<xl+1:xm>、或远程字线地址wl_add<xm+1:xh>。

在示例实施例中，第一至第三选择信号发生电路1612、1614和1616可以包括被配置为执行与非(nand)操作或类似操作的逻辑电路。

参见图2，电流供应电路180可以与行开关块130连接以控制施加到字线wl<0:xh>的电压电平。

感测放大器190可以与行开关块130连接以感测流经选中的存储单元mc的电流量。感测放大器190可以向控制逻辑电路160提供感测结果detect。

可变电阻存储器件100可以包括位线控制电路150。位线控制电路150可以被配置为减小流入位线bl<0:yh>的峰值电流，并且被定位在读取/写入电路140与连接到选中的位线的列开关块120之间。

位线控制电路150可以包括与相邻单元组mca_1对应的高电阻网络rh、与中间单元组mca_2对应的中间电阻网络rm、以及与远程单元组mca_3对应的低电阻网络rl。

当相邻单元组mca_1被选中时，高电阻网络rh可以减小当存储单元导通时被暂时施加的峰值电压和峰值电流。

类似地，当中间单元组mca_2和远程单元组mca_3被选中时，中间电阻网络rm和低电阻网络rl可以分别使当存储单元可被导通时暂时施加的峰值电压和峰值电流稳定。

图8示出了图示根据一些实施例的可变电阻存储器件的框图。图9示出了图示图8的行开关驱动电路的电路图。图10示出了图示图8中的控制逻辑电路的框图，图11示出了图示图10的驱动信号发生电路的框图。

参见图8，可变电阻存储器件100可以包括存储单元阵列110和控制电路块cb。

控制电路块cb可以包括列开关块120、行开关块130、读取/写入电路140、控制逻辑电路160、行开关驱动电路170、电流供应电路180和感测放大器190。

图8中所示的控制电路块cb的存储单元阵列110、列开关块120、行开关块130、读取/写入电路140、电流供应电路180和感测放大器190可以分别与图2所示的控制电路块cb的存储单元阵列110、列开关块120、行开关块130、读取/写入电路140、电流供应电路180和感测放大器190基本相同。因此，为了简洁而省略对控制电路块cb的存储单元阵列110、列开关块120、行开关块130、读取/写入电路140、电流供应电路180和感测放大器190的重复描述。

行开关驱动电路170可以连接在控制逻辑电路160和行开关块130之间。行开关驱动电路170可以响应于由控制逻辑电路160提供的驱动信号d_sel而向行开关块130提供第一电压vl或第二电压vh。

第一电压vl可以具有比第二电压vh的电压电平更低的电压电平。然而，第一电压vl和第二电压vh可以起到导通行开关块130中的nmos晶体管的作用。

参见图9，行开关驱动电路170可以包括：第一传输门tm1，其被配置为传输第一电压vl；以及第二传输门tm2，其被配置为传输第二电压vh。第一传输门tm1和第二传输门tm2可以响应于驱动信号d_sel和反向驱动信号/d_sel而被选择性地驱动，以将第一电压vl或第二电压vh传输到行开关块130。例如，当具有高电平的驱动信号d_sel被输入时，行开关驱动电路170可以向行开关块130提供第一电压vl。相反，当具有低电平的驱动信号d_sel被输入时，行开关驱动电路170可以向行开关块130提供第二电压vh。

参见图10，控制逻辑电路160可以从控制器50接收地址add、命令cmd和控制信号ctrl，以产生列选择信号cs<0:yh>、用于驱动读取/写入电路140的驱动控制信号op、以及用于驱动行开关驱动电路170的驱动信号d_sel。控制逻辑电路160可以包括驱动信号发生电路1620，所述驱动信号发生电路1620被配置为产生驱动信号d_sel。

参见图11，驱动信号发生电路1620可以接收相邻位线地址bl_add<0:yl>和相邻字线地址wl_add<0:xl>。例如，当相邻位线地址bl_add<0:yl>和相邻字线地址wl_add<0:xl>被使能为高电平时，驱动信号发生电路1620可以产生具有高电平的驱动信号d_sel。例如，驱动信号发生电路1620可以包括被配置为执行与(and)运算的逻辑电路。

当用于限定相邻单元组mca_1的相邻位线地址bl_add<0:yl>和相邻字线地址wl_add<0:xl>被使能时，驱动信号发生电路1620可以确定相邻单元组mca_1中的要被选中的存储单元以输出具有高电平的驱动信号d_sel。因此，行开关驱动电路170可以响应于具有高电平的驱动信号d_sel而将第一电压vl输出为行选择信号rs<0:xl>。

因此，连接到相邻单元组mca_1中的字线的行开关可以通过第一电压vl而被导通。因为对应于行开关的nmos晶体管可以接收低于第二电压vh的第一电压vl作为栅极电压，所以nmos晶体管可以通过相比于利用第二电压vh来操作nmos晶体管的驱动力更低的驱动力来操作。因此，当峰值电流从电流供应电路180流出时，因为可以利用相对低的驱动力来操作行开关，峰值电流可以减小。

当相邻单元组mca_1中的字线外部的字线wl<xl+1:xh>被驱动时，驱动信号发生电路1620可以输出低驱动信号d_sel。因此，行开关驱动电路170可以响应于低驱动信号d_sel来提供相对高的第二电压vh作为行选择信号rs<xl+1:xh>。用于驱动中间单元组mca_2和远程单元组mca_3的行开关可以利用比第一电压vl更高的第二电压vh而通过相对高的驱动力来驱动。结果，足量的字线电压可以被提供给对应的字线。

图12示出了图示根据一些实施例的可变电阻存储器件的框图，图13示出了图示图12中的控制逻辑电路的框图。

参见图12，除了控制电路块cb之外，可变电阻存储器件100可以具有与图2和图8中的那些配置基本相同的配置。

图12的控制电路块cb可以包括：列开关块120、行开关块130、读取/写入电路140、位线控制电路150、控制逻辑电路160、行开关驱动电路170、电流供应电路180和感测放大器190。即，图12的可变电阻存储器件100的控制电路块cb可以包括位线控制电路150，所述位线控制电路150被配置为根据存储单元的位置来控制施加到位线bl<0:yh>的电压(电流)，并且包括对应于字线控制电路的行开关驱动电路170，所述字线控制电路被配置为控制施加到字线wl<0:xh>的电压(电流)。

参见图13，控制逻辑电路160可以包括选择信号发生电路1610和驱动信号发生电路1620。选择信号发生电路1610可以具有与针对图7所描述的基本相同的配置。驱动信号发生电路1620可以具有与针对图11所描述的基本相同的配置。

在一些实施例中，因为可变电阻存储器件100可以包括位线控制电路150和行开关驱动电路170，所以当相邻单元组mca_1中的存储单元被选中时，可以同时控制位线的电压(电流)和字线的电压(电流)。因此，当相邻单元组mca_1中的存储单元mc被选中时，可以有效地减小在相邻单元区域中产生的峰值电流。

例如，当相邻单元组mca_1中的存储单元mc被选中时，位线控制电路150可以被驱动以将高电阻网络rh与对应的位线连接。因此，可以通过高电阻网络rh来减小施加到对应的位线的电压(电流)。同时，因为选中的存储单元mc的字线可以由第一电压vl来驱动，所以所述字线可以由相对低的驱动力来驱动。因此，尽管字线的电压可能被降低到相对低的电平以产生峰值电流，但是位线和字线之间的电压差δv可以不急剧增加。

图14示出了图示根据一些实施例的可变电阻存储器件中的随时间流逝的单元电流的曲线图，图15示出了图示根据一些实施例的控制逻辑电路的框图。

参见图14，当选中的可变电阻存储单元中的位线和字线之间的电压差产生时，选中的可变电阻存储单元可以导通。此外，根据设置数据的写入电流iwt可以被施加到位线。然而，当存储单元被选中时，峰值电流p可能被暂时施加。在相邻单元组mca_1的存储单元中，峰值电流p可能会意想不到地高。

在一些实施例中，可以在可产生峰值电流的瞬时期间控制施加到相邻单元组mca_1中的位线和字线的电压/电流。

在一些实施例中，可以基于感测放大器190的感测结果detect来控制存储单元的导通定时，所述存储单元的导通定时用于控制施加到相邻单元组mca_1中的位线和字线的电压/电流。

参见图15，控制逻辑电路160a可以包括选择信号发生电路1610a和驱动信号发生电路1620a。

选择信号发生电路1610a可以包括第一选择信号发生电路1612a、第二选择信号发生电路1614a和第三选择信号发生电路1616a。

第一选择信号发生电路1612a可以接收相邻位线地址bl_add<0:yl>、相邻字线地址wl_add<0:xl>、感测结果detect和时间控制信号ts以产生第零电阻选择信号rsel<0>。

第二选择信号发生电路1614a可以接收中间位线地址bl_add<yl+1:ym>、中间字线地址wl_add<xl+1:xm>、感测结果detect和时间控制信号ts以产生第一电阻选择信号rsel<1>。

第三选择信号发生电路1616a可以接收远程位线地址bl_add<ym+1:yh>、远程字线地址wl_add<xm+1:xh>、感测结果detect和时间控制信号ts以产生第二电阻选择信号rsel<2>。

感测结果detect可以由感测放大器190提供。时间控制信号ts可以由定时器电路161提供。定时器电路161可以包括通常使用的定时电路。

当对应的位线地址、对应的字线地址、从感测放大器190输出的感测结果detect、和时间控制信号ts被使能时，第一至第三选择信号发生电路1612a、1614a和1616a可以选择性地将电阻选择信号rsel<0:2>使能。因此，位线控制电路150可以根据选中的存储单元的位置来以预定的时间控制施加到位线bl<0:yh>的电压。

本文中关于参数所使用的“预定”一词、例如预定的时间，意味着在过程或算法中使用该参数之前确定该参数的值。对于一些实施例，在过程或算法开始之前确定参数的值。在其他实施例中，在过程或算法期间、但在参数被用于该过程或算法之前确定该参数的值。

驱动信号发生电路1620a可以接收相邻位线地址bl_add<0:yl>、相邻字线地址wl_add<0:xl>、感测结果detect和时间控制信号ts。当相邻位线地址bl_add<0:yl>、相邻字线地址wl_add<0:xl>、感测结果detect和时间控制信号ts被使能时，驱动信号发生电路1620a可以产生用于将第一电压vl输出为低电压的驱动信号d_sel。也就是，当从感测放大器190所输出的感测结果detect检测到存储单元的导通定时时，驱动信号d_sel可以以由定时器电路161设置的时间而被使能。因此，当存储单元导通时，可以根据存储单元的位置以预定的时间来控制施加到字线wl<0:xh>的电压。

在一些实施例中，可以基于可产生峰值电流时的时间来设置定时器电路161的设置时间。因此，仅在存储单元mc导通时和紧接在存储单元mc导通之后控制位线电压(电流)和字线电压(电流)。结果，可以在否则将会产生峰值电流的时间期间控制位线电压(电流)和字线电压(电流)。无论如何，足量的写入电流被提供用于写入操作。

图16示出了图示图15的定时器电路161的电路图。

参见图16，定时器电路161可以包括第一比较器com1、第二比较器com2、第一开关n1和第二开关n2。

第一比较器com1可以被配置为接收感测结果detect作为第一输入以及接收参考电压vref作为第二输入。第二比较器com2可以被配置为接收参考电压vref作为第一输入以及接收感测结果detect作为第二输入。对于一个实施例，参考电压vref可以对应于正常的写入电压。

第一开关n1可以从第一比较器com1接收输出信号。第二开关n2可以从第二比较器com2接收输出信号。

当感测结果detect高于所述正常的写入电压时，第一比较器com1可以产生具有高电平的输出信号。第一开关n1可以被导通以将驱动电压vdd输出为对应于峰值电流检测信号的时间控制信号ts。

当感测结果detect低于所述正常的写入电压时，第二比较器com2可以产生具有高电平的输出信号。第二开关n2可以被导通以将接地电压vss输出为时间控制信号ts。因此，当感测结果detect不小于所述正常的写入电压时，可以在会产生峰值电流p的时间期间通过脉冲时间控制信号ts来控制施加到位线和/或字线的电压(电流)。

此外，在一些实施例中，定时器电路161可以设置电阻选择信号rsel<0:2>和驱动信号d_sel的使能区段。替代地，电阻选择信号rsel<0:2>和驱动信号d_sel可以在感测结果detect被使能的时间期间被使能。

根据一些实施例，当可变电阻存储单元导通时，可以选择性地或同时地控制施加到相邻单元组中的位线和字线的电压(电流)。因此，可以减少当存储单元导通时暂时产生的峰值电流所引起的故障。

本教导的上述实施例旨在说明而非限制本教导。各种替代和等同的实施例是可能的。本教导不受本文描述的实施例的限制。本教导也不限于任何特定类型的半导体器件。根据本公开，其他添加、减少或修改是可能的，并且旨在落入所附权利要求的范围内。