一种摆率和电阻可调的离线驱动装置制造方法
【专利摘要】本发明提出了一种摆率和电阻可调的离线驱动装置，其包括驱动电路和前驱动电路，该驱动电路包括上拉系统、下拉系统和可变电阻。前驱动电路与驱动电路相连，该前驱动电路包括上拉前驱动和下拉前驱动。在上拉前驱动和下拉前驱动的输出端之间并联有能够实现导通和截止的电阻串。本发明的摆率和电阻可调的离线驱动装置在驱动电路里设置可变电阻，并且在前驱动电路里设置能够实现导通和截止的上拉电阻串和下拉电阻串，本发明通过组合前驱动电路和驱动电路的电阻来实现摆率和电阻可调的功能，同时能够减小版图和PAD电容。
【专利说明】-种摆率和电阻可调的离线驱动装置
【技术领域】
[0001] 本发明涉及接口电路【技术领域】，特别地涉及一种摆率和电阻可调的离线驱动装 置。
【背景技术】
[0002] 通常PCB电路板（Printed Circuit Board，印刷电路板）的电阻匹配为50欧姆， 但是由于工艺、材料及应用环境的不同，其变化范围为20欧姆到65欧姆。在电路设计和工 作中，0⑶(Off-chip-driver，离线驱动）的输出电阻应该满足PCB的电阻特性，以便减小信 号的反射。另外，电路芯片工作在特定的频率时，0CD应选择相对应的摆率，以便减小噪声。
[0003] 通常情况下，一个0⑶只能满足一种阻抗匹配的要求，对于不同阻值的电阻，例 如：20欧姆，35欧姆，50欧姆，65欧姆，一种解决方法是准备多个0CD来支持不同的阻抗匹 配，这种方法需要的0CD较多，不利于简化电路、节约成本；另一种解决方法是采用一个具 有电阻可编程能力的0CD来支持不同的阻抗匹配，但这种0CD需要同时改变摆率。
[0004] 由此可见，理想的0CD应当具有独立的电阻和摆率可调功能。目前常用的实施方 法为用多个前驱动和驱动组合的方法来实现摆率和电阻的可调，但这样会带来版图和PAD 电容过大的问题。因此，设计既能减小版图和PAD电容，又能实现摆率和电阻可调的0CD是 一个亟需解决的技术问题。
【发明内容】
[0005] 本发明旨在至少解决现有技术中存在的技术问题，特别创新地提出了一种摆率和 电阻可调的离线驱动装置。
[0006] 为了实现本发明的上述目的，本发明提供了一种摆率和电阻可调的离线驱动装 置，其包括：驱动电路，所述驱动电路包括η条输出支路，所述第X条输出支路包括上拉系统 U〈x>、下拉系统D〈x>和可变电阻Rv ;前驱动电路，所述前驱动电路与所述驱动电路相连，所 述前驱动电路包括上拉前驱动和下拉前驱动，所述上拉前驱动和下拉前驱动分别具有η个 输出端，所述上拉前驱动的X个输出端PU〈1:χ>分别与所述驱动电路的上拉系统U〈x>相 连，所述下拉前驱动的X个输出端ro〈i :x>分别与所述驱动电路的下拉系统D〈x>相连；在 所述上拉前驱动的η个输出端之间并联有至多n-1个能够实现导通和截止的上拉电阻串 RU〈y>，所述上拉电阻串RU〈y>串联有n-1个电阻，所述上拉电阻串RU〈y>在上拉前驱动的 第z个输出端和第z+1个输出端之间连接有电阻RU〈y，z>，在所述下拉前驱动的η个输出端 之间并联有至多n-1个能够实现导通和截止的下拉电阻串RD〈y>，所述下拉电阻串RD〈y>串 联有n-1个电阻，所述下拉电阻串RD〈y>在下拉前驱动的第z个输出端和第z+1个输出端之 间连接有电阻RD〈y，z>，所述η为正整数，所述X = 1，2,......，η，所述y = 1，2,......， n-1, z = 1,2,......，n-l〇
[0007] 本发明的摆率和电阻可调的离线驱动装置在驱动电路里设置可变电阻，并且在前 驱动电路里设置能够实现导通和截止的上拉电阻串和下拉电阻串，本发明通过组合前驱动 电路和驱动电路的电阻来实现摆率和电阻可调的功能，同时能够减小版图和PAD电容。
[0008] 在本发明的优选实施例中，在所述驱动电路的η条输出支路上，上拉系统U〈x>通 过传输门TU〈x>与上拉前驱动相连，下拉系统D〈x>通过传输门TD〈x>与下拉前驱动相连， 所述η为正整数，所述x = 1,2,......,η。
[0009] 本发明的驱动电路通过传输门实现上拉系统和下拉系统的使能和失效，取代了传 统串联开关的模式，减小了版图和PAD电容。
[0010] 在本发明的优选实施例中，上拉前驱动的电阻RU〈y，z>串联有传输门TM_ SLEWU〈y，z>，在所述上拉电阻串RU〈y>上串联的传输门组成传输门阵列TM_SLEWU〈y>，所述 下拉前驱动的电阻RD〈y，z>串联有传输门TM_SLEWD〈y，z>，在所述下拉电阻串RD〈y>上串 联的传输门组成传输门阵列TM_SLEWD〈y>，所述η为上拉前驱动或下拉前驱动的输出端的 数目，所述 y = 1，2,......，n-1，所述 z = l，2,......，n_l。
[0011] 本发明前驱动电路中的半锁存电路能够迅速并彻底地打开驱动电路中的与之相 连的上拉系统或下拉系统内的晶体管，减小交叉电流，同时，本发明通过传输门和电阻串联 实现组合支路的方式，能够有效减少前驱动电路支路条数，从而减小了版图。
[0012] 本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变 得明显，或通过本发明的实践了解到。
【专利附图】
【附图说明】
[0013] 本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变 得明显和容易理解，其中 ：
[0014] 图1是现有技术中典型的离线驱动框架图；
[0015] 图2是现有技术中1?噪声的如驱动电路的电路图；
[0016] 图3是现有技术中低噪声的前驱动电路的电路图；
[0017] 图4是现有技术中的驱动电路的电路图；
[0018] 图5是本发明摆率和电阻可调的离线驱动装置的前驱动电路的一种优选实施方 式的电路图
[0019] 图6是本发明摆率和电阻可调的离线驱动装置的驱动电路的一种优选实施方式 的电路图。
[0020] 附图标记：
[0021] 11电平转换器；12前驱动电路；13驱动电路；14原始数据；15使能信号；
[0022] 16上拉晶体管的输入信号；17下拉晶体管的输入信号；18输出信号；
[0023] 21原始数据；22上拉前驱动的使能信号；23下拉前驱动的使能信号；
[0024] 24上拉前驱动的输出信号；25下拉前驱动的输出信号；
[0025] 31上拉晶体管的输入信号；32下拉晶体管的输入信号；41上拉晶体管；
[0026] 42下拉晶体管；43电阻；51电阻串和与其相连的传输门阵列；
[0027] 52半锁存电路。
【具体实施方式】
[0028] 下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终 相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附 图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
[0029] 在本发明的描述中，需要理解的是，术语"纵向"、"横向"、"上"、"下"、"前"、"后"、 "左"、"右"、"坚直"、"水平"、"顶"、"底" "内"、"外"等指示的方位或位置关系为基于附图所 示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装 置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限 制。
[0030] 在本发明的描述中，除非另有规定和限定，需要说明的是，术语"安装"、"相连"、 "连接"应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可 以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据 具体情况理解上述术语的具体含义。
[0031] 图1是现有技术中典型的离线驱动框架图，从图中可见，现有技术中典型的离线 驱动包含三个电路模块，具体是电平转换器11，前驱动电路12和驱动电路13。在通常情况 下，离线驱动内部与外部的电源电压不一致，所以，使用电平转换器11来使离线驱动内部 与外部电平一致。当前驱动电路的使能信号15为高时，前驱动电路12使能，当前驱动电路 的使能信号15为低时，前驱动电路12失效。当前驱动电路12使能时，原始数据14经过前 驱动电路12产生驱动电路13的上拉晶体管的输入信号16和下拉晶体管的输入信号17,再 经过驱动电路13后变为输出信号18。
[0032] 图2是现有技术中1?噪声的如驱动电路的电路图，图2 (a)是如驱动电路中对应驱 动电路的上拉晶体管的部分，这里称为上拉前驱动，由与非门组成，图2(b)是前驱动电路 中对应驱动电路的下拉晶体管的部分，这里称为下拉前驱动，由或非门组成。当原始数据21 和上拉前驱动的使能信号22同时为高时，与非门的输出信号变低，即上拉前驱动的输出信 号24变低，驱动电路的上拉晶体管打开。下拉前驱动的使能信号23与上拉前驱动的使能 信号22互反，当下拉前驱动的使能信号23和原始数据21同时为低时，或非门的输出信号 变高，即下拉前驱动的输出信号25变高，驱动电路的下拉晶体管打开。图2所示的这种结 构能够减小驱动电路的交叉电流，但是会产生比较大的di/dt噪声。
[0033] 图3是现有技术中低噪声的前驱动电路的电路图，图3 (a)是前驱动电路中对应驱 动电路的上拉晶体管的部分，图3(b)是前驱动电路中对应驱动电路的下拉晶体管的部分， 这种前驱动电路通过电阻来调节RC时间常数，分时输出驱动电路的上拉晶体管的输入信 号31和驱动电路的下拉晶体管的输入信号32,从而减少di/dt噪声。
[0034] 图4是现有技术中的驱动电路的电路图，图4 (a)是对应于图2所示前驱动电路的 驱动电路，由上拉晶体管41和下拉晶体管42组成，电阻43可以用来调节输出电阻。图4(b) 是对应于图3所示的前驱动电路的驱动电路，该驱动电路含有4条支路，通过分时段打开或 关断上拉晶体管的输入信号PU〈0: 3>和下拉晶体管的输入信号ΗΚ0: 3>的方式来减小di/ dt。在这个驱动电路中，含有4个电阻实现输出阻抗的匹配。
[0035] 如果一个前驱动电路是图3(b)所示的结构，由1个逻辑门和3个电阻组成，同时 有4个输出。那么，如果要实现1/3,1/2,1和1.5倍的摆率，就需要4种前驱动电路。摆率 与前驱动电路的电阻为互反关系，大阻值对应小摆率，小阻值对应大摆率，那么驱动电路的 上拉晶体管和下拉晶体管的前面就需要4个开关来选择相对于的摆率。同时，由于前驱动 电路中的电阻可能过高，不可能确保上拉晶体管的输入信号彻底打开上拉晶体管，也不可 能确保下拉晶体管的输入信号彻底打开下拉晶体管。
[0036] 为此，本发明提供了一种摆率和电阻可调的离线驱动装置，其包括驱动电路，该驱 动电路包括η条输出支路，第X条输出支路包括上拉系统U〈x>、下拉系统D〈x>和可变电阻 Rv。在本实施方式中，上拉系统U〈x>由至少一组P型场效应晶体管组成，下拉系统D〈x>由 至少一组N型场效应晶体管组成，每一组N型场效应晶体管包括至少一个N型场效应晶体 管，每一组P型场效应晶体管包括至少一个P型场效应晶体管，可变电阻Rv由至少一组并 联电阻构成，所述一组并联电阻至少由两个电阻并联而成，可以通过控制晶体管实现并联 电阻的导通和切断，，也可以通过开关控制导通或切断。该摆率和电阻可调的离线驱动还包 括前驱动电路，该前驱动电路与驱动电路相连，前驱动电路包括上拉前驱动和下拉前驱动， 上拉前驱动和下拉前驱动分别具有η个输出端，上拉前驱动的X个输出端PU〈1 :X>分别与 驱动电路的上拉系统U〈x>相连，下拉前驱动的X个输出端HK1: x>分别与驱动电路的下拉 系统D〈x>相连。在上拉前驱动的η个输出端之间并联有至多n-Ι个能够实现导通和截止 的上拉电阻串RU〈y>，上拉电阻串RU〈y>串联有n-Ι个电阻，上拉电阻串RU〈y>在上拉前驱 动的第z个输出端和第z+1个输出端之间连接有电阻RU〈y，z>，在下拉前驱动的η个输出 端之间并联有至多n-Ι个能够实现导通和截止的下拉电阻串RD〈y>，下拉电阻串RD〈y>串联 有n-Ι个电阻，下拉电阻串RD〈y>在下拉前驱动的第z个输出端和第z+1个输出端之间连 接有电阻RD〈y，z>。
[0037] 上拉前驱动的电阻RU〈y，z>串联有传输门TM_SLEWU〈y，z>，在上拉电阻串RU〈y>上 串联的传输门组成传输门阵列TM_SLEWU〈y>，下拉前驱动的电阻RD〈y，z>串联有传输门TM_ SLEWD〈y，z>，在下拉电阻串RD〈y>上串联的传输门组成传输门阵列TM_SLEWD〈y>。在本实 施方式中，上拉前驱动的电阻RU〈y，z>与下拉前驱动的电阻RD〈y，z>的阻值相等，传输门阵 列TM_SLEWU〈y>和传输门阵列TM_SLEWD〈y>内所有的传输门的使能信号相同。在驱动电路 的η条输出支路上，上拉系统U〈x>通过传输门TU〈x>与上拉前驱动相连，下拉系统D〈x>通 过传输门TD〈x>与下拉前驱动相连，传输门TU〈x>和传输门TD〈x>的使能信号互反，其中， η 为正整数，x=l,2,......, n〇 y = l,2,......,n_l〇 z = l,2,......,n_l〇
[0038] 在本发明的一种优选实施方式中，取n为4,即驱动电路包括4条输出支路，上拉前 驱动和下拉前驱动分别具有4个输出端，图5是这种优选实施方式的前驱动电路的电路图， 图6是这种优选实施方式的驱动电路的电路图。从图中可见，上拉前驱动和下拉前驱动分 别具有3个电阻串，每个电阻串串联有3个电阻，每个电阻串联有一个传输门，在本实施方 式中，上拉前驱动的电阻RU〈y，z>与下拉前驱动的电阻RD〈y，z>的阻值相等，在上拉电阻 串RU〈y>上串联的传输门阵列TM_SLEWU〈y>与下拉电阻串RD〈y>上串联的传输门阵列TM_ SLEWD〈y>内的所有传输门的使能信号相同，其中y=l，2,3。z = l，2,3。
[0039] 在图5(a)中，由电阻串和传输门组成的单元51，晶体管P〈5>和晶体管N〈5:8>组 成半锁存电路52,能够加速上拉前驱动的输出信号PU〈1:3>变低，从而确保迅速并彻底的 打开驱动电路的上拉系统，减小交叉电流。本发明通过在上拉前驱动的输出端之间设置电 阻串，通过对电阻进行选择，组合支路的方式，有效地把电阻串从4条减小到3条。上拉前驱 动根据选通不同的电阻串组合，从而改变时间常数，使上拉前驱动的输出端输出四种摆率。 下拉前驱动的输出端之间也设置电阻串，通过对电阻进行选择，组合支路的方式，有效地把 电阻串从4条减小到3条。下拉前驱动根据接入电阻中的电路不同，下拉前驱动的输出端 也输出4种摆率。
[0040] 表1是常见的摆率可调设计和本发明摆率可调设计中电阻的阻值选择，表中数 字表示阻值比例关系。从表中可见，本发明前驱动电路通过传输门阵列TM_SLEWU〈1>、TM_ SLEWU〈2>、TM_SLEWU〈3> 和传输门阵列 TM_SLEWD〈1>、TM_SLEWD〈2>、TM_SLEWD〈3> 对电阻进 行选择，有效地把电阻串从4条减小到3条。本发明中，当要实现1/3的摆率时，传输门阵 列 TM_SLEWU〈1> 和传输门阵列 TM_SLEWD〈1> 导通，传输门阵列 TM_SLEWU〈2>、TM_SLEWU〈3> 和传输门阵列TM_SLEWD〈2>、TM_SLEWD〈3>截止，上拉前驱动中接入电路中的电阻是RU〈1、 1>、冊〈1、2>、冊〈1、3>，即电阻串冊〈1>，下拉前驱动中接入电路中的电阻是1?〈1、1>、1?〈1、 2>、RD〈1、3>，即电阻串RD〈1>。当要实现1. 5倍的摆率时，传输门阵列TM_SLEWU〈2>、TM_ SLEWU〈3>和传输门阵列TM_SLEWD〈2>、TM_SLEWD〈3>导通，传输门阵列TM_SLEWU〈1>和传输 门阵列TM_SLEWD〈1>截止，上拉前驱动中接入电路中的电阻是电阻串RU〈2>、RU〈3>，下拉前 驱动中接入电路中的电阻串是RD〈2>、RD〈3>。
[0041] 表1可编程摆率设计
[0042] (a)常见摆率可调设计
[0043]
【权利要求】
1. 一种摆率和电阻可调的离线驱动装置，其特征在于，包括： 驱动电路，所述驱动电路包括η条输出支路，所述第X条输出支路包括上拉系统U〈x>、 下拉系统D〈x>和可变电阻Rv ; 前驱动电路，所述前驱动电路与所述驱动电路相连，所述前驱动电路包括上拉前驱动 和下拉前驱动，所述上拉前驱动和下拉前驱动分别具有η个输出端，所述上拉前驱动的X个 输出端TO〈1: χ>分别与所述驱动电路的上拉系统U〈x>相连，所述下拉前驱动的X个输出端 PD〈1 :X>分别与所述驱动电路的下拉系统D〈x>相连； 在所述上拉前驱动的η个输出端之间并联有至多n-1个能够实现导通和截止的上拉电 阻串RU〈y>，所述上拉电阻串RU〈y>串联有n-1个电阻，所述上拉电阻串RU〈y>在上拉前驱 动的第z个输出端和第z+1个输出端之间连接有电阻RU〈y，z>，在所述下拉前驱动的η个 输出端之间并联有至多n-1个能够实现导通和截止的下拉电阻串RD〈y>，所述下拉电阻串 RD〈y>串联有n-1个电阻，所述下拉电阻串RD〈y>在下拉前驱动的第z个输出端和第z+1个 输出端之间连接有电阻RD〈y, z>,所述η为正整数，所述X = 1,2,......，η,所述y = 1, 2,......, n-1,所述 z = 1,2,......, n-1 〇
2. 如权利要求1所述的摆率和电阻可调的离线驱动装置，其特征在于，所述上拉前驱 动的电阻RU〈y，ζ>串联有传输门TM_SLEWU〈y，ζ>，在所述上拉电阻串RU〈y>上串联的传输门 组成传输门阵列TM_SLEWU〈y>，所述下拉前驱动的电阻RD〈y，z>串联有传输门TM_SLEWD〈y， z>，在所述下拉电阻串RD〈y>上串联的传输门组成传输门阵列TM_SLEWD〈y>，所述η为上拉 前驱动或下拉前驱动的输出端的数目，所述y = 1，2,......，n-1，所述z = 1，2,......， n~l 〇
3. 如权利要求2所述的摆率和电阻可调的离线驱动装置，其特征在于，所述传输门阵 列TM_SLEWU〈y>和传输门阵列TM_SLEWD〈y>内所有的传输门的使能信号相同。
4. 如权利要求1或2所述的摆率和电阻可调的离线驱动装置，其特征在于，所述上拉 前驱动的电阻RU〈y，z>与下拉前驱动的电阻RD〈y，z>的阻值相等，所述y = 1，2,......， n-1，所述 z = l，2,......，n-l〇
5. 如权利要求1所述的摆率和电阻可调的离线驱动装置，其特征在于，在所述驱动电 路的η条输出支路上，上拉系统U〈x>通过传输门TU〈x>与上拉前驱动相连，下拉系统D〈x> 通过传输门TD〈x>与下拉前驱动相连，所述η为正整数，所述X = 1,2,......, η。
6. 如权利要求5所述的摆率和电阻可调的离线驱动装置，其特征在于，所述传输门 TU〈x>和传输门TD〈x>的使能信号互反，所述χ=1，2,......，η。
7. 如权利要求1所述的摆率和电阻可调的离线驱动装置，其特征在于，所述可变电阻 RV由至少一组并联电阻构成，所述一组并联电阻至少由两个电阻并联而成，通过控制晶体 管实现并联电阻的导通和切断。
8. 如权利要求1所述的摆率和电阻可调的离线驱动装置，其特征在于，所述上拉系统 U〈x>由至少一组P型场效应晶体管组成，所述下拉系统D〈x>由至少一组N型场效应晶体管 组成，所述每一组N型场效应晶体管包括至少一个N型场效应晶体管，所述每一组P型场效 应晶体管包括至少一个P型场效应晶体管，所述X = 1，2,......，η,所述η为驱动电路的 输出支路条数。
【文档编号】H03K19/094GK104104383SQ201310121466
【公开日】2014年10月15日 申请日期:2013年4月9日 优先权日:2013年4月9日
【发明者】中村裕, 焦歆, 程志渊, 周忠玲, 其他发明人请求不公开姓名 申请人:北京时代全芯科技有限公司