半导体系统及其操作方法与流程

本公开的各种实施方式涉及半导体技术，更具体地，涉及一种非易失性存储器设备以及包括该非易失性存储器设备的半导体系统。

背景技术：

电子装置包括大量电子元件，并且计算机系统包括大量半导体设备，各个半导体设备包括半导体。计算机系统可包括存储器设备。动态随机存取存储器(dram)由于其以快速和稳定的速度存储和输出数据并且随机存取的优点而广泛用作通用存储器设备。然而，由于具有包括电容器的存储器单元，dram是易失性的，当断电时丢失所存储的数据。公开了闪存设备以用于克服该缺点。由于具有包括浮栅的存储器单元，闪存设备是非易失性的，即使当断电时也保持所存储的数据。然而，与dram相比，闪存设备具有以较低的速度存储和输出数据并且不是随机存取的缺点。

最近公开了诸如相变ram、磁ram、电阻ram和铁电ram的下一代存储器设备，其具有快速操作速度和非易失性特性的优点。具体地，pram具有包括硫属化物的相变存储器单元并且能够通过改变存储器单元的电阻值来存储数据。

技术实现要素：

在本公开的实施方式中，一种半导体系统可包括非易失性存储器设备和存储控制器。非易失性存储器设备可被配置为基于恢复命令信号执行漂移恢复操作。存储控制器可被配置为测量非易失性存储器设备的断电时间并基于断电时间生成恢复命令信号。

在本公开的实施方式中，一种半导体系统可包括非易失性存储器设备和存储控制器。非易失性存储器设备可被配置为基于恢复命令信号执行漂移恢复操作。存储控制器可被配置为基于非易失性存储器设备的断电时间和半导体系统的温度变化来计算阈值电压变化，并且基于阈值电压变化来生成恢复命令信号。

在本公开的实施方式中，一种操作半导体系统的方法可包括以下步骤：当非易失性存储器设备掉电时，由存储控制器测量非易失性存储器设备的断电时间。该方法可包括以下步骤：由存储控制器基于断电时间计算阈值电压变化。该方法可包括以下步骤：由存储控制器基于阈值电压变化确定是否需要漂移恢复。并且，该方法可包括以下步骤：基于确定非易失性存储器设备何时上电的结果，由存储控制器发送恢复命令信号和正常命令信号。

附图说明

图1是例示根据本公开的实施方式的半导体系统的配置的图。

图2是例示根据存储器单元的电阻分布的存储器单元的阈值电压的图。

图3和图4是例示根据本公开的实施方式的半导体系统的操作的流程图。

图5是例示根据本公开的实施方式的半导体系统的配置的图。

图6示出例示包括根据实施方式的半导体存储器设备的存储卡的图。

图7示出帮助说明包括根据实施方式的半导体存储器设备的电子设备的框图。

图8示出例示包括根据实施方式的半导体存储器设备的数据存储装置的框图。

图9示出例示包括根据实施方式的半导体存储器设备的电子系统的框图。

具体实施方式

以下，将在下面通过实施方式参照附图描述根据本公开的半导体设备。

图1是例示根据本公开的实施方式的半导体系统1的配置的图。参照图1，半导体系统1可包括第一半导体设备110和第二半导体设备120。第一半导体设备110可提供第二半导体设备120操作所需的各种控制信号。第一半导体设备110可包括各种类型的设备。例如，第一半导体设备110可以是诸如中央处理单元(cpu)、图形处理单元(gpu)、多媒体处理器(mmp)、数字信号处理器、应用处理器(ap)和存储控制器的主机设备。第二半导体设备120可以是存储器设备。第二半导体设备120可包括非易失性存储器设备。非易失性存储器设备可包括只读存储器(rom)、可编程rom(prom)、电可擦除可编程rom(eeprom)、电可编程rom(eprom)、闪存、相变存储器(pcm)、磁ram(mram)、电阻ram(rram)、铁电ram(fram)等。在实施方式中，第二半导体设备120可以是具有各自包括相变物质的存储器单元的pram。

第二半导体设备120可通过多条总线联接到第一半导体设备110。所述多条总线可以是用于信号传输的信号传输路径、链路或通道。所述多条总线可包括命令总线、地址总线、时钟总线、数据总线等。命令总线、地址总线和时钟总线可以是单向总线，数据总线可以是双向总线。图1仅示例性地例示联接在第一半导体设备110和第二半导体设备120之间的命令总线101和数据总线102。第二半导体设备120可通过命令总线101接收从第一半导体设备110提供的命令信号cmd。第二半导体设备120可通过数据总线102联接到第一半导体设备110，可接收从第一半导体设备110提供的数据dq，并且可将数据dq发送到第一半导体设备110。

在实施方式中，从第一半导体设备110通过命令总线101提供给第二半导体设备120的命令信号cmd可至少包括恢复命令信号drc和正常命令信号。恢复命令信号drc可指示第二半导体设备120执行漂移恢复操作以补偿电阻漂移。正常命令信号可指示第二半导体设备120执行正常操作。正常操作可包括读操作和写操作。正常命令信号可包括指示第二半导体设备120执行写操作的写命令信号wt以及指示第二半导体设备120执行读操作的读命令信号rd。响应于恢复命令信号drc，第二半导体设备120可执行漂移恢复操作，并且当漂移恢复操作完成时可通过数据总线102向第一半导体设备110提供恢复完成信号dre。

参照图1，第二半导体设备120可包括存储器单元阵列121、写电路122和读电路123。存储器单元阵列121可包括设置在行方向上的多条字线wl以及设置在列方向上的多条位线bl。存储器单元阵列121可包括分别联接到由多条字线wl和多条位线bl形成的交叉点的多个存储器单元mc。多个存储器单元mc中的每一个可以是包括相变物质的相变存储器单元。存储器单元mc可通过改变其电阻值来存储数据。例如，存储器单元mc可改变为低电阻状态或高电阻状态，从而根据电阻状态存储不同的数据。例如，存储器单元mc可以是在低电阻状态下存储设定数据的设定单元。存储器单元mc可以是在高电阻状态下存储重置数据的重置单元。在实施方式中，存储器单元mc可以是三个或更多个电阻状态中的一个，并且可根据这三个或更多个电阻状态来存储多个比特的数据。

写电路122和读电路123可共同联接到数据总线102。写电路122可通过数据总线102接收从第一半导体设备110提供的数据dq。写电路122可通过对存储器单元mc施加与数据dq对应的电压或电流来将数据dq存储到存储器单元阵列121中。写电路122可对要处于低电阻状态和/或设定状态的存储器单元mc执行设定写操作，并且可对要处于高电阻状态和/或重置状态的存储器单元mc执行重置写操作。

读电路123可感测存储在存储器单元阵列121中的数据。例如，读电路123可通过根据读电压检测存储器单元mc的电阻状态来输出数据dq。当存储器单元mc处于低电阻状态和/或设定状态时，读电路123可输出设定数据作为数据dq，并且当存储器单元mc处于高电阻状态和/或重置状态时，读电路123可输出重置数据作为数据dq。可通过数据总线102将数据dq提供给第一半导体设备110。

存储器单元mc可包括相变材料，并且因此，可根据时间或温度的变化发生电阻漂移。电阻漂移可表示存储器单元mc的电阻的增加。图2是例示根据存储器单元的电阻分布的存储器单元的阈值电压的图。参照图2，曲线图的x轴可表示电压。参照图2，低电阻状态下的存储器单元可以是设定单元setcells，高电阻状态下的存储器单元可以是重置单元resetcells。设定单元setcells的阈值电压可以是介于设定分布最小电压vsetmin和设定分布最大电压vsetmax之间的电压。重置单元resetcells的阈值电压可以是介于重置分布最小电压vrstmin和重置分布最大电压vrstmax之间的电压。参照图2，读基准电压vrdr可用于在设定单元setcells和重置单元resetcells之间进行区分。

参照图1和图2，读电路123可通过读基准电压vrdr检测存储器单元mc的电阻状态。读基准电压vrdr可具有介于设定分布最大电压vsetmax和重置分布最小电压vrstmin之间的电压电平，并且例如，可具有介于设定分布最大电压vsetmax和重置分布最小电压vrstmin之间的中间电平。写电压vwrt可用于改变存储器单元mc的电阻状态。写电路122可通过经由写电压vwrt导致存储器单元mc的回跳(snap-back)并施加编程电流以存储设定数据或重置数据来控制存储器单元mc处于低电阻状态或高电阻状态。写电压vwrt可具有高于重置分布最大电压vrstmax的电平以导致设定单元setcells和重置单元resetcells二者的回跳。写电压vwrt可具有接近重置分布最大电压vrstmax的电压电平以防止存储器单元mc的过重置。

随着时间飞逝而没有对存储器单元mc的正常操作(例如，读操作和写操作)，可能发生电阻漂移。即，可能发生存储器单元mc的电阻的增加。由于电阻漂移，设定单元setcells和重置单元resetcells的电阻和/或阈值电压可增加。例如，设定单元setcells的阈值电压可改变以成为第一漂移最小电压vdrmin1和第一漂移最大电压vdrmax1之间的电压，并且重置单元resetcells的阈值电压可改变以成为第二漂移最小电压vdrmin2和第二漂移最大电压vdrmax2之间的电压。第一漂移最大电压vdrmax1可增加以具有高于读基准电压vrdr的电平。当在发生电阻漂移之后根据读基准电压vrdr执行读操作时，漂移的设定单元setcells可被确定为处于高电阻状态和/或存储重置数据。因此，当发生电阻漂移时，可对漂移的设定单元setcells和漂移的重置单元resetcells执行漂移恢复操作。漂移的设定单元setcells和漂移的重置单元resetcells可通过漂移恢复操作返回到原始电阻状态。

漂移恢复操作可包括第一恢复操作和第二恢复操作中的至少一个。在第一恢复操作期间，可横跨存储器单元mc施加恢复电压vrc。恢复电压vrc可具有足够高的电压电平以导致处于低电阻状态和高电阻状态二者的存储器单元mc的回跳。例如，恢复电压vrc可具有高于第二漂移最大电压vdrmax2的电平以导致所有漂移的设定单元setcells和漂移的重置单元resetcells的回跳。写电路122可通过横跨存储器单元mc施加恢复电压vrc来执行第一恢复操作。

在第二恢复操作期间，可确定存储器单元mc的电阻状态，并且可根据该确定将数据重写到存储器单元mc中。第二恢复操作可以是刷新操作。在第二恢复操作期间，读电路123可使用漂移读电压vrdd来确定存储器单元mc的电阻状态。漂移读电压vrdd可高于读基准电压vrdr。例如，漂移读电压vrdd可具有介于第一漂移最大电压vdrmax1和第二漂移最小电压vdrmin2之间的电平。漂移读电压vrdd可具有介于第一漂移最大电压vdrmax1和第二漂移最小电压vdrmin2之间的中间电平。由于读电路123使用漂移读电压vrdd来执行读操作，所以读电路123可精确地确定漂移的存储器单元的先前电阻状态。即，由于漂移读电压vrdd，漂移的设定单元setcells可被确定为处于低电阻状态，漂移的重置单元resetcells可被确定为处于高电阻状态。写电路122可对被确定为设定单元setcells的存储器单元mc执行设定写操作，以将存储器单元mc的阈值电压改变为设定分布最小电压vsetmin和设定分布最大电压vsetmax之间的电压。写电路122可对被确定为重置单元resetcells的存储器单元mc执行重置写操作，以将存储器单元mc的阈值电压改变为重置分布最小电压vrstmin和重置分布最大电压vrstmax之间的电压。在实施方式中，漂移读电压vrdd可具有根据电阻漂移的程度动态地改变的电压电平。例如，随着存储器单元mc的电阻由于电阻漂移而变得更高，漂移读电压vrdd的电平可变得更高。漂移读电压vrdd的电平可由第一半导体设备110确定。

参照图1，第一半导体设备110可包括关断时间测量电路111、漂移确定电路112和命令发生电路113。关断时间测量电路111可测量第二半导体设备120的断电时间toff。断电时间toff可指示第二半导体设备120掉电的持续时间。当第二半导体设备120进入省电模式时，第二半导体设备120可掉电。省电模式可包括掉电模式、睡眠模式、待机模式、深度掉电模式等。在第二半导体设备120掉电的同时，第二半导体设备120不太可能执行诸如读操作和写操作的正常操作，因此，可能发生电阻漂移。关断时间测量电路111可接收掉电信号pwdn。关断时间测量电路111可在接收到掉电信号pwdn时对断电时间toff进行计数。关断时间测量电路111可输出与断电时间toff对应的时间信息time<0:n>(“n”是等于或大于1的整数)。时间信息time<0:n>可以是包括多个比特的数字代码信号。关断时间测量电路111还可接收上电信号pwup。上电信号pwup可指示第二半导体设备120退出省电模式。关断时间测量电路111可基于上电信号pwup将时间信息time<0:n>初始化。

漂移确定电路112可基于时间信息time<0:n>计算阈值电压变化。随着断电时间toff变得更大，漂移确定电路112可增加阈值电压变化，并且当阈值电压变化达到或超过阈值时，漂移确定电路112可启用恢复标志rcf。例如，漂移确定电路112可包括具有与时间信息time<0:n>对应的阈值电压变化的信息的表，并且当阈值电压变化根据该表达到或超过阈值时可启用恢复标志rcf。表中表示阈值电压变化的值可通过测试和/或仿真来获得。漂移确定电路112可接收从第二半导体设备120提供的恢复完成信号dre。基于恢复完成信号dre，漂移确定电路112可将阈值电压变化初始化，并且将恢复标志rcf初始化和/或禁用。图2所示的恢复电压vrc和漂移读电压vrdd可具有根据阈值电压变化而动态地改变的电平。漂移确定电路112还可生成用于确定恢复电压vrc和漂移读电压vrdd的电平的信息。

命令发生电路113可接收恢复标志rcf和上电信号pwup。当上电信号pwup被启用时，命令发生电路113可检测恢复标志rcf是否被启用。当恢复标志rcf被禁用时，命令发生电路113可生成正常命令信号并将正常命令信号提供给第二半导体设备120。命令发生电路113可通过将写命令信号wt和读命令信号rd提供给第二半导体设备120来控制第二半导体设备120执行写操作和读操作。当恢复标志rcf被启用时，命令发生电路113不太可能向第二半导体设备120提供正常命令信号。当恢复标志rcf被启用时，命令发生电路113可生成恢复命令信号drc并将恢复命令信号drc提供给第二半导体设备120。

参照图1，第一半导体设备110还可包括温度传感器114。温度传感器114可通过测量半导体系统1的温度来生成温度信息temp<0:m>(“m”是等于或大于1的整数)。温度信息temp<0:m>可以是包括多个比特的数字代码信号。温度传感器114可将温度信息temp<0:m>提供给漂移确定电路112。温度传感器114可生成具有根据半导体系统1的温度变化而变化的代码值的温度信息temp<0:m>。漂移确定电路112还可接收温度信息temp<0:m>。漂移确定电路112可基于温度信息temp<0:m>确定半导体系统1的温度是否在基准范围之外。基准范围可以是包括室温的预定范围。当半导体系统1的温度被确定为在基准范围之外时，漂移确定电路112可加速阈值电压变化。随着半导体系统1的温度被确定为进一步在基准范围之外，漂移确定电路112可进一步加速阈值电压变化。漂移确定电路112可包括具有温度变化量、随改变的温度逝去的时间等的信息的表。

图3和图4是例示根据本公开的实施方式的半导体系统1的操作的流程图。将参照图1至图4描述根据本公开的实施方式的半导体系统1的操作。参照图3，当第二半导体设备120进入掉电模式(s31)时，第一半导体设备110的关断时间测量电路111可基于掉电信号pwdn对断电时间toff进行计数。关断时间测量电路111可向漂移确定电路112提供与断电时间toff对应的时间信息time<0:n>(s32)。漂移确定电路112可基于时间信息time<0:n>计算阈值电压变化(s33)。此时，温度传感器114可将温度信息temp<0:m>提供给漂移确定电路112(s34)。漂移确定电路112可基于温度信息temp<0:m>以及时间信息time<0:n>计算阈值电压变化(s33)。

漂移确定电路112可基于阈值电压变化确定是否需要漂移恢复(s35)。当阈值电压变化为阈值或更小时，漂移确定电路112可保持恢复标志rcf禁用，并且可重复步骤s32至s25。当阈值电压变化大于阈值时，漂移确定电路112可启用恢复标志rcf(s36)。在接收到恢复完成信号dre时，漂移确定电路112可将恢复标志rcf初始化和/或禁用。

参照图4，当第二半导体设备120脱离掉电模式并上电(s41)时，命令发生电路113可基于上电信号pwup和恢复标志rcf生成命令信号cmd。命令发生电路113可基于恢复标志rcf是否被启用来生成命令信号cmd(s42)。当恢复标志rcf被启用时，命令发生电路113不太可能生成正常命令信号，并且可生成恢复命令信号drc并将恢复命令信号drc提供给第二半导体设备120。响应于恢复命令信号drc，第二半导体设备120可执行漂移恢复操作(s43)。在漂移恢复操作完成时，第二半导体设备120可向第一半导体设备110提供恢复完成信号dre，并且第一半导体设备110可针对恢复完成信号dre待命(s44)。当第一半导体设备110接收到恢复完成信号dre时，第一半导体设备110可向第二半导体设备120提供正常命令信号，并且第二半导体设备120可基于正常命令信号执行正常操作(s45)。当第二半导体设备120上电并且在步骤s42恢复标志rcf被禁用时，命令发生电路113不太可能生成恢复命令信号drc。命令发生电路113可生成正常命令信号并且可向第二半导体设备120提供正常命令信号。第二半导体设备120可执行正常操作而没有恢复操作(s45)。

图5是例示根据本公开的实施方式的半导体系统5的配置的图。参照图5，半导体系统5可包括存储控制器510以及多个非易失性存储器设备521、522和523。多个非易失性存储器设备521、522和523中的每一个可以是具有各自包括相变物质的存储器单元的pram。存储控制器510可控制多个非易失性存储器设备521、522和523中的每一个执行各种操作。尽管图5举例说明了包括第一至第三非易失性存储器设备521、522和523的半导体系统5，但是非易失性存储器设备521、522和523的数量将不限于此。半导体系统5可以是计算机系统内的子系统、用于存储大数据的存储设备或者存储类存储器。图1所示的第一半导体设备110可作为存储控制器510应用，并且图1所示的第二半导体设备120可作为第一至第三非易失性存储器设备521、522和523当中的一个应用。

存储控制器510可测量第一至第三非易失性存储器设备521、522和523的各个断电时间toff，并且可基于所测量的断电时间toff将恢复命令信号drc提供给第一至第三非易失性存储器设备521、522和523中的每一个。当第一至第三非易失性存储器设备521、522和523上电时，存储控制器510可将恢复命令信号drc提供给第一至第三非易失性存储器设备521、522和523。存储控制器510可检测第一至第三非易失性存储器设备521、522和523中的每一个中的阈值电压变化，并且可生成恢复命令信号drc以便于第一至第三非易失性存储器设备521、522和523中的一个或更多个执行漂移恢复操作。存储控制器510可将第一芯片选择信号cs1、第二芯片选择信号cs2和第三芯片选择信号cs3连同恢复命令信号drc一起提供。当第一芯片选择信号cs1被启用时，第一非易失性存储器设备521可基于恢复命令信号drc执行漂移恢复操作。当第二芯片选择信号cs2被启用时，第二非易失性存储器设备522可基于恢复命令信号drc执行漂移恢复操作。当第三芯片选择信号cs3被启用时，第三非易失性存储器设备523可基于恢复命令信号drc执行漂移恢复操作。

存储控制器510可根据阈值电压变化选择性地启用与执行漂移恢复操作的非易失性存储器设备有关的芯片选择信号cs。例如，当第一非易失性存储器设备521和第三非易失性存储器设备523要执行漂移恢复操作时，存储控制器510可连同恢复命令信号drc一起启用第一芯片选择信号cs1和第三芯片选择信号cs3。因此，第一非易失性存储器设备521和第三非易失性存储器设备523可基于恢复命令信号drc执行漂移恢复操作，而第二非易失性存储器设备522不执行漂移恢复操作。存储控制器510可向第二非易失性存储器设备522提供正常命令信号，并且当第一非易失性存储器设备521和第三非易失性存储器设备523执行漂移恢复操作时，第二非易失性存储器设备522可执行正常操作。

第一至第三非易失性存储器设备521、522和523可基于恢复命令信号drc执行漂移恢复操作，并且在恢复操作完成时，可向存储控制器510发送恢复完成信号dre1、dre2和dre3。基于恢复完成信号dre1、dre2和dre3，存储控制器510可将正常命令信号提供给第一至第三非易失性存储器设备521、522和523当中完成恢复操作的一个或更多个非易失性存储器设备以执行正常操作。例如，第一非易失性存储器设备521和第三非易失性存储器设备523正在执行恢复操作并且第二非易失性存储器设备522向存储控制器510提供恢复完成信号dre2，存储控制器510可将正常命令信号提供给第二非易失性存储器设备522。当第一非易失性存储器设备521和第三非易失性存储器设备523正在执行恢复操作时，第二非易失性存储器设备522可执行正常操作。

图6示出例示包括根据一些实施方式的半导体存储器设备的存储卡的图。参照图6，存储卡系统4100可包括控制器4110、存储器4120和接口构件4130。控制器4110和存储器4120可被配置为交换命令和/或数据。例如，存储器4120可用于存储要由控制器4110执行的命令和/或用户数据。

存储卡系统4100可将数据存储在存储器4120中或者将数据从存储器4120输出到外部。控制器4110可包括根据上述实施方式的第一半导体设备110以及存储控制器510。存储器4120可包括根据上述实施方式的第二半导体设备120以及非易失性存储器设备521、522和523中的至少一个。

接口构件4130可控制数据从/向外部的输入/输出。存储卡系统4100可以是多媒体卡(mmc)、安全数字卡(sd)或便携式数据存储装置。

图7示出帮助说明包括根据一些实施方式的半导体存储器设备的电子设备的框图。参照图7，电子设备4200可包括处理器4210、存储器4220和输入/输出装置4230。处理器4210、存储器4220和输入/输出装置4230可通过总线4246联接。

存储器4220可从处理器4210接收控制信号。存储器4220可存储用于处理器4210的操作的代码和数据。存储器4220可用于存储要通过总线4246访问的数据。处理器4210可包括根据上述实施方式的第一半导体设备110以及存储控制器510。存储器4220可包括根据上述实施方式的第二半导体设备120以及非易失性存储器设备521、522和523中的至少一个。为了详细实现和修改，可提供附加电路和控制信号。

电子设备4200可配置使用存储器4220的各种电子控制设备。例如，电子设备4200可用在计算机系统、无线通信装置(例如pda、膝上型计算机、笔记本计算机、网络本、无线电话、便携式电话、数字音乐播放器、mp3播放器、导航仪、固态盘(ssd)、家用电器、或者能够在无线环境下发送和接收信息的所有装置)中。

下面参照图8和图9描述电子设备4200的详细实现和修改示例。

图8示出例示包括根据一些实施方式的半导体存储器设备的数据存储装置的框图。参照图8，可提供诸如固态盘(ssd)4311的数据存储装置。固态盘(ssd)4311可包括接口4313、控制器4315、非易失性存储器4318和缓冲存储器4319。

固态盘4311是使用半导体装置存储信息的装置。与硬盘驱动器(hdd)相比，固态盘4311提供的优点在于速度高，另外，机械延迟、故障率、发热和噪声产生减少，并且可实现小型化和轻量化。固态盘4311可广泛用在笔记本pc、上网本、台式pc、mp3播放器或便携式存储装置中。

控制器4315可与接口4313相邻形成，并且电联接到接口4313。控制器4315可以是包括存储控制器和缓冲控制器的微处理器。非易失性存储器4318可与控制器4315相邻形成，并且经由连接端子t电联接到控制器4315。固态盘4311的数据存储容量可对应于非易失性存储器4318。缓冲存储器4319可与控制器4315相邻形成，并且电联接到控制器4315。控制器4315可包括根据上述实施方式的第一半导体设备110以及存储控制器510。各个非易失性存储器4220可包括根据上述实施方式的第二半导体设备120以及非易失性存储器设备521、522和523中的至少一个。

接口4313可联接到主机4302，并且起到发送和接收诸如数据的电信号的作用。例如，接口4313可以是使用与sata、ide、scsi和/或其组合相同的协议的装置。非易失性存储器4318可经由控制器4315联接到接口4313。

非易失性存储器4318可起到存储通过接口4313接收的数据的作用。非易失性存储器4318具有即使对固态盘4311的供电切断也保持存储在其中的数据的特性。

缓冲存储器4319可包括易失性存储器或非易失性存储器。易失性存储器可以是dram和/或sram。非易失性存储器可包括根据上述实施方式的第二半导体设备120以及非易失性存储器设备521、522和523中的至少一个。

与非易失性存储器4318的操作速度相比，接口4313的数据处理速度可相对更快。缓冲存储器4319可起到暂时存储数据的作用。通过接口4313接收的数据可经由控制器4315暂时存储在缓冲存储器4319中，然后，依照非易失性存储器4318的数据记录速度永久地存储在非易失性存储器4318中。

存储在非易失性存储器4318中的数据当中频繁使用的数据可被预先读取并暂时存储在缓冲存储器4319中。即，缓冲存储器4319可起到增加固态盘4311的有效操作速度并减小错误发生率的作用。

图9示出例示包括根据一些实施方式的半导体存储器设备的电子系统的框图。参照图9，电子系统4400可包括主体4410、微处理器单元4420、电源单元4430、功能单元4440和显示控制器单元4450。

主体4410可以是由印刷电路板(pcb)形成的母板。微处理器单元4420、电源单元4430、功能单元4440和显示控制器单元4450可被安装到主体4410。显示单元4460可被设置在主体4410内部或主体4410外部。例如，显示单元4460可被设置在主体4410的表面上，并且显示由显示控制器单元4450处理的图像。

电源单元4430可起到从外部电池等接收电压，将电压分压为期望的电压电平，并将分压的电压供应给微处理器单元4420、功能单元4440、显示控制器单元4450等的作用。微处理器单元4420可从电源单元4430接收电压，并且控制功能单元4440和显示单元4460。功能单元4440可执行电子系统4400的各种功能。例如，在电子系统4400是便携式电话的情况下，功能单元4440可包括能够执行便携式电话的功能(例如，拨号、通过与外部装置4470的通信向显示单元4460输出图像、向扬声器输出语音等)的各种组成元件。在相机一起安装的情况下，功能单元4440也可起到相机图像处理器的作用。

在电子系统4400与存储卡等联接以扩展容量的情况下，功能单元4440可以是存储卡控制器。功能单元4440可通过有线或无线通信单元4480与外部装置4470交换信号。在电子系统4400需要usb等以扩展功能的情况下，功能单元4440可起到接口控制器的作用。根据上述实施方式的半导体存储器设备可作为微处理器单元4420和功能单元4440中的至少任一个应用。

尽管上面描述了特定实施方式，本领域技术人员将理解，所描述的实施方式仅是示例性的。因此，非易失性存储器设备、包括该非易失性存储器设备的半导体系统及其操作方法不应基于所描述的实施方式来限制。相反，本文所描述的非易失性存储器设备、包括该非易失性存储器设备的半导体系统及其操作方法应该仅结合以上描述和附图来根据所附权利要求进行限制。

相关申请的交叉引用

本申请要求2018年6月26日在韩国知识产权局提交的韩国申请号10-2018-0073160的优先权，其整体通过引用并入本文。