1.一种设备，其包括：
第一使能锁存电路，所述第一使能锁存电路被配置成接收熔丝总线数据并且基于所述熔丝总线数据提供第一使能信号；
第二使能锁存电路，所述第二使能锁存电路被配置成接收所述熔丝总线数据并且基于所述熔丝总线数据提供第二使能信号；以及
使能逻辑，所述使能逻辑被配置成基于所述第一使能信号和所述第二使能信号提供第三使能信号，其中响应于所述第三使能信号而访问与所述第一使能锁存电路和所述第二使能锁存电路相关联的存储器单元行或列。
2.根据权利要求1所述的设备，其中所述使能逻辑是与门。
3.根据权利要求1所述的设备，其进一步包括熔丝阵列，所述熔丝阵列被配置成提供所述熔丝总线数据，其中所述熔丝总线数据的值基于所述熔丝阵列的多个熔丝的状态。
4.根据权利要求1所述的设备，其进一步包括地址逻辑电路，所述地址逻辑电路被配置成基于所述第三使能信号、基于所述熔丝总线数据的地址和外部地址访问所述存储器单元行或列。
5.根据权利要求1所述的设备，其中所述第一使能锁存电路和所述第二使能锁存电路具有相同的配置。
6.根据权利要求1所述的设备，其中所述第一使能锁存电路的输入与所述第二使能锁存电路的输入共同耦接到熔丝总线。
7.根据权利要求1所述的设备，其中所述第一使能锁存电路和所述第二使能锁存电路各自被配置成基于与所述熔丝总线数据相关联的使能信息存储使能位，并且基于相应的所存储的使能位提供相应的所述第一使能信号和所述第二使能信号。
8.一种设备，其包括：
存储器阵列，所述存储器阵列包括成行和成列布置的多个存储器单元；以及
多个熔丝锁存电路，所述多个熔丝锁存电路各自与所述存储器阵列的行或列相关联，其中所述多个熔丝锁存电路中的每个熔丝锁存电路包括：
多个使能锁存电路，所述使能锁存电路中的每个使能锁存电路被配置成存储与接收到的地址相关联的使能信息并且基于所存储的使能信息提供多个冗余使能信号中的相应一个冗余使能信号；
使能逻辑电路，所述使能逻辑电路被配置成基于来自所述多个使能锁存电路的所述多个冗余使能信号提供总体使能信号；以及
地址逻辑电路，所述地址逻辑电路被配置成基于所述地址、所述总体使能信号和外部地址访问所述行或所述列。
9.根据权利要求8所述的设备，其中所述使能逻辑电路被配置成当所述多个冗余使能信号中的每个冗余使能信号处于第一逻辑电平时提供处于所述第一逻辑电平的所述总体使能信号并且在所述多个冗余使能信号中的任何冗余使能信号处于第二逻辑电平的情况下提供处于所述第二逻辑电平的所述总体使能信号。
10.根据权利要求8所述的设备，其进一步包括熔丝阵列，所述熔丝阵列被配置成提供所述地址。
11.根据权利要求10所述的设备，其进一步包括熔丝总线，所述熔丝总线将所述熔丝阵列耦接到所述多个熔丝锁存电路。
12.根据权利要求8所述的设备，其中所述多个熔丝锁存电路中的每个熔丝锁存电路包括地址锁存器，所述地址锁存器被配置成存储所述地址。
13.根据权利要求8所述的设备，其中所述地址的使能状态编码在所述地址的至少一个位中。
14.根据权利要求8所述的设备，其中所述多个熔丝锁存电路中的每个熔丝锁存电路与所述存储器阵列的冗余行或冗余列相关联。
15.一种方法，其包括：
将存储器地址分配给一组冗余存储器单元；
将所述存储器地址广播到与所述一组冗余存储器单元相关联的熔丝锁存电路，所述熔丝锁存电路包括多个使能锁存电路；
基于由所述使能锁存电路中的每个使能锁存电路提供的多个使能信号确定所述冗余存储器单元的总体使能状态；以及
基于访问地址、所述存储器地址和所述总体使能状态访问所述一组冗余存储器单元。
16.根据权利要求15所述的方法，其进一步包括改变熔丝阵列中的一组熔丝中的至少一个熔丝的状态，并且其中广播所述存储器地址包括广播所述一组熔丝的状态。
17.根据权利要求15所述的方法，其进一步包括将与所述地址相关联的使能信息存储在所述多个使能锁存电路中并且基于所存储的使能信息确定所述多个使能信号的值。
18.根据权利要求17所述的方法，其进一步包括基于所述地址的至少一个位确定所述使能信息的值。
19.根据权利要求15所述的方法，其中当所述多个使能信号中的每个使能信号处于第一电平时，所述总体使能状态确定处于所述第一电平，否则所述总体使能状态确定处于第二电平。
20.根据权利要求19所述的方法，其中所述第一电平与所述一组冗余存储器单元正被使用相关联，并且所述第二电平与所述一组冗余存储器单元未被使用相关联。