一种锁存器及可见光探测器的制造方法
【专利摘要】本实用新型提供一种锁存器及可见光探测器，所述锁存器包括：一个输入端连接输入信号、另一输入端连接于所述锁存器输出端的第一或非门；连接于所述第一或非门的第二或非门；连接于所述第二或非门的与门，所述与门的另一输入端连接第三或非门，所述与门的输出端为所述锁存器的输出端。所述可见光探测器包括光电管以及连接于所述光电管的读出放大电路。本实用新型的锁存器及可见光探测器，通过对芯片内光线强度的检测来判断工作环境是否会影响半导体器件的性能，并做出报警动作，显著提高了安全芯片的安全等级；同时实现了芯片内的可见光探测器的流片和封装前的仿真验证，大大降低芯片内的可见光探测器产品的封装成本。
【专利说明】一种锁存器及可见光探测器
【技术领域】
[0001] 本实用新型涉及集成电路设计领域，特别是涉及一种锁存器及可见光探测器。
【背景技术】
[0002] 随着半导体技术的飞速发展，以电子产业为代表的半导体技术已经成为人们生活 中不可或缺的一部分。为了满足电子产品的便携性，半导体集成电路芯片被广泛应用于电 子产品中，半导体集成电路芯片已经从单个晶片上制作少数半导体器件发展到能够制作数 以百万计的器件，同时该发展还在不断的继续，正是由于半导体集成电路芯片在我们生活 中的重要性，其性能要求也越来越高，不稳定的性能势必会给我们的日常生活带来不便。
[0003] 如何确保半导体集成电路芯片的性能稳定性，除了从内部半导体集成电路设计上 改善半导体集成电路芯片的性能，还可以通过外部半导体集成电路芯片工作环境的控制来 避免对半导体集成电路芯片的性能影响。对半导体集成电路芯片的性能产生较大影响的工 作环境因素主要有光照和温度，其中，光照对半导体器件的性能影响很大。在光照的作用 下，半导体材料吸收了入射光子的能量，当入射光子能量大于或等于半导体材料的禁带宽 度时，就会激发出电子-空穴对，使载流子浓度增加，半导体的导电性增加，阻值减小，产生 光电导效应。同样地，光照能使半导体材料的不同部位之间产生电位差，产生光伏效应。这 些由光照引起的半导体效应被广泛应用于光线强度检测领域，但是对于一般半导体器件， 这些半导体效应却是有害的，他们将直接影响半导体器件的阻值、阈值等性能参数，给电路 模块带来不确定因素，影响电路模块的功能实现。
[0004] 因此，对于半导体集成电路芯片中的光线强度的检测显得尤为重要。可见光探测 器是检测芯片内部光线强度的设备，是保护芯片安全必不可少的一部分，而其尺寸结构及 相关性能指标是探测器优劣的关键因素，目前没有专门的可见光探测器可以达到这一方面 的要求。 实用新型内容
[0005] 鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种可见光探测器， 用于解决现有技术中半导体集成电路芯片内部光线强度检测的问题。
[0006] 为实现上述目的及其他相关目的，本实用新型提供一种锁存器，所述锁存器至少 包括：第一或非门，所述第一或非门的一个输入端连接输入信号，另一输入端连接于所述锁 存器的输出端；连接于所述第一或非门的第二或非门；连接于所述第二或非门的与门，所 述与门的另一输入端连接第三或非门，所述与门的输出端为所述锁存器的输出端。
[0007] 优选地，所述第三或非门的输入端分别连接复位信号及第一使能信号。
[0008] 优选地，所述第二或非门的另一个输入端连接第二使能信号。
[0009] 更优选地，所述第二使能信号在所述输入信号和所述第一使能信号同时有效时有 效。
[0010] 为实现上述目的及其他相关目的，本实用新型还提供一种可见光探测器，所述可 见光探测器至少包括光电管以及连接于所述光电管结构的读出放大电路，所述读出放大电 路至少包括前述锁存器。
[0011] 优选地，所述光电管的结构包括位于底层的P型半导体衬底、制备于所述P型半导 体衬底上的高压P型阱以及制备于所述高压P型阱上的N型掺杂层。
[0012] 更优选地，所述P型半导体衬底、所述高压P型阱以及所述N型掺杂层的掺杂浓度 依次增大。
[0013] 优选地，所述光电管的等效电路为并联的电阻和电容。
[0014] 更优选地，所述光电管的等效电路中的电阻设定为不小于10ΜΩ，电容设定为 IfF ?10fF。
[0015] 优选地，还包括电压调节装置，所述电压调节装置连接于所述读出放大电路。
[0016] 更优选地，所述电压调节装置的输出电压设置为IV?1.5V。
[0017] 优选地，还包括报警装置，所述报警装置连接于所述读出放大电路的输出端。
[0018] 如上所述，本实用新型的可见光探测器，具有以下有益效果：
[0019] 本实用新型的可见光探测器能用于区分环境光线的明暗，环境光线包括室内自然 光或常用室内工作照明强度且以人眼可见混合光（白光）为检测波长范围，当芯片工作环 境光线强度超出一定强度时产生报警信号，以便保护芯片使用安全。
【专利附图】
【附图说明】
[0020] 图1显示为本实用新型的可见光探测器电路示意图。
[0021] 图2显示为本实用新型的光电管的物理结构示意图。
[0022] 图3显示为本实用新型的光电管的等效电路示意图。
[0023] 图4显示为本实用新型的锁存器电路示意图。
[0024] 元件标号说明
[0025] 1 可见光探测器
[0026] 11 光电管
[0027] 111 P型半导体衬底
[0028] 112高压P型阱
[0029] 113 N型掺杂层
[0030] 12 读出放大电路
[0031] 121锁存器
[0032] 1211第一或非门
[0033] 1212第二或非门
[0034] 1213 与门
[0035] 1214第三或非门
[0036] 13 报警装置
[0037] 14 电压调节装置
【具体实施方式】
[0038] 以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说 明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另 外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应 用，在没有背离本实用新型的精神下进行各种修饰或改变。
[0039] 请参阅图1?图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明 本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时 的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改 变，且其组件布局型态也可能更为复杂。
[0040] 如图4所示，本实用新型提供一种锁存器121，所述锁存器121至少包括：第一或 非门1211，所述第一或非门1211的一个输入端连接输入信号Sin，另一输入端连接于所述 锁存器121的输出端OUT ;连接于所述第一或非门1211的第二或非门1212 ;连接于所述第 二或非门1212的与门1213,所述与门1213的另一输入端连接第三或非门1214,所述与门 1213的输出端为所述锁存器121的输出端OUT。
[0041] 如图4所示，所述第三或非门1214的输入端分别连接复位信号Rst及第一使能信 号Enable 1，在本实施例中，所述第一使能信号Enable 1低电平有效。
[0042] 如图4所示，所述第二或非门1212的另一个输入端连接第二使能信号Enable2。 所述第二使能信号Enable2在所述输入信号Sin和所述第一使能信号Enablel同时有效时 有效，在本实施例中，当所述输入信号Sin跳变为1，所述第一使能信号Enablel为低电平 时，所述第二使能信号Enable2为低电平有效。
[0043] 所述锁存器121的工作原理如下：
[0044] 如图4所示，所述第一使能信号Enablel设置为低电平，所述锁存器121进入工作 状态。设置所述复位信号Rst为高电平脉冲，所述第三或非门1214输出低电平脉冲，所述与 门1213必输出低电平信号，所述锁存器121完成复位。之后所述复位信号Rst跳变为低电 平信号，所述第三或非门1214输出高电平信号，所述与门1213的输出信号由所述第二或非 门1212的输出信号决定。在本实施例中，所述输入信号Sin为高有效，当所述输入信号Sin 跳变为1时，由于所述第一或非门1211的另一输入端连接所述锁存器121的输出端OUT，之 前所述锁存器121的输出端OUT已被复位，所以所述第一或非门1211的输出信号为低电平 信号，并输入所述第二与门1213的输入端。所述第二与门1213的另一端连接所述第二使 能信号Enable2,所述第二使能信号Enable2在所述输入信号Sin为1高电平、所述第一使 能信号Enablel为低电平的情况下为低电平，故所述第二与门1213输出高电平信号，所述 与门1213输出高电平信号。也就是说，复位结束后，只当所述输入信号Sin为高电平时输 出信号OUT为高电平信号，其余情况下均为低电平信号。
[0045] 如图1所示，本实用新型还提供一种可见光探测器1，所述可见光探测器1至少包 括：光电管11以及连接于所述光电管11的读出放大电路12,所述读出放大电路12至少包 括前述锁存器121。
[0046] 如图2所示，所述光电管11的物理结构包括：位于底层的P型半导体衬底111、制 备于所述P型半导体衬底111上的高压P型阱112以及制备于所述高压P型阱112上的N 型掺杂层113。所述P型半导体衬底111为P+衬底，位于底层。所述P型半导体衬底111 的掺杂离子可以是硼离子、铝离子、镓离子、铟离子等P型掺杂离子，在本实施例中，优选为 硼离子。所述P型半导体衬底111的掺杂浓度设定为14. 4ion/cm3?15. 9ion/cm3,在本实 施例中，通过扩散的方法实现所述硼离子的掺杂。所述高压P型阱112位于所述P型半导 体衬底111的上层。所述高压P型阱112的掺杂离子可以是硼离子、铝离子、镓离子、铟离 子等P型掺杂离子，在本实施例中，优选为硼离子。所述高压P型阱112的掺杂浓度大于所 述P型半导体衬底111的掺杂浓度，所述高压P型阱112的掺杂浓度设定为15. 9ion/cm3? 17. 4ion/cm3,在本实施例中，通过离子注入的方法实现所述硼离子的掺杂。所述N型掺杂层 113位于所述高压P型阱112的上层。所述N型掺杂层113的掺杂离子可以是氮离子、磷 离子、砷离子、锑离子等N型掺杂离子，在本实施例中，优选为磷离子。所述N型掺杂层113 的掺杂浓度大于所述高压P型阱112的掺杂浓度，所述N型掺杂层113的掺杂浓度设定为 18. 9ion/cm3?20. 4ion/cm3,在本实施例中，通过离子注入的方法实现所述磷离子的掺杂。
[0047] 如图3所示，所述光电管11的等效电路为并联的电阻R和电容C。所述光电管11 的等效电路中的电阻R设定为不小于10ΜΩ，在本实施例中，所述电阻R设定为32ΜΩ。所 述光电管11的等效电路中的电容C设定为IfF?10fF，在本实施例中，所述电容C设定为 3. 2fF。
[0048] 如图1所示，还包括电压调节装置14,所述电压调节装置14连接于所述读出放大 电路12。所述电压调节装置14给所述读出放大电路12提供电压，所述电压调节装置14的 输出电压设置为IV?1.5V。
[0049] 如图1所示，还包括报警装置13,所述报警装置13连接于所述读出放大电路12的 输出端，所述报警装置13用于在芯片内光线强度大于预设值时报警。
[0050] 所述可见光探测器1的工作环境温度可设定为_40°C?85°C。
[0051] 所述可见光探测器1的工作原理如下：
[0052] 当使能信号VLD_EN_NS高电平信号时，所述可见光探测器1处于等待状态，功耗 极低。
[0053] 当VLD_EN_N为低电平信号，VLD_TST_N为低电平信号时，所述可见光探测器1进 入光强检测状态，使信号VLD_RST_N为高电平，则所述可见光探测器1的输出信号VLD_0UT_ N为高电平，所述报警装置13不做出报警动作。当所述可见光探测器1的输出信号VLD_ 〇UT_N被置为高电平后所述信号VLD_RST_N跳变为低电平，所述光电管结构11将检测到的 光信号转化为电信号，并输出给所述读出放大电路12,当所述光电管结构11检测到芯片内 可见光的强度会影响半导体器件的性能时触发并输出稳定的信号VLD_0UT_N，此时所述信 号VLD_0UT_N为低电平信号，所述信号VLD_0UT_N触发所述报警装置13做出报警动作，可 提示芯片使用环境中的光线强度可能会影响半导体器件的性能，保护芯片使用的安全性。
[0054] 使IP测试启动信号IP_TEST有效，在本实施例中，所述IP测试启动信号IP_TEST 为高有效。由于可见光探测器1具有锁存功能，所以IP_TEST的波形必须要先高后低，如果 IP_TEST先是低电平，那么即使有光状态，输出的低电平也会被锁存。设置信号VLD_TST_ N为高电平，所述可见光探测器1进入快速测试状态，快速测试过程可在低照度或无照明条 件下完成。系统通过检测VLD_0UT的变化是否与VLD_TST控制状态相符来确认所述可见光 探测器1是否功能正常，VLD_0UT等于VLD_TST，S卩VLD_0UT随着VLD_TST的变化而变化，电 平一致，所述可见光探测器1工作正常；VLD_0UT不等于VLD_TST，则所述可见光探测器1工 作不正常。快速测试状态开启后可测试IP主要电路是否正常工作，检测完成后VLD_0UT_N 完成一次翻转，由高电平跳变到低电平（报警信号可控翻转）。
[0055] 综上所述，本实用新型的锁存器及可见光探测器，通过对芯片内光线强度的检测 来判断工作环境是否会影响半导体器件的性能，并做出报警动作，显著提高了安全芯片的 安全等级；同时实现了芯片内的可见光探测器的流片和封装前的仿真验证；大大降低芯片 内的可见光探测器产品的封装成本。所以，本实用新型有效克服了现有技术中的种种缺点 而具高度产业利用价值。
[0056] 上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新 型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行 修饰或改变。因此，举凡所属【技术领域】中具有通常知识者在未脱离本实用新型所揭示的精 神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
【权利要求】
1. 一种锁存器，其特征在于，所述锁存器至少包括：第一或非门，所述第一或非门的一 个输入端连接输入信号，另一输入端连接于所述锁存器的输出端；连接于所述第一或非门 的第二或非门；连接于所述第二或非门的与门，所述与门的另一输入端连接第三或非门，所 述与门的输出端为所述锁存器的输出端。
2. 根据权利要求1所述的锁存器，其特征在于：所述第三或非门的输入端分别连接复 位信号及第一使能信号。
3. 根据权利要求1所述的锁存器，其特征在于：所述第二或非门的另一个输入端连接 第二使能信号。
4. 根据权利要求3所述的锁存器，其特征在于：所述第二使能信号在所述输入信号和 所述第一使能信号同时有效时有效。
5. -种可见光探测器，其特征在于，所述可见光探测器至少包括：光电管以及连接于 所述光电管的读出放大电路，所述读出放大电路至少包括如权利要求1?4任意一项所述 的锁存器。
6. 根据权利要求5所述的可见光探测器，其特征在于：所述光电管的物理结构包括位 于底层的P型半导体衬底、制备于所述P型半导体衬底上的高压P型阱以及制备于所述高 压P型阱上的N型掺杂层。
7. 根据权利要求6所述的可见光探测器，其特征在于：所述P型半导体衬底、所述高压 P型阱以及所述N型掺杂层的掺杂浓度依次增大。
8. 根据权利要求5所述的可见光探测器，其特征在于：所述光电管的等效电路为并联 的电阻和电容。
9. 根据权利要求8所述的可见光探测器，其特征在于：所述光电管的等效电路中的电 阻设定为不小于10ΜΩ，电容设定为IfF?10fF。
10. 根据权利要求5所述的可见光探测器，其特征在于：还包括电压调节装置，所述电 压调节装置连接于所述读出放大电路。
11. 根据权利要求10所述的可见光探测器，其特征在于：所述电压调节装置的输出电 压设置为IV?1. 5V。
12. 根据权利要求5所述的可见光探测器，其特征在于：还包括报警装置，所述报警装 置连接于所述读出放大电路的输出端。
【文档编号】H03K19/08GK203883806SQ201420268390
【公开日】2014年10月15日 申请日期:2014年5月23日 优先权日:2014年5月23日
【发明者】朱磊, 陈立颖, 孙东昱, 薛璐, 刘娜 申请人:中航（重庆）微电子有限公司