输入/输出电容测量以及相关方法、装置和系统与流程

输入/输出电容测量以及相关方法、装置和系统
1.优先权要求
2.本技术要求2020年7月13日提交的第16/927,535号美国专利申请“输入/输出电容测量以及相关方法、装置和系统(input/output capacitance measurement,and related methods,devices,and systems)”的提交日的权益。
技术领域
3.本公开的实施例涉及输入/输出电容测量。更确切地说，各种实施例涉及测量半导体装置的输入/输出电容，并且涉及相关方法、装置和系统。


背景技术：

4.存储器装置通常被提供为计算机或其它电子系统中的内部、半导体、集成电路。存在许多不同类型的存储器，包含例如随机存取存储器(ram)、只读存储器(rom)、动态随机存取存储器(dram)、同步动态随机存取存储器(sdram)、电阻式随机存取存储器(rram)、双倍数据速率存储器(ddr)、低功率双倍数据速率存储器(lpddr)、相变存储器(pcm)和快闪存储器。
5.存储器装置将数字数据存储在存储器单元阵列中。为了从此类阵列读取信息，感测存储器单元存在或不存在电荷。信息可放大和从存储器装置传送。通常，可耦合到输出缓冲器或作为输出缓冲器的部分的输出驱动器可用于从存储器装置传送信息。


技术实现要素：

6.本公开的各种实施例可包含一种装置，所述装置包含耦合到节点，并且被配置成对节点充电的第一电路。装置可进一步包含电流源，所述电流源耦合到节点，并且被配置成将节点耦合到接地电压以产生通过节点的电流。装置可进一步包含第二电路，所述第二电路耦合到节点，并且被配置成在时钟信号的第一时钟周期期间开始以及对于时钟信号的多个时钟周期中的每一时钟周期，将节点处的电压与参考电压进行比较以产生结果。此外，装置可包含控制单元。控制单元可被配置成在完成时钟信号的后续时钟周期后检测结果中的改变。控制单元可进一步被配置成响应于结果中的改变而基于从第一时钟周期到完成后续时钟周期所经过的时钟周期的数目而确定转换时间，以基于转换时间而确定节点的电容。
7.本公开的一或多个其它实施例包含一种方法。方法可包含将输入/输出(i/o)节点充电到大体上等于工作电压的电压电平，其中工作电压大于参考电压。方法可进一步包含将i/o节点耦合到接地电压以产生通过i/o节点的电流。此外，方法可包含响应于将i/o节点耦合到接地电压，在时钟信号的第一时钟周期期间开始以及对于时钟信号的多个时钟周期中的每一时钟周期，将i/o节点的电压与参考电压进行比较以产生结果。方法还可包含在完成时钟信号的后续时钟周期后检测结果中的改变。此外，方法可包含响应于检测到结果中的改变，基于从第一时钟周期到完成后续时钟周期所经过的时钟周期的数目而确定转换时间。方法可进一步包含基于转换时间而确定i/o节点的电容。
8.本公开的额外实施例包含一种电子系统。电子系统可包含至少一个输入装置、至少一个输出装置和可操作地耦合到输入装置和输出装置的至少一个处理器装置。电子系统还可包含至少一个存储器装置，所述至少一个存储器装置可操作地耦合到至少一个处理器装置，并且包括被配置成选择性地耦合到工作电压的输入/输出(i/o)节点。存储器装置可进一步包含电流源，所述电流源耦合到i/o节点，并且被配置成在时钟信号的多个时钟周期中的第一时钟周期期间将i/o节点耦合到接地电压以产生i/o电流。存储器装置还可包含比较器，所述比较器耦合到i/o节点和参考电压，并且被配置成产生结果。电子系统可进一步包含控制器，所述控制器被配置成在时钟信号的多个时钟周期中的后续时钟周期期间检测结果中的改变。控制器可进一步被配置成基于从第一时钟周期到完成后续时钟周期所经过的时钟周期的数目和时钟信号的频率而确定i/o节点的电容。
附图说明
9.图1是根据本公开的各种实施例的实例存储器装置的框图。
10.图2描绘包含多个微凸块的微凸块接口。
11.图3a描绘半导体装置的实例输入/输出电路。
12.图3b包含描绘与图3a中所展示的输入/输出电路相关联的各种信号的时序图。
13.图4a描绘根据本公开的各种实施例的半导体装置的实例电路。
14.图4b包含描绘与图4a中所展示的电路相关联的各种信号的时序图。
15.图5描绘根据本公开的各种实施例的包含包含探针垫的复制dq单元的实例半导体装置。
16.图6描绘根据本公开的各种实施例的半导体装置的又一实例电路。
17.图7说明根据本公开的各种实施例的包含存储器装置的实例系统。
18.图8是根据本公开的各种实施例的测量输入/输出电容的实例方法的流程图。
19.图9是根据本公开的各种实施例的实例存储器系统的简化框图。
20.图10是根据本公开的各种实施例的实例电子系统的简化框图。
具体实施方式
21.本公开的各种实施例涉及用于测量装置(例如，半导体装置)的输入/输出(i/o)电容的系统、装置和方法。更确切地说，一些实施例涉及测量装置的i/o引脚的电容。根据一些实施例，可在不接触i/o引脚的情况下(例如，在不使i/o引脚与例如测量探针等测量工具接触的情况下)测量装置的i/o引脚的电容。作为非限制性实例，各种实施例可适用于测量具有相对较小i/o接口(例如，微凸块(“μbump”)接口)的装置(例如但不限于高带宽存储器(hbm)装置)的i/o电容。
22.图1包含根据本公开的各种实施例的实例存储器装置100的框图。存储器装置100可包含例如动态随机存取存储器(dram)、静态随机存取存储器(sram)、同步动态随机存取存储器(sdram)、双倍数据速率dram(ddr sdram)，例如ddr4 sdram等，或同步图形随机存取存储器(sgram)。可集成在半导体芯片上的存储器装置100可包含存储器单元阵列102。
23.在图1的实施例中，存储器单元阵列102展示为包含八个存储器组bank0-7。更多或更少的组可包含在其它实施例的存储器单元阵列102中。每一存储器组包含多个存取线(字
线wl)、多个数据线(位线bl)和/bl，和布置在多个字线wl与多个位线bl和/bl的相交点处的多个存储器单元mc。字线wl的选择可由行解码器104执行，并且位线bl和/bl的选择可由列解码器106执行。在图1的实施例中，行解码器104可包含用于每一存储器组bank0-7的相应行解码器，并且列解码器106可包含用于每一存储器组bank0-7的相应列解码器。
24.位线bl和/bl耦合到相应感测放大器samp。来自位线bl或/bl的读取数据可由感测放大器samp放大，并且通过互补本地数据线(liot/b)、传送门(tg)和互补主数据线(miot/b)传送到读取/写入放大器107。相反，可通过互补主数据线miot/b、传送门tg和互补本地数据线liot/b将从读取/写入放大器107输出的写入数据传送到感测放大器samp，并且写入耦合到位线bl或/bl的存储器单元mc中。
25.存储器装置100可通常被配置成经由各种端子(例如地址端子110、命令端子112、时钟端子114、数据端子116和数据掩码端子118)(例如，从外部控制器)接收各种输入。存储器装置100可包含额外端子，例如供电端子120和122。
26.在预期操作期间，经由命令端子112接收到的一或多个命令信号com可经由命令输入电路152传输到命令解码器150。命令解码器150可包含被配置成经由对一或多个命令信号com进行解码而产生各种内部命令的电路。内部命令的实例包含活动命令act和读取/写入信号r/w。
27.另外，经由地址端子110接收到的一或多个地址信号add可经由地址输入电路132传输到地址解码器130。地址解码器130可被配置成将行地址xadd供应到行解码器104且将列地址yadd供应到列解码器106。尽管将命令输入电路152和地址输入电路132说明为单独电路，但在一些实施例中，可经由共同电路接收到地址信号和命令信号。
28.活动命令act可包含响应于指示行存取的命令信号com(例如，活动命令)而激活的脉冲信号。响应于活动信号act，可激活指定组地址的行解码器104。结果，可选择和激活由行地址xadd指定的字线wl。
29.读取/写入信号r/w可包含响应于指示列存取的命令信号com(例如，读取命令或写入命令)而激活的脉冲信号。响应于读取/写入信号r/w，可激活列解码器106，并且可选择由列地址yadd指定的位线bl。
30.响应于活动命令act、读取信号、行地址xadd和列地址yadd，可从由行地址xadd和列地址yadd指定的存储器单元mc读取数据。可经由感测放大器samp、传送门tg、读取/写入放大器107、输入/输出电路162和数据端子116输出读取数据。另外，响应于活动命令act、写入信号、行地址xadd和列地址yadd，可经由数据端子116、输入/输出电路162、读取/写入放大器107、传送门tg和感测放大器samp将写入数据供应到存储器单元阵列102。写入数据可写入由行地址xadd和列地址yadd指定的存储器单元mc。
31.可经由时钟端子114接收到时钟信号ck和/ck。时钟输入电路170可基于时钟信号ck和/ck而产生内部时钟信号iclk。内部时钟信号iclk可传输到存储器装置100的各种组件，例如命令解码器150和内部时钟发生器172。内部时钟发生器172可产生内部时钟信号lclk，其可传输到输入/输出电路162(例如，用于控制输入/输出电路162的操作定时)。另外，数据掩码端子118可接收一或多个数据掩码信号dm。在激活数据掩码信号dm时，可禁止对应数据的覆写。
32.如下文更充分地描述，半导体装置(例如，存储器装置，例如存储器装置100)可包
含一或多个接口区，所述接口区包含多行(或多列)接合垫。更确切地说，接口区可包含一或多行供电垫(例如，用于耦合到供电端子)和一或多行输入/输出(dq)垫(在本文中也被称为“数据垫”)(例如，用于耦合到数据端子)。举例来说，存储器装置100的接合垫(图1中未展示)可包含或可耦合到图1中所展示的端子116、118、120和/或122。
33.此外，在一或多个实施例中，输入/输出电路162可包含一或多个输出缓冲器和/或一或多个输入缓冲器，如下文更充分地描述。另外，如下文所描述，并且根据本公开的各种实施例，输入/输出电路162可包含和/或可耦合到电流源，所述电流源可耦合到i/o垫(例如，dq垫)(即，用于耦合到例如dq端子116等端子)。在这些实施例中，如下文更充分地描述，可在不使i/o垫与测量工具(例如，探针)接触(例如，直接接触)的情况下测量i/o电容(例如，在i/o垫或i/o引脚处)。
34.根据一些实施例，存储器装置100可包含和/或可耦合到控制单元165。如下文更充分地描述，控制单元165(其在本文中也可被称为“控制器”或“测试单元”)可被配置成将一或多个信号(例如，在不限制的情况下，控制信号、时钟信号)发送到存储器装置100。另外，如下文更充分地描述，控制单元165可被配置成从存储器装置100接收一或多个信号(例如，比较结果信号)。在一些实施例中，如本文中所描述，控制单元165可被配置成(例如，响应于来自存储器装置100的一或多个信号(例如，比较结果信号))确定存储器装置100的i/o电容(例如，i/o引脚或i/o垫的i/o电容)。应注意，共同地，存储器装置100和控制单元165在本文中可指代“存储器装置”、“存储器系统”、“装置”或“系统”。应进一步注意，尽管控制单元165被描绘为在存储器装置100外部，但本公开不如此受限制，并且在一些实施例中，控制单元165可为存储器装置100的部分。
35.如所属领域的技术人员将了解，高带宽存储器(hbm)装置可用于高性能计算应用，例如图形和服务器应用。在一些存储器系统(例如，hbm系统)中，插入件可用于连接在主机与hbm装置之间。使用hbm系统中的插入件可提供比常规dram产品更好的信号完整性(例如，因为插入件包含电阻和电容)。另外，在一些存储器系统中，hbm装置和可能的主机可经由具有极小直径(例如，25μm)的微凸块连接到插入件。
36.图2描绘包含多个微凸块(“μbump”)202的接口200。在此实例中，μbump的直径为约25μm。另外，接口200的x间距为约55μm，并且y间距为约96μm。归因于接口200的小直径和窄间距，可能难以直接接触μbump 202，这增加了执行一或多个测试(例如晶片级测试)的难度。
37.图3a描绘装置(例如，hbm装置)的i/o电路300，其中i/o电路300可用于测量i/o(“dq”)节点的电容。更确切地说，包含输出缓冲器302和电流驱动器304的i/o电路300可用于测量输出节点n1(也被称为“vdq节点”)的电容。在图3a中，省略其它组件，例如输入接收器和esd。图3b包含与i/o电路300的实例操作相关联的时序图350。
38.在引脚电容cio的测量期间，输出缓冲器302关闭，并且从测试仪306接收电流的电流驱动器304经由时钟tmclk切换。如果经由电流驱动器304产生的电流足够小，则在节点n1处的电压vdq无法摆动到全范围(例如，如图3b中所展示，摆动范围被绘制为工作电压vdd的80％)，并且通过电流驱动器304的平均电流ivdd可指示引脚电容cio。在不同情形(例如，包含例如金属断连(例如，在节点n1处)的异常情形)中，可减小引脚电容cio，并且电压vdq可摆动全范围且可减小平均电流ivdd。
39.可基于平均电流ivdd而测量引脚电容cio。然而，因为引脚电容cio极小(例如，在hbm装置中，引脚电容cio规格是0.4pf)，所以难以实现足够小的电流驱动器以用于目标操作，尤其是在电流驱动器连接到节点n1(即，因此归因于可靠性问题而限制电流驱动器和结构的大小)的情况下。此外，在一些常规装置中，难以实施(即，归因于面积不足)的高速和精细工作时钟(即，以产生时钟信号tmclk)对于准确测量可能是必要的。
40.图4a描绘根据本公开的各种实施例的电路400(在本文中也被称为“dq电路”或“i/o电路”)。根据一些实施例，可为半导体装置(例如，图1的存储器装置100或另一存储器装置)的部分的电路400可用于测量i/o节点n2的电容。“i/o节点n2的电容”在本文中也可被称为“引脚电容”。
41.如所说明，电路400包含输出缓冲器402、输入缓冲器404和触发器405。举例来说，输入缓冲器404可用作比较器406。根据各种实施例，输出缓冲器402可被配置成将节点n2处的电压(例如，i/o引脚处的电压vdq)充电到例如工作电压vdd(在本文中也被称为“供电电压”或“高侧供电电压”)的电压。另外，输入缓冲器404可被配置成将电压vdq与参考电压vref进行比较。触发器405可被配置成存储比较器406的输出，并且响应于时钟信号testck的边沿(例如，上升沿或下降沿)的接收而读出比较结果。举例来说，可经由测试接口(例如直接存取(da)路径)从触发器405读出比较结果。
42.另外，根据各种实施例，电路400包含电流源410，所述电流源包含晶体管m1。在此实例中，晶体管m1被实施为nmos晶体管，然而，如下文更充分地描述，在其它实施例中，电路的电流源可包含pmos晶体管。根据各种实施例，在电路400的预期操作期间，施加到晶体管m1的栅极的电压可为使得晶体管m1在饱和区中操作的任何电压电平。当在饱和区中操作时，可为恒定电流的电流ic通过节点n2(即，在i/o引脚处)(在本文中也被称为“i/o节点”或“i/o垫”)产生。
43.图4b描绘包含与图4a的电路400相关联的各种信号的时序图450。参考图4a和4b，现在将描述电路400的预期操作。初始地，上拉使能信号puen变高(开启)，所述上拉使能信号开启输出缓冲器402的上拉驱动器，并且将节点n2处的电压vdq充电到大体上等于例如工作电压vdd等电压的电平。随后，上拉使能信号puen变低(关闭)，并且大体上同时，电压vcio转换到一电压电平(例如，工作vdd电压的一半)，使得电流源410在饱和区中操作(即，晶体管m1传导)。此外，响应于电压vcio上升，转换时间(例如，时钟信号testck的指定第一时钟周期)可开始。另外，电压vdq开始减小(即，响应于电流源410在饱和区中操作)，如图4b中所展示。此外，触发器405锁存比较器406的输出(即，比较结果)。如将了解，在接收到时钟信号testck的边沿(例如，上升沿)后，触发器405可输出比较结果dcio(例如，可在时钟信号testck的每一时钟周期期间经由接口读出所述比较结果)。
44.如图4b中所展示，在已传递一定量的时间之后(例如，在时钟信号testck的多个时钟周期之后)，电压vdq可减小到小于电压参考vref的电平的电平(即，电压vdq在“跳脱点”处与电压参考vref交叉)，并且因此比较器406的输出切换(即，比较结果改变)。另外，在接收到时钟信号testck的下一上升沿后，触发器405输出比较结果dcio，在此实例中，所述比较结果已从低转换到高。在此实例中，时钟信号testck的上升沿是第三时钟周期的最后边沿(即，由于电压dcio转换为高)。因此，在此实例中，经过的时钟周期的数目是三(3)。换句话说，从第一时钟周期到第三时钟周期的完成存在三(3)个经过的时钟周期。
45.由于时钟信号testck的经过的时钟周期的数目和时钟信号testck的频率是已知的，因此可计算转换时间(即，时间(时段)＝1/f(频率))。同样，电流ic(即，经由电流源410产生)的量值和参考电压vref是已知的(例如，可在设计期间设置经由电流源410产生的电流ic的量值和参考电压vref)。另外，可经由以下等式(1)计算引脚电容cio：
46.引脚电容cio＝(电流ic*转换时间)/(工作电压vdd-参考电压vref)
ꢀꢀꢀ
(1)
47.由于电流源410的饱和区可取决于电压vdq，因此可将电压参考vref设置得足够高以提供准确结果。如果电压参考vref设置得过低，则晶体管m1可在线性区(即，而非饱和区)中操作，并且电流ic的量值可增加，并且可能减小电容测量的准确性。
48.如将了解，电容测量的准确性可受各种因素影响，所述因素例如电流源(例如，电流源410)的大小和/或电流源的晶体管的栅极电压(例如，电压vcio)，其可基于过程、电压和/或温度(pvt)变化而改变。根据一些实施例，包含探针垫的复制电路可用于验证和/或增加测量的准确性和/或可靠性。
49.图5说明根据本公开的各种实施例的包含接口区521(例如，直接存取(da)接口)的复制dq单元520的半导体装置500的部分。接口区521包含多个探针垫523。举例来说，半导体装置500可包含hbm装置或包含探针垫的任何其它半导体装置。复制dq单元520包含发射电路路径522、接收电路路径524、探针垫526和信号发生器530。举例来说，发射电路路径522和/或接收电路路径524可包含电路400(参见图4)或其部分。
50.根据各种实施例，可使用复制dq单元520(例如，在晶片级测试期间)以验证结果和/或补偿可影响电容测量的一或多个变化(例如，pvt变化)，如上文所描述。举例来说，初始地，可经由探针垫526(即，经由探针垫526上的直接接触(例如，与测量工具直接接触))测量复制dq单元520的引脚电容。另外，可经由如上文参考图4a和4b所描述的相同或类似过程(在下文中被称为“测量方法”)测量复制dq单元520的引脚电容。
51.如果经由探针垫526测量的引脚电容大体上等于经由测量方法测量的引脚电容，则可确定测量方法可提供准确测量(例如，pvt变化不足够严重以造成不准确)。另一方面，如果经由探针垫526测量的引脚电容不大体上等于经由测量方法测量的引脚电容，则可确定测量方法可能不提供准确测量，并且可能需要一或多个调整。
52.在一个实例中，可调整在测量方法期间使用的参考电压(即，参考电压vcio)的值。更确切地说，例如，可执行电压参考vcio的电压扫描以识别电压参考vcio的具体值(参见图4a和4b)，使得经由测量方法测量的引脚电容大体上等于经由探针垫526测量的引脚电容。换句话说，可确定电压参考vcio的值提供大体上等于经由探针垫526测量的引脚电容的引脚电容(即，经由测量方法测量)。
53.在执行电压扫描以确定提供正确的引脚电容的电压参考vcio的值之后，电压参考vcio的所确定值可用于执行测量方法(例如，针对装置的每一i/o引脚)。因此，即使具有一些pvt变化，也可校准用于半导体装置500的每一dq单元的电路(例如，图4a的电路400)和/或参数以提供准确的引脚电容测量(例如，在不直接接触dq引脚的情况下)。
54.尽管图4a描绘包含nmos晶体管的电流源(例如，电流源410)，但描述不如此受限制。确切而言，如在图6的电路(例如，“i/o电路”)600中所说明，电流源410'包含pmos晶体管(即，晶体管m2)。在这些实施例中，可启用输出缓冲器402的下拉驱动器以将节点n2耦合到例如工作电压vss(在本文中也被称为“供电电压”或“低侧供电电压”)的电压，而非启用输
出缓冲器402的上拉驱动器。另外，可使用低侧参考电压(即，电压参考vref)，而非使用高侧参考电压。举例来说，如图6中所展示，包含pmos晶体管的电流源可在其中难以产生高侧电压参考(例如，电压参考vref)的实施例中使用。
55.图7描绘根据本公开的各种实施例的系统700。系统700(其在本文中也可被称为“系统级封装”或“半导体封装”)包含主机702、插入件704和基板706。系统700进一步包含插入件704中的导电通孔705(展示两个)，以及装置710，所述装置可包含例如堆叠在逻辑裸片716上的多个dram裸片(例如，dram裸片714的高带宽存储器(hbm)堆叠)，裸片714、716通过对准穿硅通孔(tsv)708和裸片714、716之间的接合线中的离散导电元件而互连。
56.如所展示，装置710可包含核心裸片714和逻辑裸片716。核心裸片714可包含多个dram裸片，并且逻辑裸片716可包含电路(例如，例如图1的输入/输出电路162的接口电路和/或其它电路)。根据各种实施例，核心裸片714和/或逻辑裸片716可包含本文中所描述的各种装置和/或电路(例如，图1的存储器装置100、图4a的电路400、图5的装置500、图6的电路600)中的一或多个。在一些实施例中，核心裸片714和逻辑裸片716可经由tsv连接。
57.系统700，且更确切地说，逻辑裸片716还可包含输入/输出装置712，所述输入/输出装置包含例如用于将装置710耦合到主机702和/或其它装置的多个微凸块。尽管图7说明经由仅三(3)个微凸块耦合到主机702的装置710，但装置710可经由任何合适数目的微凸块(例如，输入/输出装置712的每一所说明的微凸块)耦合到主机702。借助于非限制性实例，逻辑裸片716可包含用于将输出信号驱动到主机702的一或多个输出驱动器。根据各种实施例，比较结果(例如，电压dcio；参见例如图4a)可经由测试接口720读出，所述测试接口可包含例如da接口或ieee1500接口。
58.图8是根据本公开的各种实施例的测量i/o电容的实例方法800的流程图。方法800可根据本公开中所描述的至少一个实施例布置。在一些实施例中，方法800可通过装置或系统(例如图1的存储器装置100、图4a的电路400、图5的装置500、图6的电路600、图7的系统700、图9的系统900和/或图10的系统1000)或另一装置或系统执行。尽管说明为离散框，但可取决于所需实施方案而将各种框再分成额外框、组合成更少的框或将所述框剔除掉。
59.方法800可在框802处开始，其中可将输入/输出(i/o)节点充电到大体上等于工作电压的电压电平，并且方法800可进行到框804。举例来说，i/o节点(例如，i/o节点n2；参见图4a)可通过经由输出缓冲器(例如，图4a的输出缓冲器402)将i/o节点耦合到工作电压而充电到工作电压(例如，vdd)的电压电平。
60.在框804处，i/o节点可耦合到接地电压以产生通过i/o节点的电流，并且方法800可进行到框806。举例来说，i/o节点(例如，i/o节点n2；参见图4a)可经由电流源(例如图4a的晶体管m1)耦合到接地电压，以产生通过i/o节点的电流。
61.在框806处，响应于将i/o节点耦合到接地电压，可将i/o节点的电压与参考电压进行比较以产生结果(“比较结果”)，并且方法800可进行到框808。更确切地说，例如，在时钟信号(例如，图4a和4b的时钟信号testck)的第一时钟周期期间开始以及对于时钟信号的多个时钟周期中的每一时钟周期，可将i/o节点(例如，i/o节点n2；参见图4a)的电压与参考电压(例如，图4a的参考电压vref)进行比较以产生结果(例如，图4a和4b的比较结果dcio)。根据一些实施例，参考电压(例如，图4a的参考电压vref)可小于工作电压。
62.在框808处，可检测结果中的改变，并且方法800可进行到框810。更确切地说，例
如，可在完成时钟信号的多个时钟周期中的后续时钟周期期间和/或之后检测结果中的改变。
63.在框810处，可确定基于从第一时钟周期到完成后续时钟周期所经过的时钟周期的数目的转换时间，并且方法800可进行到框812。举例来说，可经由时钟周期的时段和经过的时钟周期的数目确定转换时间。
64.在框812处，可基于所确定转换时间而确定i/o节点的电容。更确切地说，例如，可基于所确定转换时间、电流的量值、参考电压的量值和工作电压的量值而确定i/o节点的电容。举例来说，控制单元(在本文中也被称为“控制器”或“控制单元”)(例如，图1的控制件165)可被配置成执行框808、810和812的动作中的一或多个。
65.可在不脱离本公开的范围的情况下对方法800作出修改、添加或省略。举例来说，可以不同次序实施方法800的操作。此外，仅提供所概述的操作和动作以作为实例，并且所述操作和动作中的一些可为任选的、组合成更少操作和动作，或扩展成额外操作和动作而不背离所公开实施例的本质。举例来说，方法可包含一或多个动作，其中经由触发器锁存比较结果。另外，方法可包含一或多个动作，其中响应于在触发器处接收到时钟信号的边沿而从触发器输出比较结果。此外，方法可包含一或多个动作，其中i/o节点与工作电压隔离(例如，与i/o节点耦合到接地电压大体上同时)。
66.还公开一种存储器系统。根据各种实施例，存储器系统可包含一或多个存储器装置，所述存储器装置包含一或多个存储器单元阵列，例如存储器单元阵列102(参见图1)。一或多个存储器单元阵列可包含多个存储器单元。
67.图9是根据本文中所描述的一或多个实施例实施的存储器系统900的简化框图。可包含例如一或多个半导体装置的存储器系统900包含多个存储器装置902和控制件904。可包含多个存储器组的每一存储器装置902可包含多个存储器单元。
68.控制件904可与每一存储器装置902可操作地耦合，以便能够从每一存储器装置902内的任何或所有存储器单元读取数据或将数据写入每一存储器装置902内的任何或所有存储器单元。控制件904和/或存储器装置902可包含本文中所描述的各种装置和/或电路(例如，图1的存储器装置100、图4a的电路400、图5的装置500和/或图6的电路600)中的一或多个。
69.还公开一种系统。根据各种实施例，系统可包含存储器装置，所述存储器装置包含多个存储器组，每一存储器组具有存储器单元阵列。每一存储器单元可包含存取晶体管和与所述存取晶体管可操作地耦合的存储元件。
70.图10是根据本文中所描述的一或多个实施例实施的电子系统1000的简化框图。电子系统1000包含至少一个输入装置1002，所述输入装置可包含例如键盘、鼠标或触摸屏。电子系统1000进一步包含至少一个输出装置1004，例如监视器、触摸屏或扬声器。输入装置1002和输出装置1004未必可彼此分离。电子系统1000进一步包含存储装置1006。输入装置1002、输出装置1004和存储装置1006可耦合到处理器1008。电子系统1000进一步包含耦合到处理器1008的存储器装置1010。可包含图9的存储器系统900的至少部分的存储器装置1010可包含存储器单元阵列。电子系统1000可包含例如计算、处理、工业或消费型产品。举例来说，在不限制的情况下，系统1000可包含个人计算机或计算机硬件组件、服务器或其它联网硬件组件、数据库引擎、入侵防护系统、手持式装置、平板计算机、电子笔记本型计算
机、相机、电话、音乐播放器、无线装置、显示器、芯片组、游戏、车辆或其它已知系统。
71.如本文中所描述，各种实施例可允许无引脚接触(例如，经由测量工具)的引脚电容测量。同样，与常规装置相比较，各种实施例可经由控制电压(例如，电压vcio)产生源电流(例如，图4a的电流ic)，并且各种实施例并不需要实施小电流驱动器或精细工作高速时钟。此外，各种实施例提供pvt变化补偿(例如，经由复制dq单元和调整一或多个操作参数(例如，参考电压vcio))。各种实施例不仅可适用于hbm装置，而且可用于利用μbump(或类似)接口的其它装置。
72.本公开的各种实施例可包含一种装置，所述装置包含耦合到节点，并且被配置成对节点充电的第一电路。装置可进一步包含电流源，所述电流源耦合到节点，并且被配置成将节点耦合到接地电压以产生通过节点的电流。装置可进一步包含第二电路，所述第二电路耦合到节点，并且被配置成在时钟信号的第一时钟周期期间开始以及对于时钟信号的多个时钟周期中的每一时钟周期，将节点处的电压与参考电压进行比较以产生结果。此外，装置可包含控制单元。控制单元可被配置成在完成时钟信号的后续时钟周期后检测结果中的改变。控制单元可进一步被配置成响应于结果中的改变而基于从第一时钟周期到完成后续时钟周期所经过的时钟周期的数目而确定转换时间，以基于转换时间而确定节点的电容。
73.本公开的一或多个其它实施例包含一种方法。方法可包含将输入/输出(i/o)节点充电到大体上等于工作电压的电压电平，其中工作电压大于参考电压。方法可进一步包含将i/o节点耦合到接地电压以产生通过i/o节点的电流。此外，方法可包含响应于将i/o节点耦合到接地电压，在时钟信号的第一时钟周期期间开始以及对于时钟信号的多个时钟周期中的每一时钟周期，将i/o节点的电压与参考电压进行比较以产生结果。方法还可包含在完成时钟信号的后续时钟周期后检测结果中的改变。此外，方法可包含响应于检测到结果中的改变，基于从第一时钟周期到完成后续时钟周期所经过的时钟周期的数目而确定转换时间。方法可进一步包含基于转换时间而确定i/o节点的电容。
74.本公开的额外实施例包含一种电子系统。电子系统可包含至少一个输入装置、至少一个输出装置和可操作地耦合到输入装置和输出装置的至少一个处理器装置。电子系统还可包含至少一个存储器装置，所述至少一个存储器装置可操作地耦合到至少一个处理器装置，并且包括被配置成选择性地耦合到工作电压的输入/输出(i/o)节点。存储器装置可进一步包含电流源，所述电流源耦合到i/o节点，并且被配置成在时钟信号的多个时钟周期中的第一时钟周期期间将i/o节点耦合到接地电压以产生i/o电流。存储器装置还可包含比较器，所述比较器耦合到i/o节点和参考电压，并且被配置成产生结果。电子系统可进一步包含控制器，所述控制器被配置成在时钟信号的多个时钟周期中的后续时钟周期期间检测结果中的改变。控制器可进一步被配置成基于从第一时钟周期到完成后续时钟周期所经过的时钟周期的数目和时钟信号的频率而确定i/o节点的电容。
75.根据惯例，图中所说明的各种特征可能并非按比例绘制。本公开中所呈现的说明不打算是任何特定设备(例如，装置、系统等)或方法的实际视图，而是仅为用于描述本公开的各种实施例的理想化表示。因此，为了清晰起见，可任意扩大或减小各种特征的尺寸。此外，为了清楚起见，可简化各图中的一些。因此，图式可能未描绘给定设备(例如，装置)的所有组件或特定方法的所有操作。
76.如本文中所使用，术语“装置”或“存储器装置”可包含具有存储器的装置，但不限
于仅具有存储器的装置。举例来说，装置或存储器装置可包含存储器、处理器和/或其它组件或功能。举例来说，装置或存储器装置可包含芯片上系统(soc)。
77.本文中且尤其在所附权利要求书(例如，所附权利要求书的主体)中所使用的术语通常意图为“开放性”术语(例如，术语“包含(including)”应被解译为“包含但不限于”，术语“具有”应被解译为“至少具有”，术语“包含(includes)”应被解译为“包含但不限于”等)。
78.此外，如果旨在使用具体数目的引入的权利要求叙述，则将在权利要求中明确地叙述此类意图，并且在没有此类叙述的情况下，不存在此类意图。举例来说，为辅助理解，所附权利要求书可含有使用介绍性短语“至少一个”和“一或多个”来引入权利要求叙述。然而，此类短语的使用不应被解释为暗示通过不定冠词“一(a/an)”引入权利要求叙述将含有如此引入的权利要求叙述的任何特定权利要求限于仅含有一个此类叙述的实施例，即使在同一个权利要求包含介绍性短语“一或多个”或“至少一个”和例如“一”的不定冠词时也如此(例如，“一”应被解译为意味着“至少一个”或“一或多个”)；这同样适用于使用定冠词来引入权利要求叙述的情况。如本文中所使用，“和/或”包含相关联所列项中的一或多个的任何和所有组合。
79.此外，即使明确叙述了具体数目的所引入的权利要求叙述，仍应理解，此类叙述通常应被解译为至少意味着叙述的数目(例如，没有其它修饰语的“两个叙述”的简单叙述，意味着至少两个叙述，或两个或更多个叙述)。此外，在使用类似于“a、b和c等中的至少一个”或“a、b和c等中的一或多个”的惯例的那些情况下，一般来说，此类结构意图仅包含a、仅包含b、仅包含c、包含a和b、包含a和c、包含b和c或包含a、b和c等。举例来说，术语“和/或”的使用意图以此方式加以解释。
80.另外，应理解，无论在说明书、权利要求书还是附图中，呈现两个或更多个替代术语的任何转折性词语或短语预期包含所述术语中的一个、所述术语中的任一个或这两个术语的可能性。举例来说，短语“a或b”应理解为包含“a”或“b”或“a和b”的可能性。
81.此外，术语“第一”、“第二”、“第三”等的使用在本文中不一定用于意味着元件的具体次序或数目。一般来说，术语“第一”、“第二”、“第三”等用于作为通用识别符区分不同元件。在不存在术语“第一”、“第二”、“第三”等意味着具体次序的表现的情况下，这些术语不应理解为意味着具体次序。此外，在不存在术语“第一”、“第二”、“第三”等意味着元件的具体数目的表现的情况下，这些术语不应理解为意味着元件的具体数目。
82.上文所描述的和附图中所说明的本公开的实施例并不限制本公开的范围，所述范围涵盖于所附权利要求书和其合法等效物的范围内。任何等效实施例都在本公开的范围内。实际上，除本文中所展示和描述的例如所描述元件的替代适用组合的内容以外，对于所属领域的技术人员来说，本公开的各种修改将根据描述变得显而易见。此类修改和实施例也落入所附权利要求书和等效物的范围内。