存储器的检测方法和存储器的检测装置与流程

1.本发明实施例涉及半导体领域，特别涉及一种存储器的检测方法和存储器的检测装置。


背景技术：

2.动态随机存取存储器(dynamic random access memory，dram)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
3.随着dram的制程工艺越来越先进、存储密度越来越高，dram制程工艺中也出现了越来越多的问题，比如：副产物掉落引发的短路、位线漏电流、电容的倒塌、金属线的断裂，关键尺寸不合格造成的结构问题等，这些制程工艺中出现的问题需要在良率测试过程中筛选出来，但是现有的良率测试方法检测出漏电的位置需要先后向存储单元中写入两次不同的存储数据，经过两次测试后才可以获得漏电的位置，检测速度较慢。
4.如何在良率测试过程中快速的检测出漏电的位置，是本领域技术人员亟须解决的问题。


技术实现要素：

5.本发明实施例提供一种存储器的检测方法和存储器的检测装置，有利于解决存储器的漏电位置检测较慢的问题。
6.为解决上述问题，本发明实施例提供一种存储器的检测方法，包括：所述存储器包括多个第一存储单元、多个第二存储单元、多条相互分立的位线、多条相互分立的互补位线以及多条相互分立的字线，每一所述互补位线与一所述位线对应，所述第一存储单元与相应的一所述位线以及一所述字线连接，且所述第二存储单元与相应的一所述互补位线以及一所述字线连接；所述存储器还包括多个感测放大器，每一所述感测放大器与一所述位线以及一所述互补位线电耦合；向每一所述第一存储单元和所述第二存储单元写入存储数据，其中，每条所述位线连接的所述第一存储单元与其对应的所述互补位线连接的所述第二存储单元内的所述存储数据相同；在写入所述存储数据之后，进行读取操作，所述读取操作包括：依次选通所有所述字线进行读取，以通过所述位线、所述互补位线以及所述感测放大器读取每一所述第一存储单元和所述第二存储单元内的真实数据；基于所述真实数据与所述存储数据的差异，获取测试结果；基于每一所述第一存储单元和所述第二存储单元对应的所述测试结果，获取所述位线或所述互补位线与所述字线的漏电位置。
7.另外，向所述第一存储单元和所述第二存储单元写入所述存储数据的方式包括：向所有所述第一存储单元和所述第二存储单元写入相同的所述存储数据。
8.另外，向每一所述第一存储单元和所述第二存储单元写入的所述存储数据都为逻
辑低电平。
9.另外，向所述第一存储单元写入所述存储数据的方式还包括：向与相邻的所述位线连接的若干所述第一存储单元写入不同的所述存储数据。
10.另外，向所述第二存储单元写入所述存储数据的方式还包括：向与相邻的所述互补位线连接的若干所述第二存储单元写入不同的所述存储数据。
11.另外，在选通一所述字线之后，还包括：对所述位线和对应的所述互补位线进行预充电，所述预充电后的所述位线和对应的所述互补位线电平相同。
12.另外，在进行所述读取操作之前，还包括：对所有所述第一存储单元和所述第二存储单元进行自动刷新操作。
13.另外，在向每一所述第一存储单元和所述第二存储单元写入所述存储数据之前，还包括：对所述第一存储单元和所述第二存储单元进行初始化操作，以激活所述第一存储单元和所述第二存储单元。
14.另外，所述基于每一所述第一存储单元和所述第二存储单元对应的所述测试结果，获取所述位线或所述互补位线与所述字线的漏电位置的步骤，具体包括：与同一所述位线连接的所有所述第一存储单元的所述存储数据和所述真实数据不同，且与对应的所述互补位线连接的所述第二存储单元中有一唯一所述第二存储单元的所述存储数据和所述真实数据不同，所述测试结果为与所述唯一的所述第二存储单元连接的所述互补位线和所述字线漏电。
15.另外，所述基于每一所述第一存储单元和所述第二存储单元对应的所述测试结果，获取所述位线或所述互补位线与所述字线的漏电位置的步骤，具体包括：与同一所述互补位线连接的所有所述第二存储单元的所述存储数据和所述真实数据不同，且与对应的所述位线连接的所述第一存储单元中有一唯一所述第一存储单元的所述存储数据和所述真实数据不同，所述测试结果为与所述唯一的所述第一存储单元连接的所述位线和所述字线漏电。
16.本发明实施例还提供一种存储器的检测装置，包括：存储器，所述存储器包括多个第一存储单元、多个第二存储单元、多条相互分立的位线、多条相互分立的互补位线以及多条相互分立的字线，每一所述互补位线与一所述位线对应，所述第一存储单元与相应的一所述位线以及一所述字线连接，且所述第二存储单元与相应的一所述互补位线以及一所述字线连接；所述存储器还包括多个感测放大器，每一所述感测放大器与一所述位线以及一所述互补位线电耦合；写入装置，用于向所述第一存储单元和所述第二存储单元写入存储数据；读取装置，所述读取装置用于依次选通所有所述字线进行读取，以通过所述位线、所述互补位线以及所述感测放大器读取每一所述第一存储单元和所述第二存储单元内的真实数据；指令装置，用于控制所述写入装置向每条所述位线连接的所述第一存储单元与其对应的所述互补位线连接的所述第二存储单元内写入的所述存储数据相同；报错装置，所述报错装置基于所述真实数据与所述存储数据的差异，获取测试结果，并基于每一所述第一存储单元和所述第二存储单元对应的所述测试结果，获取所述位线或所述互补位线与所述字线的漏电位置。
17.另外，还包括：指令译码器，用于根据所述指令装置发出的指令调整所述写入装置向所述第一存储单元和所述第二存储单元写入的所述存储数据的类型。
18.另外，还包括：预充电装置，所述预充电装置用于对所述位线和对应的所述互补位线进行预充电，使得在选通一所述字线之后，所述位线预充电后的电平与对应的所述互补位线预充电后的电平相同。
19.另外，还包括：自动刷新装置，用于定时对所述第一存储单元和所述第二存储单元进行自动刷新操作。
20.另外，还包括：所述报错装置还包括判断装置，所述判断装置用于根据所述测试结果判断所述位线或所述互补位线与所述字线的漏电位置。
21.与现有技术相比，本发明实施例提供的技术方案具有以下优点：
22.本发明实施例提供的存储器的检测方法，向每条位线连接的第一存储单元与其对应的互补位线连接的第二存储单元内写入的存储数据相同，在进行读取时，当选通的位线和对应的互补位线都不漏电时，选通的字线与位线和互补位线中的一者连接，读出的结果为与选通的字线不连接的一者为逻辑高电平；这样当读出的第一存储单元的逻辑电平和预设结果不符时，影响因素为一位线与选通的字线短接漏电流或者对应的互补位线与某一未选通的字线短接漏电流，当读出的第二存储单元的逻辑电平和预设结果不符时，影响因素为一互补位线与选通的字线短接漏电流或者对应的位线与某一未选通的字线短接漏电流，依次选通所有字线，结合与一位线和对应的互补位线连接的所有的第一存储单元和第二存储单元的测试结果，则可确定漏电流的确切位置；采用如此方法依次选通所有字线，利用当位线和对应的互补位线逻辑电平相同时选通的字线和哪一者连接哪一者就是逻辑低电平的特性，不用在第一存储单元和第二存储单元分别写入两种逻辑电平进行测试结果对比，即可根据一次测试结果无遗漏的得到漏电流的位线或互补位线的准确位置，提高了存储器检测方法的检测效率。
23.另外，向每一第一存储单元和第二存储单元写入的存储数据都为逻辑低电平，排除了存储单元内的逻辑高电平有可能随时间降低而影响测试结果的准确性。
24.另外，对位线和对应的互补位线进行预充电，预充电后的位线和对应的互补位线电平相同，这样避免了其余因素对感测放大器挑选位线与对应的互补位线两者之间电平更大者的影响，保证了检测出的电位情况完全反应存储器本身的状况，有利于提高检测的准确性。
附图说明
25.一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
26.图1为本发明实施例中存储器的结构示意图；
27.图2为本发明一实施例中第一种位线和对应的互补位线的逻辑电平变化示意图；
28.图3为本发明一实施例中第二种位线和对应的互补位线的逻辑电平变化示意图；
29.图4为本发明一实施例中第三种位线和对应的互补位线的逻辑电平变化示意图；
30.图5为本发明一实施例中第四种位线和对应的互补位线的逻辑电平变化示意图；
31.图6为本发明一实施例中第五种位线和对应的互补位线的逻辑电平变化示意图；
32.图7为本发明一实施例中第六种位线和对应的互补位线的逻辑电平变化示意图；
33.图8为本发明再一实施例中存储器的检测装置的模块示意图。
具体实施方式
34.由背景技术可知，现有技术的存储器的检测方法的检测速度有待提高。
35.现结合一种存储器的检测方法进行分析。检测方法包括：存储器包括第一存储单元和第二存储单元，第一存储单元为与位线连接的存储单元，第二存储单元为与互补位线连接的存储单元，向每一存储单元内第一次写入存储数据，向第一存储单元内写入第一存储数据，向第二存储单元内写入第二存储数据，第一存储数据和第二存储数据不同；在写入存储数据之后，进行读取操作，读取操作包括：依次选通所有字线进行读取，以通过位线或互补位线以及感测放大器读取每一存储单元内的第一真实数据，且在进行读取之前，同时选通与位线和互补位线对应的感测放大器中的提供低电位电压的电源线ncs，和与位线或互补位线对应的提供高电位电压的电源线pcs，以使位线和互补位线中逻辑电平更高的一者的逻辑电平升高；基于第一真实数据与第一次写入的存储数据的差异，获取第一测试结果；向每一存储单元第二次写入存储数据，向第一存储单元内写入第二存储数据，向第二存储单元内写入第一存储数据；在第二次写入存储数据之后，再次进行读取操作，以读取每一存储单元内的第二真实数据；基于第二真实数据与第二次写入的存储数据的差异，获取第二测试结果；基于第二测试结果以及第一测试结果，获取漏电的位线的具体位置。
36.当位线与字线短路时，检测时会出现如下四种情况：第一种情况，位线为低电平，当位线短接选通的字线时，位线变为高电平，读出结果为位线高电平，与实际情况不符，确认缺陷，从而检测出漏电位线的具体位置；第二种情况，位线为高电平，当位线短接选通的字线时，位线还是高电平，读出结果为位线高电平，与实际情况相符，不能得到缺陷，不能检测出漏电位线的具体位置；第三种情况，位线为低电平，当位线与未选通的字线短接时，位线还是低电平，读出结果为位线低电平，与实际情况相符，不能得到缺陷，检测不出漏电位线的具体位置；第四种情况，位线为高电平，当位线与未选通的字线短接时，位线变为低电平，读出结果为位线低电平，与实际情况不符，确认缺陷，从而检测出漏电流位线的具体位置。
37.其中，第二种情况和第三种情况不能得出缺陷，但是通过依次选通所有字线的方式，就可以将第二种情况变为第四种情况，第三种情况变为第一种情况，这样对于位线与字线短路导致的位线漏电流情况，都可以检测出来。互补位线与字线短路的情况和位线与字线短路的情况相同，这里不再赘述。
38.由上述可知，这种存储器的检测方法需要分别向存储单元写入两次不同的存储数据，每次写入存储数据的时候，第一存储单元的存储数据和第二存储单元的存储数据不同，才能通过两次的测试结果得出漏电的具体位置，检测的速度较慢，不利于快速获取存储器漏电的具体位置。
39.为解决上述问题，本发明实施提供一种存储器的检测方法，向每条位线连接的第一存储单元与其对应的互补位线连接的第二存储单元内写入的存储数据相同，在进行读取时，当选通的位线和对应的互补位线都不漏电时，选通的字线与位线和互补位线中的一者连接，读出的结果为与选通的字线不连接的一者为逻辑高电平；这样当读出的第一存储单元的逻辑电平和预设结果不符时，影响因素为一位线与选通的字线短接漏电流或者对应的
互补位线与某一未选通的字线短接漏电流，当读出的第二存储单元的逻辑电平和预设结果不符时，影响因素为一互补位线与选通的字线短接漏电流或者对应的位线与某一未选通的字线短接漏电流，依次选通所有字线，结合与一位线和对应的互补位线连接的所有的第一存储单元和第二存储单元的测试结果，则可确定漏电流的确切位置；采用如此方法依次选通所有字线，利用当位线和对应的互补位线逻辑电平相同时选通的字线和哪一者连接哪一者就是逻辑低电平的特性，不用在第一存储单元和第二存储单元分别写入两种逻辑电平进行测试结果对比，即可根据一次测试结果无遗漏的得到漏电流的位线或互补位线的准确位置，提高了存储器检测方法的检测效率。
40.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本技术而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本技术所要求保护的技术方案。
41.图1为本发明实施例中存储器的结构示意图。
42.本实施例提供的存储器检测的方法，包括：参考图1，存储器100包括多个第一存储单元101、多个第二存储单元102、多条相互分立的位线103、多条相互分立的互补位线104以及多条相互分立的字线105，每一互补位线104与一位线103对应，第一存储单元101与相应的一位线103以及一字线105连接，且第二存储单元102与相应的一互补位线104以及一字线105连接；存储器100还包括多个感测放大器106，每一感测放大器106与一位线103以及一互补位线104电耦合。
43.本实施例中，感测放大器106包括提供低电位电压的电源线ncs以及提供高电位电压的电源线pcs。
44.首先对第一存储单元101和第二存储单元102进行初始化操作，以激活第一存储单元101和第二存储单元102；在初始化操作之后，进行写入操作，向每一第一存储单元101和第二存储单元102写入存储数据，其中，每条位线103连接的第一存储单元101与其对应的互补位线104连接的第二存储单元102内的存储数据相同。
45.以向每条位线103连接的第一存储单元101与其对应的互补位线104连接的第二存储单元102内写入的存储数据相同，本实施例中以写入相同的逻辑低电平为例，在进行读取时，当选通的位线103和对应的互补位线104都不漏电时，选通的字线105与位线103和互补位线104中的一者连接，读出的结果为与选通的字线105不连接的一者为逻辑高电平；采用如此方法依次选通所有字线105，利用当位线103和对应的互补位线104逻辑电平相同时选通的字线105和哪一者不连接哪一者就是逻辑高电平的特性，不用在第一存储单元101和第二存储单元102分别写入两种逻辑电平进行测试结果对比，即可根据一次测试结果无遗漏的得到漏电流的位线或互补位线的准确位置，提高了存储器检测方法的检测效率。
46.在本实施例中，向第一存储单元101和第二存储单元102写入存储数据的方式包括：向所有第一存储单元101和第二存储单元102写入相同的存储数据。
47.在其他实施例中，向第一存储单元101写入存储数据的方式还包括：向与相邻的位线103连接的若干第一存储单元101写入不同的存储数据。
48.在其他实施例中，向第二存储单元写入存储数据的方式还包括：向与相邻的互补位线连接的若干第二存储单元写入不同的存储数据。
49.在本实施例中，向每一第一存储单元101和第二存储单元102写入的存储数据都为逻辑低电平；向每一第一存储单元101和第二存储单元102写入的存储数据都为逻辑低电平，排除了存储单元内的逻辑高电平有可能随时间降低而影响测试结果的准确性。在其他实施例中，也可以向每一第一存储单元和第二存储单元写入的存储数据为逻辑高电平。
50.本实施例中，在向第一存储单元101和第二存储单元102写入存储数据之后，还可以对所有第一存储单元101和第二存储单元102进行自动刷新操作。
51.进行读取操作，读取操作包括：依次选通所有字线105进行读取，以通过位线103、互补位线104以及感测放大器106读取每一第一存储单元101和第二存储单元102内的真实数据；基于真实数据与存储数据的差异，获取测试结果；基于每一第一存储单元101和第二存储单元102对应的测试结果，获取位线103或互补位线104与字线105的漏电位置。
52.本实施例中，在进行读取之前，同时选通与位线103和互补位线104对应的提供低电位电压的电源线ncs和提供高电位电压的电源线pcs，以使位线103和互补位线104中逻辑电平更高的一者的电平升高；然后还可以对所有第一存储单元101和第二存储单元102进行自动刷新操作。
53.需要知道的是，在向每条位线103连接的第一存储单元101和与其对应的互补位线104连接的第二存储单元102内都写入逻辑低电平时，在进行读取时，当选通的位线103和对应的互补位线104都不漏电时，选通的字线105与位线103和互补位线104中的一者连接，读出的结果为与选通的字线105不连接的一者为逻辑高电平。
54.以下将结合附图对检测过程中各种不同情况的位线103和互补位线104的逻辑电平变化情况进行详细说明。向每一第一存储单元101和第二存储单元102写入的存储数据都为逻辑低电平；依次选通所有所述字线进行读取。
55.第一种情况，某一互补位线104与某一字线105短路导致一第二存储单元102漏电流，结合图2～图4，在这种情况下，位线103和互补位线104的逻辑电平变化情况有三类。
56.图2为本发明一实施例中第一种位线和对应的互补位线的逻辑电平变化示意图。
57.参考图2，第一类，当选通与漏电的第二存储单元102对应的第一存储单元101时，在t0时间节点进行激活操作act，激活操作act之后，对提供低电位电压的电源线ncs和提供高电位电压的电源线pcs进行预充电处理，预充电处理之后，提供低电位电压的电源线ncs的电平和提供高电位电压的电源线pcs的电平相同；选通的位线103和对应的互补位线104进入电荷分享阶段，对位线103和对应的互补位线104进行预充电，预充电后的位线103和对应的互补位线104电平相同；在t1时间节点选通一与第一存储单元101连接的字线105；在t1～t2时间段内，由于选通的字线105与位线103连接，所以位线103的电平略微下降，但是由于互补位线104与未选通的字线105短路，所以互补位线104降为低电平；t2时间节点，打开感测放大器，选通与位线103和互补位线104对应的提供低电位电压的电源线ncs和提供高电位电压的电源线pcs，以使位线103和互补位线104中电平更高的一者的电平升高，由于互补位线104的电平低于位线103的电平，所以读出后位线103为高电平，与应读出的位线103低电平不相符；依次选通与漏电的第二存储单元102对应的所有第一存储单元101，读出结果与图2相同。
58.以下将对选通与漏电的第二存储单元102连接同一互补位线104的其他第二存储单元102的情况进行详细说明，与选通第一存储单元101相同的部分，将不再赘述。
59.图3为本发明一实施例中第二种位线和对应的互补位线的逻辑电平变化示意图。
60.参考图3，第二类，当选通与漏电的第二存储单元102连接同一互补位线104的其他第二存储单元102时，由于选通的字线105与互补位线104连接，所以互补位线104的电平略微下降，位线103的电平不变，应读出互补位线104为低电平，实际上由于互补位线104与未选通的字线105短路，所以互补位线104降为低电平，读出的互补位线104也为低电平，与实际相符。
61.依次选通所有与漏电的第二存储单元102连接同一互补位线104的其他第二存储单元102，读出结果与图3一致。
62.以下将对选通漏电的第二存储单元102的情况进行详细说明，与选通第一存储单元101相同的部分，将不再赘述。
63.图4为本发明一实施例中第三种位线和对应的互补位线的逻辑电平变化示意图。
64.参考图4，第三类，当选通漏电的第二存储单元102时，位线103的电平不变，互补位线104的电平被选通的字线105拉到高电平，读出结果为互补位线104高电平，与实际应读出的结果不相符。
65.综上，根据这三类位线103和互补位线104的逻辑电平变化情况，对位线103或互补位线104短路的第一种情况进行分析：第一类中，导致读出的位线103电平错误的原因有两种情况：第一种，选通的该第一存储单元101处短路；第二种，与对应的互补位线104连接的所有第二存储单元102中至少一处短路；首先假设与对应的互补位线104连接的所有第二存储单元102均不短路，结合第二类和第三类情况对该假设进行验证，对依次选通的互补位线104连接的所有第二存储单元102的结果进行分析，其中第三类情况存在一个第二存储单元102的读出情况为互补位线104高电平，读出结果与预设不短路的结果不相符，第二类情况中，连接其他第二存储单元102的读出结果为互补位线104低电平，读出结果与预设不短路的结果相符。因此，可判定假设不成立，即与对应的互补位线104连接的所有第二存储单元102中至少一处短路，根据结果可判定漏电位置为第三类情况中连接的第二存储单元102。
66.综上，可以得到，与同一位线103连接的所有第一存储单元101的存储数据和真实数据不同，且与对应的互补位线104连接的第二存储单元102中有一唯一第二存储单元102的存储数据和真实数据不同，测试结果为与唯一的第二存储单元102连接的互补位线104和字线105漏电。
67.接下来，将对位线103或互补位线104短路的第二种情况，某一位线103与某一字线105短路导致一第一存储单元101漏电流的情况进行详细说明；结合图5～图7，在这种情况下，位线103和互补位线104的逻辑电平变化情况也有三类。
68.图5为本发明一实施例中第四种位线和对应的互补位线的逻辑电平变化示意图。
69.参考图5，第一类，当选通与漏电的第一存储单元101对应的第二存储单元102时，在t0时间节点进行激活操作act，激活操作act之后，对提供低电位电压的电源线ncs和提供高电位电压的电源线pcs进行预充电处理，预充电处理之后，提供低电位电压的电源线ncs的电平和提供高电位电压的电源线pcs的电平相同；选通的位线103和对应的互补位线104进入电荷分享阶段，对位线103和对应的互补位线104进行预充电，预充电后的位线103和对应的互补位线104电平相同；在t1时间节点选通一与第二存储单元102连接的字线105；在t1～t2时间段内，由于选通的字线105与互补位线104连接，所以互补位线104的电平略微下
降，但是由于位线103与未选通的字线105短路，所以位线103降为低电平；t2时间节点，打开感测放大器，选通与位线103和互补位线104对应的提供低电位电压的电源线ncs和提供高电位电压的电源线pcs，以使位线103和互补位线104中电平更高的一者的电平升高，由于位线103的电平低于互补位线104的电平，所以读出后互补位线104为高电平，与应读出的互补位线104低电平不相符；依次选通与漏电的第一存储单元101对应的所有第二存储单元102，读出结果与图5相同。
70.以下将对选通与漏电的第一存储单元101连接同一位线103的其他第一存储单元101的情况进行详细说明，与选通第二存储单元102相同的部分，将不再赘述。
71.图6为本发明一实施例中第五种位线和对应的互补位线的逻辑电平变化示意图。
72.参考图6，第二类，当选通与漏电的第一存储单元101连接同一位线103的其他第一存储单元101时，由于选通的字线105与位线103连接，所以位线103的电平略微下降，互补位线104的电平不变，应读出位线103为低电平，实际上由于位线103与未选通的字线105短路，所以位线103降为低电平，读出的位线103也为低电平，与实际相符。
73.依次选通所有与漏电的第一存储单元101连接同一位线103的其他第一存储单元101，读出结果与图6一致。
74.以下将对选通漏电的第一存储单元101的情况进行详细说明，与选通第二存储单元102相同的部分，将不再赘述。
75.图7为本发明一实施例中第六种位线和对应的互补位线的逻辑电平变化示意图。
76.参考图7，第三类，当选通漏电的第一存储单元101时，互补位线104的电平不变，位线103的电平被选通的字线105拉到高电平，读出结果为位线103高电平，与实际应读出的结果不相符。
77.综上，根据这三类位线103和互补位线104的逻辑电平变化情况，对位线103或互补位线104短路的第二种情况进行分析：第一类中，导致读出的互补位线104电平错误的原因有两种情况：第一种，选通的该第二存储单元102处短路；第二种，与对应的位线103连接的所有第一存储单元101中至少一处短路；首先假设与对应的位线103连接的所有第一存储单元101均不短路，结合第二类和第三类情况对该假设进行验证，对依次选通的位线103连接的所有第一存储单元101的结果进行分析，其中第三类情况存在一个第一存储单元101的读出情况为位线103高电平，读出结果与预设不短路的结果不相符，第二类情况中，连接其他第一存储单元101的读出结果为位线103低电平，读出结果与预设不短路的结果相符。因此，可判定假设不成立，即与对应的位线103连接的所有第一存储单元101中至少一处短路，根据结果可判定漏电位置为第三类情况中连接的第一存储单元101。
78.综上，可以得到，与同一互补位线104连接的所有第二存储单元102的存储数据和真实数据不同，且与对应的位线103连接的第一存储单元101中有一唯一第一存储单元101的存储数据和真实数据不同，测试结果为与唯一的第一存储单元101连接的位线103和字线105漏电。
79.本实施例提供的存储器的检测方法，向每条位线103连接的第一存储单元101与其对应的互补位线104连接的第二存储单元102内写入的存储数据相同，在进行读取时，当选通的位线103和对应的互补位线104都不漏电时，选通的字线105与位线103和互补位线104中的一者连接，读出的结果为与选通的字线105不连接的一者为逻辑高电平；这样当读出的
第一存储单元101的逻辑电平和预设结果不符时，影响因素为一位线103与选通的字线105短接漏电流或者对应的互补位线104与某一未选通的字线105短接漏电流，当读出的第二存储单元102的逻辑电平和预设结果不符时，影响因素为一互补位线104与选通的字线105短接漏电流或者对应的位线103与某一未选通的字线105短接漏电流，依次选通所有字线105，结合与一位线103和对应的互补位线104连接的所有的第一存储单元101和第二存储单元102的测试结果，则可确定漏电流的确切位置；采用如此方法依次选通所有字线105，利用当位线103和对应的互补位线104逻辑电平相同时选通的字线105和哪一者不连接哪一者就是逻辑高电平的特性，不用在第一存储单元101和第二存储单元102分别写入两种逻辑电平进行测试结果对比，即可根据一次测试结果无遗漏的得到漏电流的位线103或互补位线104的准确位置，提高了存储器检测方法的检测效率。
80.本发明另一实施例提供一种与上述实施例存储器的检测方法对应的存储器的检测装置。以下将结合附图对本实施例的存储器的检测装置进行详细的说明。
81.参考图1，存储器100，存储器100包括多个第一存储单元101、多个第二存储单元102、多条相互分立的位线103、多条相互分立的互补位线104以及多条相互分立的字线105，每一互补位线104与一位线103对应，第一存储单元101与相应的一位线103以及一字线105连接，且第二存储单元102与相应的一互补位线104以及一字线105连接；存储器100还包括多个感测放大器106，每一感测放大器106与一位线103以及一互补位线104电耦合。
82.图8为本发明再一实施例中存储器的检测装置的模块示意图。
83.参考图1和图8，写入装置110，用于向第一存储单元101和第二存储单元102写入存储数据；读取装置140，读取装置140用于依次选通所有字线105进行读取，以通过位线103、互补位线104以及感测放大器106读取每一第一存储单元101和第二存储单元102内的真实数据；指令装置120，用于控制写入装置110向每条位线103连接的第一存储单元101与其对应的互补位线104连接的第二存储单元102内写入的存储数据相同；报错装置150，报错装置150基于真实数据与存储数据的差异，获取测试结果，并基于每一第一存储单元101和第二存储单元102对应的测试结果，获取位线103或互补位线104与字线105的漏电位置。
84.具体地，本实施例中，报错装置150包括判断装置151，判断装置151用于根据测试结果判断位线103或互补位线104与字线105的漏电位置。报错装置150还包括响应装置152，用于根据判断装置151的判断结果做出响应。
85.本实施例中，还包括：预充电装置，预充电装置用于对位线103和对应的互补位线104进行预充电，使得在选通一字线105之后，位线103预充电后的电平与对应的互补位线104预充电后的电平相同。还包括：自动刷新装置，用于定时对第一存储单元101和第二存储单元102进行自动刷新操作。
86.本实施例中，还包括：指令译码器130，用于根据指令装置120发出的指令调整写入装置110向第一存储单元101和第二存储单元102写入的存储数据的类型。
87.本实施例提供的存储器的检测装置，向每条位线103连接的第一存储单元101与其对应的互补位线104连接的第二存储单元102内写入的存储数据相同；这样当读出的第一存储单元101的逻辑电平和预设结果不符时，影响因素为一位线103与选通的字线105短接漏电流或者对应的互补位线104与某一未选通的字线105短接漏电流，当读出的第二存储单元102的逻辑电平和预设结果不符时，影响因素为一互补位线104与选通的字线105短接漏电
流或者对应的位线103与某一未选通的字线105短接漏电流，依次选通所有字线105，结合与一位线103和对应的互补位线104连接的所有的第一存储单元101和第二存储单元102的测试结果，则可确定漏电流的确切位置；采用如此方法依次选通所有字线105，利用当位线103和对应的互补位线104逻辑电平相同时选通的字线105和哪一者不连接哪一者就是逻辑高电平的特性，不用在第一存储单元101和第二存储单元102分别写入两种逻辑电平进行测试结果对比，即可根据一次测试结果无遗漏的得到漏电流的位线103或互补位线104的准确位置，提高了存储器检测方法的检测效率。
88.本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。