半导体存储装置的制作方法

半导体存储装置
1.相关申请
2.本技术享有以日本专利申请2021-120333号(申请日2021年7月21日)及日本专利申请2021-170466号(申请日2021年10月18日)为基础申请的优先权。本技术通过参考所述基础申请而包含基础申请的全部内容。
技术领域
3.本实施方式涉及一种半导体存储装置。


背景技术：

4.已知有一种半导体存储装置，具备：存储单元阵列，包含多个存储单元；及外围电路，连接在所述存储单元阵列，根据包含命令数据及地址数据的命令组的输入，输出用户数据。


技术实现要素：

5.提供一种高速动作的半导体存储装置。
6.一实施方式的半导体存储装置具有：第1焊垫，能收发第1时点信号；第2焊垫，能根据第1时点信号收发数据信号；第3焊垫，能接收第2时点信号；第4焊垫，能根据第2时点信号接收控制信息；存储单元阵列，包含串联连接着多个存储单元晶体管的字串；感测放大器，连接在存储单元阵列；第1寄存器，连接在感测放大器，能存储从存储单元阵列读出的数据；第2寄存器，能存储第1控制信息；第3寄存器，能存储第2控制信息；及控制电路，能执行从第1焊垫输出存储在第1寄存器的数据的数据输出。基于与i个周期(i为2以上的整数)量的第2时点信号对应的对第4焊垫的输入，将第1控制信息存储在第2寄存器。基于与个j周期(j为与i不同的整数)量的第2时点信号对应的对第4焊垫的输入，将第2控制信息存储在第3寄存器。
附图说明
7.图1是表示第1实施方式的存储器系统10的构成的示意性框图。
8.图2是表示存储器系统10的构成例的示意性侧视图。
9.图3是表示存储器系统10的构成例的示意性俯视图。
10.图4是表示存储器裸片md的构成的示意性框图。
11.图5是表示存储器裸片md的一部分构成的示意性电路图。
12.图6是表示存储器裸片md的一部分构成的示意性立体图。
13.图7是表示存储器裸片md的一部分构成的示意性电路图。
14.图8是表示存储器裸片md的一部分构成的示意性电路图。
15.图9是表示存储器裸片md的一部分构成的示意性电路图。
16.图10是用来对动作模式modea进行说明的示意性图。
17.图11是用来对动作模式modeb进行说明的示意性图。
18.图12是用来对动作模式modea进行说明的真值表。
19.图13是用来对动作模式modeb进行说明的真值表。
20.图14是用来对动作模式modeb进行说明的真值表。
21.图15是用来对动作模式modeb进行说明的真值表。
22.图16是用来对动作模式modea进行说明的示意性波形图。
23.图17是用来对动作模式modeb进行说明的示意性波形图。
24.图18是用来对动作模式modea进行说明的示意性波形图。
25.图19是用来对动作模式modea进行说明的示意性波形图。
26.图20是用来对动作模式modeb进行说明的示意性波形图。
27.图21是用来对动作模式modeb进行说明的示意性波形图。
28.图22是用来对动作模式modeb进行说明的示意性波形图。
29.图23是用来对动作模式modea进行说明的示意性波形图。
30.图24是用来对动作模式modeb进行说明的示意性波形图。
31.图25是用来对动作模式modea进行说明的示意性波形图。
32.图26是用来对动作模式modeb进行说明的示意性波形图。
33.图27是用来对动作模式modea进行说明的示意性波形图。
34.图28是用来对动作模式modeb进行说明的示意性波形图。
35.图29是用来对动作模式modea进行说明的示意性波形图。
36.图30是用来对动作模式modeb进行说明的示意性波形图。
37.图31是用来对动作模式modeb进行说明的示意性波形图。
38.图32是用来对存储器裸片md的一部分构成例进行说明的示意性流程图。
39.图33是表示存储器裸片md的一部分构成例的示意性电路图。
40.图34是用来对图33所示的电路的动作方法进行说明的示意性波形图。
41.图35是表示存储器裸片md的一部分构成例的示意性电路图。
42.图36是表示存储器裸片md的一部分构成例的示意性电路图。
43.图37是表示存储器裸片md的一部分构成例的示意性电路图。
44.图38是表示第2实施方式的存储器裸片md2的构成的示意性框图。
45.图39是表示存储器裸片md2的一部分构成的示意性电路图。
46.图40是用来对动作模式modeb进行说明的示意性图。
47.图41是表示第3实施方式的存储器裸片md3的构成的示意性框图。
48.图42是用来对动作模式modeb进行说明的真值表。
49.图43是用来对动作模式modeb进行说明的真值表。
50.图44(a)～(b)是用来对记录3位数据的存储单元mc的阈值电压进行说明的示意性图。
51.图45是用来对读出动作进行说明的时序图。
52.图46(a)～(c)是用来对位移读取进行说明的时序图。
53.图47是表示动作模式modeb中执行位移读取时的状况的示意性波形图。
54.图48是表示第4实施方式的存储器裸片md4的构成的示意性框图。
55.图49是表示动作模式modeb中执行读出动作时的状况的示意性波形图。
56.图50是表示动作模式modeb中执行位移读取时的状况的示意性波形图。
57.图51是用来对其它实施方式的半导体存储装置进行说明的示意性波形图。
具体实施方式
58.接着，参考附图，详细说明实施方式的半导体存储装置。另外，以下的实施方式终究是一例，并非意在限定本发明而表示。
59.此外，本说明书中，称为“半导体存储装置”的情况下，有时意指存储器裸片(存储器芯片)，有时意指存储卡、ssd(solid state disk：固态硬盘)等包含控制器裸片的存储器系统。而且，有时意指包含智能手机、平板终端、个人计算机等主计算机的构成。
60.此外，本说明书中，提到第1构成“电连接在”第2构成的情况下，第1构成可直接连接在第2构成，第1构成也可经由布线、半导体部件或晶体管等连接在第2构成。例如，将3个晶体管串联连接的情况下，即使第2个晶体管为断开(off)状态，第1个晶体管也“电连接”在第3个晶体管。
61.此外，本说明书中，提到在第2构成及第3构成“之间连接着”第1构成，有时意指第1构成、第2构成及第3构成串联连接，且第2构成经由第1构成连接在第3构成。
62.此外，本说明书中，提到电路等使2个布线等“导通”的情况下，例如有时意指所述电路等包含晶体管等，所述晶体管等设置在2个布线间的电流路径，所述晶体管等成为接通(on)状态。
63.[第1实施方式]
[0064]
[存储器系统10]
[0065]
图1是表示第1实施方式的存储器系统10的构成的示意性框图。
[0066]
存储器系统10根据从主计算机20发送的信号，进行读出动作、写入动作、抹除动作等。存储器系统10例如是存储卡、ssd或能存储其它用户数据的系统。存储器系统10具备：多个存储器裸片md，存储用户数据；及控制器裸片cd，连接在所述多个存储器裸片md及主计算机20。控制器裸片cd例如具备处理器、ram(random access memory：随机存取存储器)等，进行逻辑地址与物理地址的转换、位错误检测/校正、垃圾收集(压缩)、损耗均衡等处理。
[0067]
图2是表示本实施方式的存储器系统10的构成例的示意性侧视图。图3是表示相同构成例的示意性俯视图。为方便说明起见，在图2及图3中省略一部分构成。
[0068]
如图2所示，本实施方式的存储器系统10具备安装衬底msb、积层在安装衬底msb的多个存储器裸片md、及积层在存储器裸片md的控制器裸片cd。在安装衬底msb的上表面中的y方向的端部区域设置着焊垫电极p，其它一部分区域经由粘着剂等连接在存储器裸片md的下表面。在存储器裸片md的上表面中的y方向的端部区域设置着焊垫电极p，其它区域经由粘着剂等连接在其它存储器裸片md或控制器裸片cd的下表面。在控制器裸片cd的上表面中的y方向的端部区域设置着焊垫电极p。
[0069]
如图3所示，安装衬底msb、多个存储器裸片md及控制器裸片cd各自具备排列在x方向的多个焊垫电极p。设置在安装衬底msb、多个存储器裸片md及控制器裸片cd的多个焊垫电极p分别经由接合线b互相连接。
[0070]
另外，图2及图3所示的构成只不过是例示，具体构成能适当调整。例如，图2及图3
所示的例中，在多个存储器裸片md上积层着控制器裸片cd，这些构成由接合线b连接。这种构成中，多个存储器裸片md及控制器裸片cd包含在一个封装内。然而，控制器裸片cd也可包含在与存储器裸片md不同的封装内。此外，多个存储器裸片md及控制器裸片cd也可经由贯通电极等而非接合线b互相连接。
[0071]
[存储器裸片md的构成]
[0072]
图4是表示第1实施方式的存储器裸片md的构成的示意性框图。图5是表示存储器裸片md的一部分构成的示意性电路图。图6是表示存储器裸片md的一部分构成的示意性立体图。图7～图9是表示存储器裸片md的一部分构成的电路图。为方便说明起见，图4～图9中省略一部分构成。
[0073]
另外，图4中图示出多个控制端子等。所述多个控制端子有表示为与高有效信号(正逻辑信号)对应的控制端子的情况、表示为与低有效信号(负逻辑信号)对应的控制端子的情况、表示为与高有效信号及低有效信号这两个对应的控制端子的情况。图4中，与低有效信号对应的控制端子的符号包含上划线(上线)。本说明书中，与低有效信号对应的控制端子的符号包含斜线(“/“)。另外，图4的记载是例示，具体方面能适当调整。例如，也可将一部分或全部高有效信号设为低有效信号，或将一部分或部分低有效信号设为高有效信号。
[0074]
此外，图4所示的多个控制端子的傍边图示出表示输入输出方向的箭头。图4中，标注着从左向右的箭头的控制端子能使用于从控制器裸片cd向存储器裸片md输入数据或其它信号。图4中，标注着从右向左的箭头的控制端子能使用于从存储器裸片md向控制器裸片cd输出数据或其它信号。图4中，标注着左右两方向的箭头的控制端子能使用于从控制器裸片cd向存储器裸片md输入数据或其它信号，及从存储器裸片md向控制器裸片cd输出数据或其它信号这两个。
[0075]
如图4所示，存储器裸片md具备存储用户数据的存储单元阵列mca0、mca1；及连接在存储单元阵列mca0、mca1的外围电路pc。另外，以下的说明中，有时将存储单元阵列mca0、mca1称为存储单元阵列mca。此外，有时将存储单元阵列mca0、mca1称为平面pln0、pln1。
[0076]
[存储单元阵列mca的构成]
[0077]
存储单元阵列mca如图5所示，具备多个存储器块blk。所述多个存储器块blk各自具备多个字串单元su。所述多个字串单元su各自具备多个存储器字串ms。所述多个存储器字串ms的一端分别经由位线bl连接在外围电路pc。此外，所述多个存储器字串ms的另一端分别经由共通的源极线sl连接在外围电路pc。
[0078]
存储器字串ms具备串联连接在位线bl及源极线sl之间的漏极侧选择晶体管std、多个存储单元mc(存储单元晶体管)、源极侧选择晶体管sts、及源极侧选择晶体管stsb。以下，有时将漏极侧选择晶体管std、源极侧选择晶体管sts及源极侧选择晶体管stsb简称为选择晶体管(std、sts、stsb)。
[0079]
存储单元mc是具备半导体层、栅极绝缘膜及栅极电极的场效应晶体管。半导体层作为通道区域发挥功能。栅极绝缘膜包含电荷累积膜。存储单元mc的阈值电压根据电荷累积膜中的电荷量而变化。存储单元mc存储1位或多位的用户数据。另外，在与1个存储器字串ms对应的多个存储单元mc的栅极电极分别连接字线wl。这些字线wl分别共通连接在1个存储器块blk中的所有存储器字串ms。
[0080]
选择晶体管(std、sts、stsb)是具备半导体层、栅极绝缘膜及栅极电极的场效应晶
体管。半导体层作为通道区域发挥功能。在选择晶体管(std、sts、stsb)的栅极电极，分别连接选择栅极线(sgd、sgs、sgsb)。漏极侧选择栅极线sgd与字串单元su对应设置，共通连接在1个字串单元su中的所有存储器字串ms。源极侧选择栅极线sgs共通连接在存储器块blk中的所有存储器字串ms。源极侧选择栅极线sgsb共通连接在存储器块blk中的所有存储器字串ms。
[0081]
存储单元阵列mca例如如图6所示，设置在半导体衬底100的上方。另外，图6的例中，在半导体衬底100与存储单元阵列mca之间，设置着构成外围电路pc的多个晶体管tr。
[0082]
存储单元阵列mca具备排列在y方向的多个存储器块blk。此外，在y方向上相邻的2个存储器块blk之间，设置氧化硅(sio2)等块间绝缘层st。
[0083]
存储器块blk例如如图6所示，具备排列在z方向的多个导电层110、在z方向延伸的多个半导体柱120、及分别设置在多个导电层110及多个半导体柱120间的多个栅极绝缘膜130。
[0084]
导电层110是在x方向延伸的大致板状的导电层。导电层110也可包含氮化钛(tin)等势垒导电膜及钨(w)等金属膜的积层膜等。此外，导电层110例如也可包含含有磷(p)或硼(b)等杂质的多晶硅等。在排列在z方向的多个导电层110之间，设置着氧化硅(sio2)等绝缘层101。
[0085]
此外，多个导电层110中位于最下层的2个以上导电层110作为源极侧选择栅极线sgs、sgsb(图5)及与它连接的多个源极侧选择晶体管sts、stsb的栅极电极发挥功能。所述多个导电层110按照每个存储器块blk电独立。
[0086]
此外，位于它上方的多个导电层110作为字线wl(图5)及与它连接的多个存储单元mc(图5)的栅极电极发挥功能。所述多个导电层110分别按照每个存储器块blk电独立。
[0087]
此外，位于它上方的一个或多个导电层110作为漏极侧选择栅极线sgd及与它连接的多个漏极侧选择晶体管std(图5)的栅极电极发挥功能。所述多个导电层110的y方向的宽度比其它导电层110小。
[0088]
在导电层110的下方，设置着半导体层112。半导体层112例如也可包含含有磷(p)或硼(b)等杂质的多晶硅等。此外，在半导体层112及导电层110之间，设置着氧化硅(sio2)等绝缘层101。
[0089]
半导体层112作为源极线sl(图5)发挥功能。源极线sl例如对存储单元阵列mca所含的所有存储器块blk共通设置。
[0090]
半导体柱120例如如图6所示，在x方向及y方向上以特定的图案排列。半导体柱120作为1个存储器字串ms(图5)中包含的多个存储单元mc及选择晶体管(std、sts、stsb)的通道区域发挥功能。半导体柱120例如为多晶硅(si)等半导体层。半导体柱120例如如图6所示，具有大致圆筒状的形状，在中心部分设置着氧化硅等绝缘层125。此外，半导体柱120的外周面分别由导电层110包围，与导电层110对向。
[0091]
在半导体柱120的上端部，设置着包含磷(p)等n型杂质的杂质区域121。杂质区域121经由接点ch及接点cb连接在位线bl。
[0092]
栅极绝缘膜130具有覆盖半导体柱120的外周面的大致圆筒状的形状。栅极绝缘膜130例如具备积层在半导体柱120及导电层110之间的通道绝缘膜、电荷累积膜及块绝缘膜。通道绝缘膜及块绝缘膜例如是氧化硅(sio2)等绝缘膜。电荷累积膜例如是能累积氮化硅
(si3n4)等的电荷的膜。通道绝缘膜、电荷累积膜及块绝缘膜具有大致圆筒状的形状，沿除半导体柱120与半导体层112的接触部外的半导体柱120的外周面，在z方向延伸。
[0093]
另外，栅极绝缘膜130例如也可具备包含n型或p型杂质的多晶硅等浮动栅极。
[0094]
在多个导电层110的x方向上的端部，设置着多个接点cc。多个导电层110经由所述多个接点cc连接在外围电路pc。如图6所示，所述多个接点cc在z方向延伸，下端与导电层110连接。接点cc例如也可包含氮化钛(tin)等势垒导电膜及钨(w)等金属膜的积层膜。
[0095]
[外围电路pc的构成]
[0096]
外围电路pc例如如图4所示，具备分别连接在存储单元阵列mca0、mca1的行解码器rd0、rd1，及感测放大器sa0、sa1。此外，外围电路pc具备电压产生电路vg与序列发生器sqc。此外，外围电路pc具备输入输出控制电路i/o、逻辑电路ctr、地址寄存器adr、命令寄存器cmr、状态寄存器str、及数据输出时点调整部tct。另外，以下的说明中，有时将行解码器rd0、rd1称为行解码器rd，将感测放大器sa0、sa1称为感测放大器sa。
[0097]
[行解码器rd的构成]
[0098]
行解码器rd(图4)例如如图5所示，具备：地址解码器22，将地址数据add(图4)解码；块选择电路23及电压选择电路24，根据地址解码器22的输出信号，将动作电压传输到存储单元阵列mca。
[0099]
地址解码器22具备多个块选择线blksel及多个电压选择线33。地址解码器22例如按照来自序列发生器sqc的控制信号，依序参考地址寄存器adr(图4)的行地址ra，将所述行地址ra解码，将与行地址ra对应的特定的块选择晶体管35及电压选择晶体管37设为接通状态，将此外的块选择晶体管35及电压选择晶体管37设为断开状态。例如，将特定的块选择线blksel及电压选择线33的电压设为“h(高)”状态，将此外的电压设为“l(低)”状态。另外，使用p通道型晶体管而非n通道型的情况下，对这些布线施加相反的电压。
[0100]
另外，图示的例中，在地址解码器22中，对1个存储器块blk各设置1个块选择线blksel。然而，所述构成能适当变更。例如，也可对2个以上存储器块blk各具备1个块选择线blksel。
[0101]
块选择电路23具备与存储器块blk对应的多个块选择部34。所述多个块选择部34各自具备与字线wl及选择栅极线(sgd、sgs、sgsb)对应的多个块选择晶体管35。块选择晶体管35例如为场效应型耐压晶体管。块选择晶体管35的漏极电极分别电连接在对应的字线wl或选择栅极线(sgd、sgs、sgsb)。源极电极分别经由布线cg及电压选择电路24，电连接在电压供给线31。栅极电极共通连接在对应的块选择线blksel。
[0102]
另外，块选择电路23还具备未图示的多个晶体管。所述多个晶体管是连接在选择栅极线(sgd、sgs、sgsb)及被供给接地电压v
ss
的电压供给线之间的场效应型耐压晶体管。所述多个晶体管对非选择存储器块blk中包含的选择栅极线(sgd、sgs、sgsb)供给接地电压v
ss
。另外，非选择存储器块blk中包含的多个字线wl成为浮动状态。
[0103]
电压选择电路24具备与字线wl及选择栅极线(sgd、sgs、sgsb)对应的多个电压选择部36。所述多个电压选择部36各自具备多个电压选择晶体管37。电压选择晶体管37例如为场效应型耐压晶体管。电压选择晶体管37的漏极端子分别经由布线cg及块选择电路23，电连接在对应的字线wl或选择栅极线(sgd、sgs、sgsb)。源极端子分别电连接在对应的电压供给线31。栅极电极分别连接在对应的电压选择线33。
[0104]
[感测放大器sa的构成]
[0105]
感测放大器sa0、sa1(图4)各自具备感测放大器模块sam0、sam1，及高速缓冲存储器cm0、cm1(数据寄存器)。高速缓冲存储器cm0、cm1各自具备锁存电路xdl0、xdl1。
[0106]
另外，以下的说明中，有将感测放大器模块sam0、sam1称为感测放大器模块sam，将高速缓冲存储器cm0、cm1称为高速缓冲存储器cm，将锁存电路xdl0、xdl1称为锁存电路xdl的情况。
[0107]
感测放大器模块sam例如具备分别与多个位线bl对应的感测电路，及连接在感测电路的多个锁存电路等。
[0108]
高速缓冲存储器cm具备多个锁存电路xdl。多个锁存电路xdl分别连接在感测放大器模块sam内的锁存电路。锁存电路xdl例如保存写入到存储单元mc的用户数据dat，或从存储单元mc读出的用户数据dat。
[0109]
在高速缓冲存储器cm，例如如图7所示，连接列解码器cold。列解码器cold将保存在地址寄存器adr(图4)的列地址ca(图4)解码，选择与列地址ca对应的锁存电路xdl。
[0110]
另外，保存在所述多个锁存电路xdl的用户数据dat在写入动作时，依序传输到感测放大器模块sam内的锁存电路。此外，感测放大器模块sam内的锁存电路中包含的用户数据dat在读出动作时，依序传输到锁存电路xdl。此外，锁存电路xdl中包含的用户数据dat在后述的数据输出时，经由列解码器cold及多工器mpx，依序传输到输入输出控制电路i/o。
[0111]
[电压产生电路vg的构成]
[0112]
电压产生电路vg(图4)例如如图5所示，连接在多条电压供给线31。电压产生电路vg例如包含调节器等降压电路及电荷泵电路32等升压电路。所述降压电路及升压电路分别连接在被供给电源电压v
cc
及接地电压v
ss
(图4)的电压供给线。所述电压供给线例如连接在参考图2、图3说明的焊垫电极p。电压产生电路vg例如按照来自序列发生器sqc的控制信号，对存储单元阵列mca进行读出动作、写入动作及抹除动作时，产生施加在位线bl、源极线sl、字线wl及选择栅极线(sgd、sgs、sgsb)的多个动作电压，同时输出到多条电压供给线31。按照来自序列发生器sqc的控制信号，适当调整从电压供给线31输出的动作电压。
[0113]
[序列发生器sqc的构成]
[0114]
序列发生器sqc(图4)按照保存在命令寄存器cmr的命令数据cmd，对行解码器rd0、rd1、感测放大器模块sam0、sam1及电压产生电路vg输出内部控制号。此外，序列发生器sqc将表示存储器裸片md的状态的状态数据stt适当输出到状态寄存器str。
[0115]
此外，序列发生器sqc产生就绪/忙碌信号，将它输出到端子ry//by。端子ry//by例如进行读出动作、写入动作、抹除动作等对存储单元阵列mca供给电压的动作，在后述的特征获取、特征设置等的执行期间成为“l”状态，此外的情况下成为“h”状态。另外，即使执行后述的数据输出、状态读取等动作，端子ry//by也不会成为“l”状态。端子ry//by为“l”状态期间(忙碌期间)，基本禁止对存储器裸片md进行存取。此外，端子ry//by为“h”状态期间(就绪期间)，允许对存储器裸片md进行存取。另外，端子ry//by例如由参考图2、图3说明的焊垫电极p实现。
[0116]
此外，序列发生器sqc具备特征寄存器fr。特征寄存器fr是保存特征数据fd的寄存器。特征数据fd例如包含存储器裸片md的控制参数等。特征数据fd例如包含表示使存储器裸片md以后述的动作模式modea及动作模式modeb中的哪一个模式动作的值。此外，特征数
据fd例如包含表示输入输出控制电路i/o的状态的后述的值。
[0117]
[地址寄存器adr的构成]
[0118]
地址寄存器adr如图4所示，连接在输入输出控制电路i/o，保存从输入输出控制电路i/o输入的地址数据add。地址寄存器adr例如具备多个8位的寄存器列。寄存器列例如在执行读出动作、写入动作或抹除动作等内部动作时，保存包含与执行中的动作对应的地址数据add，及与接下来要执行的动作对应的地址数据add的多个地址数据add。
[0119]
地址数据add例如包含列地址ca(图4)及行地址ra(图4)。行地址ra例如包含特定存储器块blk(图5)的块地址、特定字串单元su及字线wl的页面地址、特定存储单元阵列mca(平面)的平面地址、及特定存储器裸片md的芯片地址。
[0120]
另外，如果在执行与一个地址数据add对应的动作的期间，指示与其它地址数据add对应的动作，那么有未适当执行期望的动作的情况。例如，某存储器裸片md中，在执行从1个平面输出数据的期间，指示对其它平面(与不同的平面对应的地址数据add)输出数据的情况下，以起初的数据输出结束后，开始下个数据输出的方式，调整动作时点。
[0121]
相对于此，例如如图2及图3所示，连接着多个存储器裸片md的构成中，在执行从某存储器裸片md输出数据的期间，指示对其它存储器裸片md(与不同的存储器裸片对应的地址数据add)数据输出的情况下，有无法适当输出与期望的地址对应的用户数据dat的情况。
[0122]
通过切换(toggling))外部控制端子/re、re的输入信号，指示用户数据dat的输出。如图2及图3所示，在连接着多个存储器裸片md的构成中，在执行从某存储器裸片md输出数据的期间，指示对其它存储器裸片md(与不同的存储器裸片对应的地址数据add)输出数据的情况下，有两个存储器裸片md响应外部控制端子/re、re的输入信号的切换(toggle)而执行数据输出的担忧。
[0123]
因此，第1实施方式的半导体存储装置构成为能通过触发信号的输入，执行成为动作对象的地址数据add的切换。例如如图2及图3所示，在连接着多个存储器裸片md的构成中，在执行从某存储器裸片md输出数据的期间，指示对其它存储器裸片md(与不同的存储器裸片对应的地址数据add)输出数据的情况下，之后指示数据输出的存储器裸片md即使切换(toggle)外部控制端子/re、re的输入信号，也不开始数据输出，直到输入触发信号为止。并且，控制器裸片cd在检测到来自先执行数据输出的存储器裸片md的数据输出结束后，对共通连接的所有存储器裸片md输入用来切换地址数据add的触发信号，之后，切换(toggle)外部控制端子/re、re的输入信号。先执行数据输出的存储器裸片md即使从控制器裸片cd接收到触发信号也不进行响应。相对于此，之后指示数据输出的存储器裸片md通过从控制器裸片cd接收到触发信号，而能响应外部控制端子/re、re的输入信号的切换(toggle)，执行数据输出。因此，先执行数据输出的存储器裸片md与之后执行数据输出的存储器裸片md中，能避免动作冲突。也就是说，触发信号作为用来指示能开始对存储器裸片md输出数据的信号发挥功能。由此，如图2及图3所示，连接着多个存储器裸片md的构成中，能连续执行从多个存储器裸片md输出数据。
[0124]
[命令寄存器cmr的构成]
[0125]
命令寄存器cmr连接在输入输出控制电路i/o，保存从输入输出控制电路i/o输入的命令数据cmd。命令寄存器cmr例如至少具备1组8位的寄存器列。当命令数据cmd保存在命令寄存器cmr时，对序列发生器sqc输入控制信号。
[0126]
[状态寄存器str的构成]
[0127]
状态寄存器str连接在输入输出控制电路i/o，保存对输入输出控制电路i/o输出的状态数据stt。状态寄存器str例如具备多个8位的寄存器列。寄存器列例如在执行读出动作、写入动作或抹除动作等内部动作时，保存执行期间的内部动作相关的状态数据stt。此外，寄存器行例如保存存储单元阵列mca0、mca1的就绪/忙碌信息。
[0128]
[数据输出时点调整部tct的构成]
[0129]
数据输出时点调整部tct连接在高速缓冲存储器cm0、cm1与输入输出控制电路i/o之间的总线布线db。数据输出时点调整部tct例如对高速缓冲存储器cm0、cm1连续执行后述的数据输出的情况等下，高速缓冲存储器cm0的数据输出完成后，为了不空出时间地开始高速缓冲存储器cm1的数据输出，调整对高速缓冲存储器cm1的数据输出的开始时点。
[0130]
[输入输出控制电路i/o的构成]
[0131]
输入输出控制电路i/o(图4)具备数据信号输入输出端子dq0～dq7、数据选通信号输入端子dqs、/dqs、移位寄存器及缓冲电路。输入输出控制电路i/o(图4)中的各电路连接在被供给电源电压v
ccq
及电压v
ss
(图4)的端子。另外，被供给电源电压v
ccq
及接地电压v
ss
的端子例如由参考图2、图3说明的焊垫电极p实现。
[0132]
数据信号输入输出端子dq0～dq7及数据选通信号输入输出端子dqs、/dqs各自由例如参考图2、图3说明的焊垫电极p实现。将经由数据信号输入输出端子dq0～dq7输入的数据根据来自逻辑电路ctr的内部控制信号，从缓冲电路输入到高速缓冲存储器cm、地址寄存器adr或命令寄存器cmr。此外，将经由数据信号输入输出端子dq0～dq7输出的数据根据来自逻辑电路ctr的内部控制信号，从高速缓冲存储器cm或状态寄存器str输入到缓冲电路。
[0133]
经由数据选通信号输入输出端子dqs、/dqs输入的信号(例如，数据选通信号及其补偿信号)在经由数据信号输入输出端子dq0～dq7的数据输入时使用。将经由数据信号输入输出端子dq0～dq7输入的数据在数据选通信号输入输出端子dqs的电压上升边缘(切换输入信号)及数据选通信号输入输出端子/dqs的电压下降边缘(切换输入信号)的时点，以及数据选通信号输入输出端子dqs的电压下降边缘(切换输入信号)及数据选通信号输入输出端子/dqs的电压上升边缘(切换输入信号)的时点，被提取到输入输出控制电路i/o内的移位寄存器内。
[0134]
输入输出控制电路i/o(图4)例如如图8所示，具备数据信号输入输出端子dq0～dq7、及连接在各数据选通信号输入输出端子dqs、/dqs的输入电路201及输出电路202。输入电路201例如是比较器等接收器。输出电路202例如是ocd(off chip driver：片外驱动器)电路等驱动器。
[0135]
此外，输入输出控制电路i/o(图4)具备与各数据信号输入输出端子dq0～dq7对应设置的多个锁存电路203。所述多个锁存电路203与连接在对应的数据信号输入输出端子dq0～dq7的输入电路201的输出端子连接。此外，所述多个锁存电路203在如上述般的数据选通信号输入输出端子dqs、/dqs的输入信号的切换时点，根据输入电路201的输出端子的电压值，将“h”或“l”锁存。
[0136]
此外，输入输出控制电路i/o(图4)具备与各数据选通信号输入输出端子dqs、/dqs对应设置的信号传输电路204。信号传输电路204例如具备串联连接的偶数个cmos(complementary metal oxide semiconductor：互补金属氧化物半导体)逆变器。信号传输
电路204的输入端子连接在输入电路201的输出端子。信号传输电路204的输出端子连接在锁存电路203。
[0137]
此外，输入输出控制电路i/o(图4)具备内部路径延迟检测电路205。内部路径延迟检测电路205如图9所示，具备信号传输电路211与nand(not and：与非)电路212。信号传输电路211具备与参考图8说明的信号传输电路204相同的构成。信号传输电路211作为信号传输电路204的复制件发挥功能。nand电路212的一个输入端子连接在信号传输电路211的输出端子。对nand电路212的另一输入端子输入内部路径延迟检测电路205的启动信号。nand电路212的输出端子连接在信号传输电路211的输入端子及计数器213的输入端子。
[0138]
根据半导体存储装置的使用条件，有时会导致参考图8说明的信号传输电路204的动作状态变动。这种情况下，有时会导致在与对应于数据信号输入输出端子dq0～dq7的信号的传播路径，与对应于数据选通信号输入输出端子dqs、/dqs的信号的传播路径之间，信号的延迟量不同。内部路径延迟检测电路205是用来检测这种信号的延迟量的差的电路。
[0139]
例如，检测信号的延迟量时，nand电路212(图9)的启动信号在一定期间内成为“h”状态。伴随于此，nand电路212的输出信号以与信号传输电路211的延迟量对应的频率振荡。因此，在所述期间，由计数器213检测从nand电路212的输出端子输出的脉冲数量，由此能测定信号传输电路204、211中的信号延迟量。另外，所述脉冲的数量作为特征数据fd中的一个，保存在特征寄存器fr。
[0140]
[逻辑电路ctr的构成]
[0141]
逻辑电路ctr(图4)具备多个外部控制端子/ce、cle、ale、/we、/re、re、/wp，及连接在所述多个外部控制端子/ce、cle、ale、/we、/re、re、/wp的逻辑电路。逻辑电路ctr经由外部控制端子/ce、cle、ale、/we、/re、re、/wp，从控制器裸片cd接收外部控制信号，并对此作出响应，对输入输出控制电路i/o输出内部控制信号。
[0142]
逻辑电路ctr例如如图8所示，具备：连接在各外部控制端子/ce、cle、ale、/we、/re、re、/wp的输入电路201；及连接在各外部控制端子cle、ale的输出电路202。另外，外部控制端子/ce、cle、ale、/we、/re、re、/wp各自例如由参考图2、图3说明的焊垫电极p实现。
[0143]
经由外部控制端子/ce输入的信号(例如芯片启动信号)在选择存储器裸片md时使用。第1实施方式中，外部控制端子/ce中被输入“l”的存储器裸片md成为能输入输出用户数据dat、命令数据cmd及地址数据add(以下，有时简称为“数据”)的状态。此外，第1实施方式中，外部控制端子/ce中被输入“h”的存储器裸片md成为无法输入输出数据的状态。另外，如图8所示，外部控制端子/ce连接在输入电路201。
[0144]
经由外部控制端子cle输入的信号(例如命令锁存启动信号)在使用命令寄存器cmr等时使用。关于外部控制端子cle的功能等，在下文叙述。
[0145]
经由外部控制端子ale输入的信号(例如地址锁存启动信号)在使用地址寄存器adr等时使用。关于外部控制端子ale的功能等，在下文叙述。
[0146]
经由外部控制端子/we输入的信号(例如写入启动信号)在从控制器裸片cd对存储器裸片md输入数据时使用。关于外部控制端子/we的功能等，在下文叙述。
[0147]
经由外部控制端子/re、re输入的信号(例如读取启动信号及其补偿信号)在输出经由数据信号输入输出端子dq0～dq7的数据时使用。从数据信号输入输出端子dq0～dq7输出的数据在外部控制端子/re的电压下降边缘(切换输入信号)及外部控制端子re的电压上
升边缘(切换输入信号)的时点，以及外部控制端子/re的电压上升边缘(切换输入信号)及外部控制端子re的电压下降边缘(切换输入信号)的时点切换。
[0148]
经由外部控制端子/wp输入的信号(例如写入启动信号)使用于限制从控制器裸片cd对存储器裸片md输入用户数据dat等。
[0149]
此外，逻辑电路ctr例如如图4所示，具备切换电路c20。切换电路c20在所述存储器裸片md中，在执行从1个平面输出数据的期间，指示对其它平面(与不同平面对应的地址数据add)输出数据的情况下，以起初的数据输出结束后，开始下个数据输出的方式，调整动作时点。此外，切换电路c20如图2及图3所示在连接着多个存储器裸片md的构成中，以如下方式进行控制：在执行从其它存储器裸片md输出数据的期间，指示对所述存储器裸片md(与不同的存储器裸片对应的地址数据add)输出数据的情况下，即使切换(toggle)外部控制端子/re、re的输入信号，也不开始数据输出，直到从控制器裸片cd接收到触发信号为止。
[0150]
[动作模式modea及动作模式modeb]
[0151]
本实施方式的半导体存储装置能以动作模式modea及动作模式modeb动作。以下，参考图10～图31，针对动作模式modea及动作模式modeb进行说明。
[0152]
[各模式下的外部端子的作用]
[0153]
图10是用来对动作模式modea中的信号输入输出端子及外部控制端子的作用进行说明的示意性图。图11是用来对动作模式modeb中的信号输入输出端子及外部控制端子的作用进行说明的示意性图。另外，以下的说明中，有时将数据信号输入输出端子dq0～dq7记作数据信号输入输出端子dq《7:0》。
[0154]
动作模式modea中，例如如图10所示，数据信号输入输出端子dq《7:0》除了用于用户数据dat的输入输出外，还使用于命令数据cmd、地址数据add、状态数据stt、特征数据fd等用户数据dat以外的数据的输入输出。
[0155]
另一方面，动作模式modeb中，例如如图11所示，虽将数据信号输入输出端子dq《7:0》使用于用户数据dat的输入输出外，但基本上不使用于命令数据cmd、地址数据add、状态数据stt、特征数据fd等用户数据dat以外的数据的输入输出。动作模式modeb中，将外部控制端子cle、ale使用于用户数据dat以外的数据的输入输出。
[0156]
[动作模式modea中的外部端子的作用]
[0157]
图12是用来对动作模式modea中的外部端子的作用进行说明的真值表。另外，图12中，“z”表示可输入“h”及“l”中的任一个的情况。“x”表示输入的信号固定为“h”或“l”的情况。“input”表示进行数据输入的情况。“output”表示进行数据输出的情况。
[0158]
动作模式modea中输入命令数据cmd的情况下，控制器裸片cd例如将数据信号输入输出端子dq《7:0》的电压根据8位的命令数据cmd的各位，设定为“h”或“l”，在对外部控制端子cle输入“h”，对外部控制端子ale输入“l”的状态下，将外部控制端子/we的电压从“l”上升到“h”。
[0159]
在对外部控制端子cle、ale输入“h、l”的情况下，经由数据信号输入输出端子dq《7:0》输入的数据作为命令数据cmd，保存在输入输出控制电路i/o内的缓冲存储器，传输到命令寄存器cmr(图4)。
[0160]
此外，输入地址数据add的情况下，控制器裸片cd例如将数据信号输入输出端子dq《7:0》的电压根据构成地址数据add的8位的数据的各位，设定为“h”或“l”，在对外部控制端
子cle输入“l”，对外部控制端子ale输入“h”的状态下，将外部控制端子/we的电压从“l”上升到“h”。
[0161]
在对外部控制端子cle、ale输入“l、h”的情况下，经由数据信号输入输出端子dq《7:0》输入的数据作为地址数据add，保存在输入输出控制电路i/o内的缓冲存储器，传输到地址寄存器adr(图4)。
[0162]
此外，输入用户数据dat的情况下，控制器裸片cd例如将数据信号输入输出端子dq《7:0》的电压根据构成用户数据dat的8位的数据的各位，设定为“h”或“l”，在对外部控制端子cle输入“l”，对外部控制端子ale输入“l”的状态下，切换(toggle)数据选通信号输入输出端子dqs、/dqs的输入信号。
[0163]
在对外部控制端子cle、ale这两个输入“l”的情况下，经由数据信号输入输出端子dq《7:0》输入的数据作为用户数据dat，保存在输入输出控制电路i/o内的缓冲存储器，经由总线db传输到高速缓冲存储器cm(图4)。
[0164]
此外，在输出用户数据dat或状态数据stt的情况下，控制器裸片cd例如切换(toggle)外部控制端子/re、re的输入信号。伴随于此，对数据信号输入输出端子dq0～dq7输出输出的用户数据dat或状态数据stt中的8位。此外，切换数据选通信号输入输出端子dqs、/dqs的输出信号。
[0165]
此外，将存储器裸片md设为待机状态的情况下，控制器裸片cd例如对外部控制端子/ce输入“h”。
[0166]
此外，将存储器裸片md设为总线空闲状态的情况下，控制器裸片cd例如对外部控制端子/we输入“h”。
[0167]
[动作模式modeb中的外部端子的作用]
[0168]
图13～图15是用来对动作模式modeb中的外部端子的作用进行说明的真值表。另外，图13～图15中，“z”表示可输入“h”及“l”中的任一个的情况。“x”表示输入的信号固定为“h”或“l”的情况。“input”表示进行数据输入的情况。“output”表示进行数据输出的情况。
[0169]
如上所述，动作模式modeb中，将外部控制端子cle、ale使用于命令数据cmd、地址数据add、状态数据stt、特征数据fd等的输入输出。此处，如参考图17等后述，动作模式modeb中，在这些数据的输入输出等之前，输入指定输入的数据或输出的数据的种类等的信号。以下，将这种信号称为输入输出数据选择信号。动作模式modeb中，可将输入输出数据选择信号称为标头(header)，将继输入输出数据选择信号后输入输出的命令数据cmd、地址数据add、状态数据stt、特征数据fd等称为主体(body)。此外，也可将一个标头与一个主体的组合称为帧。
[0170]
图13是表示输入输入输出数据选择信号的期间fsel(图17)的第1个周期的外部控制端子的作用。
[0171]
在期间fsel的第1个周期，输入输入地址数据add的主旨的输入输出数据选择信号的情况下，控制器裸片cd例如在对外部控制端子cle输入“l”，对外部控制端子ale输入“h”的状态下，将外部控制端子/we的电压从“l”上升到“h”。
[0172]
在期间fsel的第1个周期，对外部控制端子cle输入“l”，对外部控制端子ale输入“h”的情况下，期间fsel的1个周期结束。此外，在紧接着所述期间fsel的期间s_in输入的数据作为地址数据add，保存在输入输出控制电路i/o内的缓冲存储器，传输到地址寄存器adr
(图4)。
[0173]
在期间fsel的第1周期，输入输入地址数据cmd的主旨的输入输出数据选择信号的情况下，控制器裸片cd例如在对外部控制端子cle输入“h”，对外部控制端子ale输入“l”的状态下，将外部控制端子/we的电压从“l”上升到“h”。
[0174]
在期间fsel的第1个周期，对外部控制端子cle输入“h”，对外部控制端子ale输入“l”的情况下，期间fsel的1个周期结束。此外，在紧接着所述期间fsel的期间s_in输入的数据作为命令数据cmd，保存在输入输出控制电路i/o内的缓冲存储器，传输到命令寄存器cmr(图4)。
[0175]
在期间fsel的第1个周期，输入用来指示能开始数据输出的触发信号的主旨的输入输出数据选择信号的情况下，控制器裸片cd例如在对外部控制端子cle输入“h”，对外部控制端子ale输入“h”的状态下，将外部控制端子/we的电压从“l”上升到“h”。
[0176]
在期间fsel的第1个周期，对外部控制端子cle输入“h”，对外部控制端子ale输入“h”的情况下，期间fsel的1个周期结束。此外，切换动作对象的地址数据。
[0177]
在期间fsel的第1个周期，输入执行其它动作的主旨的输入输出数据选择信号的情况下，控制器裸片cd例如在对外部控制端子cle输入“l”，对外部控制端子ale输入“l”的状态下，将外部控制端子/we的电压从“l”上升到“h”。
[0178]
在期间fsel的第1个周期，对外部控制端子cle输入“l”，对外部控制端子ale输入“l”的情况下，对期间fsel追加第2个周期。
[0179]
图14表示出输入输入输出数据选择信号期间的fsel的第2个周期的外部控制端子的作用。
[0180]
在期间fsel的第2个周期，输入输入用户数据dat、地址数据add及命令数据cmd以外数据的主旨的输入输出数据选择信号的情况下，控制器裸片cd例如在对外部控制端子cle输入“l”，对外部控制端子ale输入“h”的状态下，将外部控制端子/we的电压从“l”上升到“h”。
[0181]
作为用户数据dat、地址数据add及命令数据cmd以外的数据，列举例如执行状态读取或特征获取时指定地址时的地址数据。此外，列举执行特征设置时需要的特征数据fd。
[0182]
在期间fsel的第2个周期，对外部控制端子cle输入“l”，对外部控制端子ale输入“h”的情况下，将紧接着所述期间fsel的期间s_in输入的数据根据比它先输入的命令数据cmd，传输到地址寄存器adr(图4)、特征寄存器fr(图4)等。
[0183]
在期间fsel的第2个周期，输入输出用户数据dat以外数据的主旨的输入输出数据选择信号的情况下，控制器裸片cd例如在对外部控制端子cle输入“h”，对外部控制端子ale输入“h”的状态下，将外部控制端子/we的电压从“l”上升到“h”。
[0184]
作为用户数据dat以外的数据，列举例如状态数据stt、根据执行特征获取而输出的特征数据fd等。
[0185]
在期间fsel的第2个周期，对外部控制端子cle输入“h”，对外部控制端子ale输入“h”的情况下，根据在此之前输入的命令数据cmd选择紧接着所述期间fsel的期间s_in输出的数据，并从输入输出控制电路i/o输出。
[0186]
在期间fsel的第2个周期，输入执行其它动作的主旨的输入输出数据选择信号的情况下，控制器裸片cd例如在对外部控制端子cle输入“l”，对外部控制端子ale输入“l”的
状态下，将外部控制端子/we的电压从“l”上升到“h”。
[0187]
另外，在期间fsel内，不将输入到外部控制端子cle、ale的信号存储到命令寄存器cmr(图4)、地址寄存器adr(图4)等。此外，在期间fsel的第2个周期，对外部控制端子cle输入“l”，对外部控制端子ale输入“l”的情况下，可对期间fsel追加第3周期。
[0188]
图15表示出输入用户数据dat以外的数据的期间s_in，或输出用户数据dat以外的数据的期间s_out的外部控制端子的作用。
[0189]
在期间s_in，输入用户数据dat以外的数据的情况下，控制器裸片cd例如将外部控制端子cle、ale的电压根据构成用户数据dat以外的数据的2位数据的各位，设定为“h”或“l”，将外部控制端子/we的电压从“l”上升到“h”。
[0190]
另外，动作模式modeb中，输入用户数据dat的情况下，控制器裸片cd例如将数据信号输入输出端子dq《7:0》的电压根据构成用户数据dat的8位数据的各位，设定为“h”或“l”，在对外部控制端子/re、re输入“h、l”的状态下，切换数据选通信号输入输出端子dqs、/dqs的输入信号。所述动作即使在期间fsel、期间s_in、s_out也能执行。
[0191]
动作模式modeb中，将经由数据信号输入输出端子dq《7:0》输入的数据作为用户数据dat，保存在输入输出控制电路i/o内的缓冲存储器，经由总线db传输到高速缓冲存储器cm。
[0192]
在期间s_out，输出用户数据dat以外的数据的情况下，控制器裸片cd例如降低外部控制端子/we的输入信号。伴随于此，从外部控制端子cle、ale输出构成用户数据dat以外的数据的2位数据。
[0193]
在期间s_in、s_out，将存储器裸片md设为待机状态的情况下，控制器裸片cd例如对外部控制端子/ce输入“h”。
[0194]
在期间s_in、s_out，将存储器裸片md设为总线空闲状态的情况下，控制器裸片cd例如对外部控制端子/we输入“h”。
[0195]
[各模式下的信号输入输出例]
[0196]
图16及图17是用来针对第1实施方式的存储器裸片md的动作进行说明的示意性波形图。
[0197]
图16表示出动作模式modea中，输入指令数据cmd及地址数据add时的波形。图16的例中，在时点t101，控制器裸片cd对存储器裸片md输入命令数据cmd。此外，在时点t102，控制器裸片cd对存储器裸片md输入地址数据add。另外，图示的例中，在时点t102～t103，输入构成地址数据add的8位
×
5个周期的数据，但周期数可少于5，也可多于5。此外，在时点t103，控制器裸片cd对存储器裸片md输入命令数据cmd。此外，在时点t104，与输入到外部控制端子/we的信号的上升边缘对应，受理命令数据cmd。由此，开始读出动作等动作，端子ry//by的电压从“h”下降到“l”。另外，有从受理命令数据cmd起到端子ry//by的电压从“h”下降到“l”为止，存在些许延迟的情况。
[0198]
图17表示出动作模式modeb中，输入命令数据cmd及地址数据add时的波形。图17的例中，对外部控制端子/we，以大致固定的速度输入“l”及“h”。此外，将外部控制端子/we的输入信号从一次下降后到再次下降的期间设为1个周期的情况下，图17中例示出1个周期的期间fsel与4个周期期间s_in。
[0199]
图17的例中，在时点t151～t152期间fsel，控制器裸片cd对存储器裸片md输入指
定输入命令数据cmd的输入输出数据选择信号。
[0200]
此外，在时点t152～t153期间s_in，控制器裸片cd对存储器裸片md输入命令数据cmd。
[0201]
此处，图17的例中，在期间s_in，控制器裸片cd分成4个周期，以各2位为单位对存储器裸片md输入8位的命令数据cmd。例如，将8位的命令数据cmd设为位“7”～“0”。首先，在第1个周期的数据输入中，根据位“7”、“6”，在将外部控制端子cle、ale的电压设定为“h”或“l”的状态下，将外部控制端子/we的电压从“l”上升到“h”。第2个周期～第4个周期的数据输入也同样，根据位“5”、“4”、位“3”、“2”及位“1”、“0”，在分别将外部控制端子cle、ale的电压设定为“h”或“l”的状态下，将外部控制端子/we的电压从“l”上升到“h”。
[0202]
此外，在时点t153～t154期间fsel，控制器裸片cd对存储器裸片md输入指定输入地址数据add的输入输出数据选择信号。
[0203]
此外，在时点t154～t155期间s_in，控制器裸片cd对存储器裸片md输入地址数据add。
[0204]
此处，图17的例中，在期间s_in，控制器裸片cd分成4个周期，以各2位为单位对存储器裸片md输入构成地址数据add的8位数据。
[0205]
另外，虽省略附图，但在时点t155～t156也同样，以各2位为单位输入构成地址数据add的数据。
[0206]
此外，在时点t156～t157期间fsel，与时点t151～t152同样，输入指定输入命令数据cmd的输入输出数据选择信号。
[0207]
此外，在时点t157～t158期间s_in，控制器裸片cd对存储器裸片md输入命令数据cmd。此外，在比时点t158稍早，且输入到外部控制端子/we的信号的上升边缘的时点，开始读出动作等动作，端子ry//by的电压从“h”下降到“l”。
[0208]
[动作]
[0209]
接着，针对存储器裸片md的动作进行说明。
[0210]
存储器裸片md能执行读出动作而构成。读出动作是由感测放大器模块sam(图4)从存储单元阵列mca读出用户数据dat，将读出的用户数据dat传输到锁存电路xdl(图4)的动作。读出动作中，从存储单元阵列mca读出的用户数据dat经由位线bl、感测放大器模块sam，传输到锁存电路xdl。
[0211]
此外，存储器裸片md能执行数据输出而构成。数据输出是将锁存电路xdl(图4)中包含的用户数据dat输出到控制器裸片cd(图1)的动作。数据输出中，将锁存电路xdl中包含的用户数据dat经由参考图7说明的列解码器cold、多工器mpx、总线布线db及输入输出控制电路i/o，输出到控制器裸片cd。
[0212]
此外，存储器裸片md能执行状态读取(状态信息输出动作)而构成。状态读取是将状态寄存器str(图4)中包含的状态数据stt输出到控制器裸片cd(图1)的动作。状态读取中，将状态寄存器str中包含的状态数据stt经由输入输出控制电路i/o或逻辑电路ctr，输出到控制器裸片cd。
[0213]
此外，存储器裸片md能执行特征获取(特性信息输出动作)而构成。特征获取是将特征寄存器fr(图4)中包含的特征数据fd输出到控制器裸片cd(图1)的动作。特征获取中，将特征寄存器fr中包含的特征数据fd经由输入输出控制电路i/o或逻辑电路ctr，输出到控
制器裸片cd。
[0214]
此外，存储器裸片md能执行特征设置而构成。特征设置是将特征数据fd输入到特征寄存器fr(图4)的动作。特征设置中，经由输入输出控制电路i/o或逻辑电路ctr，从控制器裸片cd对特征寄存器fr输入特征数据fd。
[0215]
[动作模式modea下的读出动作及数据输出]
[0216]
图18是表示动作模式modea中执行读出动作及数据输出时的状况的示意性波形图。图18的例中，将存储器裸片md设定为动作模式modea。
[0217]
图18的例中，首先，经由数据信号输入输出端子dq《7:0》，依序输入命令数据“00h”、地址数据add及命令数据“30h”。命令数据“00h”是在指示读出动作的命令组的开头输入的命令数据cmd。命令数据“30h”是在指示读出动作的命令组的结尾输入的命令数据cmd。
[0218]
伴随命令数据“00h”、地址数据add及命令数据“30h”的输入，开始读出动作，端子ry//bt的电压从“h”下降到“l”。此外，将用户数据dat传输到锁存电路xdl。此外，在读出动作结束的时点，端子ry//by的电压从“l”上升到“h”。
[0219]
接着，经由数据信号输入输出端子dq《7:0》，依序输入命令数据“05h”、地址数据add及命令数据“e0h”。命令数据“05h”是在指示数据输出的命令组的开头输入的命令数据cmd。命令数据“e0h”是在指示数据输出的命令组的结尾输入的命令数据cmd。
[0220]
伴随命令数据“05h”、地址数据add及命令数据“e0h”的输入，在特定的待机时间后，控制器裸片cd切换(toggle)外部控制端子/re、re的输入信号。由此，开始数据输出，将用户数据dat经由数据信号输入输出端子dq输出。
[0221]
图19是表示动作模式modea下执行读出动作及数据输出时的其它状况的示意性波形图。图19的例中，将存储器裸片md设定为动作模式modea。
[0222]
图19的例中，首先，经由数据信号输入输出端子dq《7:0》，依序输入命令数据“00h”、地址数据add及命令数据“30h”。所述命令组所含的地址数据add包含成为读出动作的对象的平面pln0(图4)的信息，作为所述平面地址。
[0223]
伴随命令数据“00h”、地址数据add及命令数据“30h”的输入，对平面pln0开始读出动作，将用户数据dat传输到锁存电路xdl0。
[0224]
接着，经由数据信号输入输出端子dq《7:0》，依序输入命令数据“00h”、地址数据add及命令数据“30h”。所述命令组中包含的地址数据add包含成为读出动作的对象的平面pln1(图4)的信息，作为所述平面地址。
[0225]
伴随命令数据“00h”、地址数据add及命令数据“30h”的输入，对平面pln1开始读出动作，将用户数据dat传输到锁存电路xdl1。
[0226]
接着，经由数据信号输入输出端子dq《7:0》输入命令数据“70h”。命令数据“70h”是指示状态读取的命令数据cmd。随着命令数据“70h”的输入，进行状态读取，经由数据信号输入输出端子dq《7:0》输出状态数据stt。
[0227]
接着，经由数据信号输入输出端子dq《7:0》，依序输入命令数据“05h”、地址数据add及命令数据“e0h”。所述命令组中包含的地址数据add包含成为数据输出的对象的平面pln0(图4)的信息，作为所述平面地址。
[0228]
伴随命令数据“05h”、地址数据add及命令数据“e0h”的输入，在特定的待机时间
后，控制器裸片cd切换(toggle)外部控制端子/re、re的输入信号。由此，开始对平面pln0输出数据，经由数据信号输入输出端子dq《7:0》输出用户数据“dataout”。
[0229]
对平面pln0的数据输出结束后，经由数据信号输入输出端子dq《7:0》输入命令数据“70h”。随着命令数据“70h”的输入，再次进行状态读取，经由数据信号输入输出端子dq《7:0》输出状态数据stt。
[0230]
接着，与对pln0的数据输出同样，经由数据信号输入输出端子dq《7:0》，依序输入命令数据“05h”、地址数据add及命令数据“e0h”。所述命令组中包含的地址数据add包含成为数据输出的对象的平面pln1(图4)的信息，作为所述平面地址。
[0231]
经过特定时间后，控制器裸片cd切换(toggle)外部控制端子/re、re的输入信号。由此，开始对平面pln1输出数据，经由数据信号输入输出端子dq《7:0》输出用户数据“dataout”。
[0232]
[动作模式modeb下的读出动作及数据输出]
[0233]
图20是表示动作模式modeb下执行读出动作及数据输出时的状况的示意性波形图。图20的例中，将存储器裸片md设定为动作模式modeb。
[0234]
图20的例中，首先，经由外部控制端子cle、ale，输入包含命令数据“00h”的命令组。接着，经由外部控制端子cle、ale，输入包含命令数据“05h”的命令组。另外，动作模式modeb下，能在独立的时点执行经由数据信号输入输出端子dq《7:0》的数据输入输出，及经由外部控制端子cle、ale的数据输入输出。例如，图20的例中，在执行数据输出的期间(在外部控制端子/re、re的输入信号触发的期间内)，进行这些命令组的输入。
[0235]
图21是表示动作模式modeb下执行读出动作及数据输出时的其它状况的示意性波形图。图21的例中，将存储器裸片md设定为动作模式modeb。
[0236]
图21的例中，首先，经由外部控制端子cle、ale，依序输入命令数据“00h”、地址数据add及命令数据“30h”。所述命令组中包含的地址数据add包含成为读出动作的对象的平面pln0(图4)的信息，作为所述平面地址。
[0237]
接着，经由外部控制端子cle、ale，依序输入命令数据“00h”、地址数据add及命令数据“30h”。所述命令组中包含的地址数据add包含成为读出动作的对象的平面pln1(图4)的信息，作为所述平面地址。
[0238]
接着，经由外部控制端子cle、ale，输入命令数据“70h”。随着命令数据“70h”的输入进行状态读取，经由外部控制端子cle、ale输出状态数据stt。
[0239]
接着，经由外部控制端子cle、ale，依序输入命令数据“05h”、地址数据add及命令数据“e0h”。所述地址数据add包含成为数据输出的对象的平面pln0(图4)的信息，作为所述平面地址。
[0240]
特定的待机时间后，开始对平面pln0输出数据，经由数据信号输入输出端子dq《7:0》输出用户数据“dataout”。
[0241]
此外，图21的例中，在对平面pln0进行数据输出的期间，经由外部控制端子cle、ale输入命令数据“70h”。随着命令数据“70h”的输入进行状态读取。图示的例中，在执行对平面pln0的数据输出的期间，经由外部控制端子cle、ale输出了状态数据stt。
[0242]
此外，图21的例中，在对平面pln0进行数据输出的期间，经由外部控制端子cle、ale，依序输入命令数据“05h”、地址数据add及命令数据“e0h”。所述地址数据add包含成为
数据输出的对象的平面pln1(图4)的信息，作为所述平面地址。
[0243]
此处，动作模式modeb下，与动作模式modea不同，数据输出时点调整部tct(图4)调整对平面pln1输出数据的开始时点。对平面pln0的数据输出结束后，根据数据输出时点调整部tct发出的内部信号，开始对平面pln1输出数据，经由数据信号输入输出端子dq《7:0》输出用户数据“dataout”。
[0244]
图22是表示动作模式modeb下执行读出动作及数据输出时的其它状况的示意性波形图。图22的例中，将存储器裸片md设定为动作模式modeb。此处，举对如图2及图3所示的多个存储器裸片md分别执行读出动作及数据输出的情况为例进行说明。
[0245]
如上所述，作为第1实施方式的半导体存储装置的存储器裸片md构成为，在指示数据输出后，从控制器裸片cd接收触发信号，由此能与外部控制端子/re、re的输入信号的切换(toggle)对应地执行数据输出。例如，图22的例中，在对存储器裸片md0执行数据输出的期间，对存储器裸片md1指示了数据输出。在所述时点，存储器裸片md0对外部控制端子/re、re的输入信号的切换(toggle)执行数据输出。相对于此，存储器裸片md1在指示数据输出后，直到从控制器裸片cd接收触发信号为止，即使切换(toggle)外部控制端子/re、re的输入信号，也不开始数据输出。因此，共通连接的存储器裸片md0及存储器裸片md1中，避免了数据输出冲突。控制器裸片cd在检测到来自存储器裸片md0的数据输出结束后，对共通连接的存储器裸片md0及存储器裸片md1输入触发信号。也就是说，如参考图13所说明，对外部控制端子cle输入“h”，对外部控制端子ale输入“h”。伴随于此，如图22所示，开始从存储器裸片md1输出数据。
[0246]
[动作模式modea下的状态读取]
[0247]
图23是表示动作模式modea下执行状态读取时的波形。图23的例中，在时点t201，控制器裸片cd对存储器裸片md输入命令数据70h。此外，在时点t202，输出状态数据stt。
[0248]
[动作模式modeb下的状态读取]
[0249]
图24是表示动作模式modeb下执行状态读取时的波形。
[0250]
图24的例中，在时点t251～t252的期间fsel，控制器裸片cd对存储器裸片md输入指定输入命令数据cmd的输入输出数据选择信号。
[0251]
此外，在时点t252～t253的期间s_in，控制器裸片cd对存储器裸片md输入命令数据70h。
[0252]
另外，图24的例中，在期间s_in，控制器裸片cd分成4个周期，以各2位为单位，对存储器裸片md输入8位的命令数据70h。
[0253]
此外，在时点t253～t254的期间fsel，控制器裸片cd对存储器裸片md输入指定输出数据的输入输出数据选择信号。
[0254]
此外，在时点t254～t255的期间s_out，存储器裸片md对控制器裸片cd输出状态数据stt。
[0255]
[动作模式modea下的其它状态读取]
[0256]
图25表示出动作模式modea下执行其它状态读取时的波形。图25的例中，在时点t301，控制器裸片cd对存储器裸片md输入命令数据78h。命令数据“78h”是指示其它状态读取的命令数据cmd。此外，在时点t302，控制器裸片cd对存储器裸片md输入地址数据add。另外，图示的例中，在时点t302之后，输入构成地址数据add的8位
×
3个周期的数据，但周期数
可少于3，也可多于5。此外，在时点t303，输出状态数据stt。
[0257]
[动作模式modeb下的其它状态读取]
[0258]
图26表示出动作模式modeb下执行其它状态读取时的波形。
[0259]
图26的例中，在时点t351～t352的期间fsel，控制器裸片cd对存储器裸片md输入指定输入命令数据cmd的输入输出数据选择信号。
[0260]
此外，在时点t352～t353的期间s_in，控制器裸片cd对存储器裸片md输入命令数据78h。
[0261]
此处，图26的例中，在期间s_in，控制器裸片cd分成4个周期，以各2位为单位对存储器裸片md输入8位的命令数据78h。
[0262]
此外，在时点t353～t354的期间fsel，控制器裸片cd对存储器裸片md输入指定输入地址数据的输入输出数据选择信号。
[0263]
此外，在时点t354～t355的期间s_in，控制器裸片cd对存储器裸片md输入地址数据add。
[0264]
以下同样，在时点t355～t356的期间fsel，及时点t357～t358的期间fsel，控制器裸片cd对存储器裸片md输入指定输入地址数据的输入输出数据选择信号。
[0265]
此外，在时点t356～t357的期间s_in，控制器裸片cd对存储器裸片md输入地址数据add。
[0266]
[动作模式modea下的特征获取]
[0267]
图27表示出动作模式modea下执行特征获取时的波形。图27的例中，在时点t401，控制器裸片cd对存储器裸片md输入命令数据eeh。命令数据“eeh”是指示特征获取的命令数据cmd。此外，在时点t402，控制器裸片cd对存储器裸片md输入地址数据add。另外，图示的例中，在时点t402之后，输入构成地址数据add的8位
×
3个周期的数据，但周期数可少于3，也可多于5。此外，在时点t403，与输入到外部控制端子/we的信号的上升边缘对应，开始特征获取，端子ry//by的电压从“h”下降到“l”。此外，在时点t404，特征获取结束，端子ry//by的电压从“l”上升到“h”。此外，在时点t405，输出特征数据fd。
[0268]
[动作模式modeb下的状态读取]
[0269]
图28表示出动作模式modeb下执行状态读取时的波形。
[0270]
图28的例中，在时点t451～t452的期间fsel，控制器裸片cd对存储器裸片md输入指定输入命令数据cmd的输入输出数据选择信号。
[0271]
此外，在时点t452～t453的期间s_in，控制器裸片cd对存储器裸片md输入命令数据eeh。
[0272]
另外，图28的例中，在期间s_in，控制器裸片cd分成4个周期，以各2位为单位，对存储器裸片md输入8位的命令数据eeh。
[0273]
此外，在时点t453～t454的期间fsel，控制器裸片cd对存储器裸片md输入指定输入地址数据的输入输出数据选择信号。
[0274]
此外，在时点t454～t455的期间s_in，控制器裸片cd对存储器裸片md输入地址数据add。
[0275]
以下同样，在时点t455～t456的期间fsel，及时点t457～t458的期间fsel，控制器裸片cd对存储器裸片md输入指定输入地址数据的输入输出数据选择信号。
[0276]
此外，在时点t456～t457的期间s_in，控制器裸片cd对存储器裸片md输入地址数据add。
[0277]
[动作模式modea下的特征设置]
[0278]
图29是表示动作模式modea下执行特征设置时的波形。图29的例中，在时点t501，控制器裸片cd对存储器裸片md输入命令数据efh。命令数据“efh”是指示特征设置的命令数据cmd。此外，在时点t502，控制器裸片cd对存储器裸片md输入地址数据add。另外，图示的例中，在时点t502之后，输入构成地址数据add的8位
×
3个周期的数据，但周期数可少于3，也可多于3。此外，在时点t503，控制器裸片cd对存储器裸片md输入特征数据fd。此外，在时点t504，开始特征设置，端子ry//by的电压从“h”下降到“l”。
[0279]
[动作模式modeb下的特征设置]
[0280]
图30表示出动作模式modeb下执行特征设置时的波形。
[0281]
图30的例中，在时点t551～t552的期间fsel，控制器裸片cd对存储器裸片md输入指定输入命令数据cmd的输入输出数据选择信号。
[0282]
此外，在时点t552～t553的期间s_in，控制器裸片cd对存储器裸片md输入命令数据efh。
[0283]
此处，图30的例中，在期间s_in，控制器裸片cd分成4个周期，以各2位为单位，对存储器裸片md输入8位的命令数据efh。
[0284]
此外，在时点t553～t554期间fsel，控制器裸片cd对存储器裸片md输入指定地址数据的输入的输入输出数据选择信号。
[0285]
此外，在时点t554～t555的期间s_in，控制器裸片cd对存储器裸片md输入地址数据add。
[0286]
以下同样，在时点t555～t556的期间fsel，控制器裸片cd对存储器裸片md输入指定输入地址数据的输入输出数据选择信号。
[0287]
此外，在时点t556之后的期间s_in，及直到时点t557为止的期间s_in，控制器裸片cd对存储器裸片md输入地址数据add。
[0288]
此外，在时点t557～t558的期间fsel，控制器裸片cd对存储器裸片md输入指定输入数据的输入输出数据选择信号。
[0289]
此外，在时点t558～t559的期间s_in，控制器裸片cd对存储器裸片md输入特征数据fd。
[0290]
以下同样，在时点t559～t560的期间fsel，控制器裸片cd对存储器裸片md输入指定输入数据的输入输出数据选择信号。
[0291]
此外，在时点t560之后的期间s_in，及直到时点t561为止的期间s_in，控制器裸片cd对存储器裸片md输入特征数据fd。
[0292]
[效果]
[0293]
如参考图10等所说明，动作模式modea下，数据信号输入输出端子dq《7:0》除了用于用户数据dat的输入输出外，还使用于命令数据cmd、地址数据add等用户数据dat以外数据的输入输出。因此，例如如参考图19所说明，对平面pln0及平面pln1连续执行读出动作及数据输出的情况下，如果不是在对平面pln0的数据输出结束后，那么有无法输入对平面pln1执行数据输出的主旨的命令组的情况。
[0294]
此处，本实施方式的半导体存储装置能在动作模式modeb下动作。动作模式modeb下，如上所述，在进行经由数据信号输入输出端子dq《7:0》的数据输出的期间，也能经由外部控制端子cle、ale，进行命令数据cmd及地址数据add的输入。因此，例如如参考图21所说明，对平面pln0及平面pln1连续执行读出动作及数据输出的情况下，如果是在执行对平面pln0的数据输出的期间，那么能输入对平面pln1执行数据输出的主旨的命令组。由此，能削减对存储器裸片md输入命令组所需的时间，实现半导体存储装置的动作的高速化。
[0295]
此外，如参考图13、图14等所说明，本实施方式的半导体存储装置中，在期间fsel的第1个周期，对外部控制端子cle、ale输入“l、h”、“h、l”、“h、h”中的任一个的情况下，期间fsel的1个周期结束。此外，在期间fsel的第1个周期，对外部控制端子cle、ale输入“l、l”的情况下，能对期间fsel追加第2个周期，进一步指定其它动作。由此，关于一部分功能，能实现高速动作，且适当地指定动作。
[0296]
例如，根据本实施方式的半导体存储装置，如图31所例示，在执行数据输出的期间，也能执行特征设置、特征获取等动作。
[0297]
[能应用到第1实施方式的存储器裸片md的解串器]
[0298]
第1实施方式的存储器裸片md中，根据选择了动作模式modea、modeb中的哪一个，数据信号输入输出端子dq《7:0》、外部控制端子cle、ale等的功能变化。以下，参考图32～图36，例示具有这种功能的电路。图32是用来对这种电路的一例进行说明的示意性流程图。图33、图35及图36是用来对这种电路的其它例进行说明的示意性电路图。图34是用来对图33所示电路的动作方法进行说明的示意性波形图。
[0299]
与图32对应的电路例如也可由状态机等实现。所述电路例如将输入到外部控制端子cle、ale的信号作为输入输出选择信号的一部分保存(步骤s101)。接着，判断外部控制端子cle、ale是否为“l、l”(步骤s102)。外部控制端子cle、ale为“l、l”的情况下，返回到步骤s101。外部控制端子cle、ale非“l、l”的情况下，将变数cnt设定为0，进入步骤s103。接着，将输入到外部控制端子cle、ale的信号作为用户数据dat以外的数据的一部分保存(步骤s103)。接着，判定变数cnt是否小于4(步骤s104)。变数cnt小于4的情况下，对变数cnt加上1，返回到步骤s103。变数cnt不小于4的情况下，返回到步骤s101。
[0300]
图33例示出数据信号输入输出端子dq《7:0》、外部控制端子cle、ale、/we、及连接在所述端子的电路部200。
[0301]
电路部200例如包含锁存电路210、多工器220、230、及解串器300。
[0302]
锁存电路210是命令寄存器cmr、地址寄存器adr或特征寄存器fr中包含的锁存电路。例如，锁存电路210与命令寄存器cmr对应设置多个。所述多个锁存电路210也可设置与能使用的命令数据cmd相同数量。此外，锁存电路210与地址寄存器adr对应设置多个。所述多个锁存电路210也可设置能保存的地址数据add的数量与地址数据add的位数的乘积个。此外，锁存电路210也可与特征寄存器fr对应设置多个。图示的例中，锁存电路210与输入的命令数据cmd对应，保存1位数据。锁存电路210将数据输入端子经由逻辑电路连接在多工器220的输出端子dinh《7:0》、cleh、aleh，将时钟输入端子连接在多工器230的输出端子/weh’。
[0303]
对多工器220、230各自的选择控制端子输入选择信号serialca。选择信号serialca在选择动作模式modea的情况下，变为“0”的状态，在选择动作模式modeb的情况
下，变为“1”的状态。
[0304]
多工器220具备10条输出端子dinh《7:0》、cleh、aleh。所述10条输出端子中的8条输出端子dinh《7:0》与构成用户数据dat以外的数据的数据对应。此外，剩余2条输出端子cleh、aleh与外部控制端子cle、ale的输入信号对应。
[0305]
此外，多工器220具备：在选择信号serialca为“0”的状态时被选择的10条输入端子；及在选择信号serialca为“1”的状态时被选择的10条输入端子。与“0”的状态对应的10条输入端子中的8条连接在数据信号输入输出端子dq《7:0》。剩余2条连接在外部控制端子cle、ale。与“1”的状态对应的10条输入端子连接在解串器300的输出端子。
[0306]
多工器230具备1条输出端子/weh’。此外，多工器230具备：在选择信号serialca为“1”的状态时被选择的1条输入端子/weh；及在选择信号serialca为“0”的状态时被选择的1条输入端子。与“1”的状态对应的输入端子/weh连接在解串器300的输出端子。与“0”的状态对应的输入端子连接在外部控制端子/we。
[0307]
解串器300具备连接在多工器220的10条输出端子。解串器300将从外部控制端子cle、ale在4个周期内以各2位为单位输入的数据转换为8位数据，附加表示所述8位数据是命令数据cmd还是地址数据add的2位数据，产生10位数据。此外，解串器300将所述10位数据经由10条输出端子输出到多工器220。所述10位数据例如也可在期间fsel的开始时点切换。
[0308]
此外，解串器300具备连接在多工器230的1条输出端子。解串器300在输入从外部控制端子/we输入的多个周期的数据中的第1个周期的数据起到输入第2个周期的数据为止的期间(期间fsel的第1周期期间)，对多工器230的输入端子/weh输出“l”。此外，在此外的期间，对多工器230的输入端子/weh输出“h”。
[0309]
动作模式modea下，将经由数据信号输入输出端子dq《7:0》输入的8位数据经由多工器220的输出端子dinh《7:0》输入到逻辑电路。此外，将经由外部控制端子cle、ale输入的启动信号经由多工器220的输出端子cleh、aleh，输入到逻辑电路。例如，经由数据信号输入输出端子dq《7:0》输入的8位数据是命令数据“05h”，且外部控制端子cle、ale的输入信号是“h、l”的情况下，与命令数据“05h”对应的逻辑电路的输出信号变为“h”。此外的情况下，与命令数据“05h”对应的逻辑电路的输出信号变为“l”。
[0310]
此外，动作模式modea下，将从外部控制端子/we输入的信号从多工器230的输出端子/weh’输出，输入到锁存电路210的时钟输入端子。
[0311]
动作模式modeb下，将经由外部控制端子cle、ale输入的2位
×
多个周期(例如5个周期或6个周期)的数据通过解串器300转换为多位(例如10位或12位)数据。此外，将所述多位数据中的10位数据输入到多工器220的输入端子。将所述数据及信号经由多工器220的输出端子dinh《7:0》、cleh、aleh，输入到逻辑电路。例如，在期间fsel，从外部控制端子cle、ale输入“h、l”，且在期间s_in，从外部控制端子cle、ale输入命令数据“05h”的情况下，与命令数据“05h”对应的逻辑电路的输出信号变为“h”。此外的情况下，与命令数据“05h”对应的逻辑电路的输出信号变为“l”。此外，例如如图34所例示，动作模式modeb下，解串器300在期间fsel或期间s_in、s_out中包含的多个周期中的任一个周期，将/weh设为“h”状态，在其它周期，将/weh设为“l”状态。
[0312]
此外，动作模式modeb下，将输入到多工器230的输入端子/weh的信号从多工器230的输出端子/weh’输出，并输入到锁存电路210的时钟输入端子。
[0313]
图35及图36是表示解串器300的一部分构成的示意性电路图。解串器300包含如图35所示的电路部310、及如图36所示的电路部320。
[0314]
如图35所示，电路部310具备7个d触发器311与1个d锁存电路312。
[0315]
第1个d触发器311的输出端子经由开关电路315，连接在第2个及第4个d触发器311的数据输入端子。所述开关电路315在外部控制端子cle、ale为“l、l”的情况下，将第1个d触发器311的输出信号传输到第2个d触发器311的数据输入端子。此外，在此外的情况下，将第1个d触发器311的输出信号传输到第4个d触发器311的数据输入端子。
[0316]
第2个d触发器311的输出端子经由开关电路315，连接在第3个及第4个d触发器311的数据输入端子。所述开关电路315在外部控制端子cle、ale为“l、l”的情况下，将第2个d触发器311的输出信号传输到第3个d触发器311的数据输入端子。此外，在此外的情况下，将第2个d触发器311的输出信号传输到第4个d触发器311的数据输入端子。
[0317]
第3个d触发器311的输出端子连接在第4个d触发器311的数据输入端子。同样，第4个～第6个d触发器311的输出端子分别连接在第5个～第7个d触发器311的数据输入端子。第7个d触发器311的输出端子连接在d触发器312的数据输入端子。d锁存电路312的输出端子连接在第一个d触发器311的数据输入端子。此外，所述7个d触发器311与1个d锁存电路312的时钟输入端子连接在外部控制端子/we。
[0318]
此外，电路部310具备7个d锁存电路313与7个and电路314。7个d锁存电路313的数据输入端子分别连接在7个d触发器311的输出端子。此外，对7个d锁存电路313的时钟输入端子输入外部控制端子/we的反转信号。7个and电路314的一个输入端子分别连接在7个d锁存电路313的输出端子。7个and電路314的另一个输入端子分别连接在外部控制端子/we。另外，图35的例中，所述7个and电路314中的第1个～第3个输出端子表示为输出端子we1_1～we1_3。此外，第4个～第6个输出端子表示为输出端子we2～we4。剩余的1个输出端子连接在所述多工器230(图33)的输入端子/weh。
[0319]
此处，将保存在7个d触发器311的数据的初始值设为0，将保存在d锁存电路312的数据的初始值设为1。
[0320]
如果在d锁存电路312的输出信号为“h”的状态下，对外部控制端子/we输入“h”，那么输出端子we1_1变为“h”状态，输出端子we1_2、we1_3、we2、we3、we4的信号及d锁存电路312的输出信号变为“l”状态。
[0321]
如果在输出端子we1_1的信号为“h”，且外部控制端子cle、ale的信号为“l、l”的状态下，对外部控制端子/we输入“h”，那么输出端子we1_2的信号变为“h”状态，输出端子we1_1、we1_3、we2、we3、we4的信号及d锁存电路312的输出信号变为“l”状态。
[0322]
如果在输出端子we1_1的信号为“h”，且外部控制端子cle、ale的信号为“l、h”、“h、l”或“h、h”的状态下，对外部控制端子/we输入“h”，那么输出端子we2的信号变为“h”状态，输出端子we1_1、we1_2、we1_3、we3、we4的信号及d锁存电路312的输出信号变为“l”状态。
[0323]
如果在输出端子we1_2的信号为“h”，且外部控制端子cle、ale的信号为“l、l”的状态下，对外部控制端子/we输入“h”，那么输出端子we1_3的信号变为“h”状态，输出端子we1_1、we1_2、we2、we3、we4的信号及d锁存电路312的输出信号变为“l状态”。
[0324]
如果在输出端子we1_2的信号为“h”，且外部控制端子cle、ale的信号为“l、h”、“h、l”或“h、h”的状态下，对外部控制端子/we输入“h”，那么输出端子we2的信号变为“h”状态，
输出端子we1_1、we1_2、we1_3、we3、we4的信号及d锁存电路312的输出信号变为“l”状态。
[0325]
如果在输出端子we1_3的信号为“h”的状态下，对外部控制端子/we输入“h”，那么输出端子we2的信号变为“h”状态，输出端子we1_1、we1_2、we1_3、we3、we4的信号及d锁存电路312的输出信号变为“l”状态。
[0326]
如果在输出端子we2的信号为“h”的状态下，对外部控制端子/we输入“h”，那么输出端子we3的信号变为“h”状态，输出端子we1_1、we1_2、we1_3、we2、we4的信号及d锁存电路312的输出信号变为“l”状态。
[0327]
如果在输出端子we3的信号为“h”的状态下，对外部控制端子/we输入“h”，那么输出端子we4的信号变为“h”状态，输出端子we1_1、we1_2、we1_3、we2、we3的信号及d锁存电路312的输出信号变为“l”状态。
[0328]
如果在输出端子we4的信号为“h”状态下，对外部控制端子/we输入“h”，那么d锁存电路312的输出信号变为“h”状态，输出端子we1_1、we1_2、we_3、we2、we3、we4的信号变为“l”状态。
[0329]
如图36所示，电路部320具备各2个d锁存电路321～d锁存电路326。一个d锁存电路321～d锁存电路326的数据输入端子连接在外部控制端子cle。另一个d锁存电路321～d锁存电路326的数据输入端子连接在外部控制端子ale。此外，2个d锁存电路321的时钟输入端子连接在and电路314(图35)的输出端子we1_1。同样，d锁存电路322、323、324、325、326的时钟输入端子分别连接在and电路314(图35)的输出端子we1_2、we1_3、we2、we3、we4。
[0330]
2个d锁存电路321中，保存期间fsel的第1个周期的外部控制端子cle、ale的数据。2个d锁存电路322中，保存期间fsel的第2个周期的外部控制端子cle、ale的数据。2个d锁存电路324中，保存期间s_in的第1个周期的外部控制端子cle、ale的数据。2个d锁存电路325中，保存期间s_in的第2个周期的外部控制端子cle、ale的数据。2个d锁存电路326中，保存期间s_in的第3个周期的外部控制端子cle、ale的数据。
[0331]
d锁存电路321～d锁存电路323的输出端子连接在解码电路327。解码电路例如与多个输入输出数据选择信号对应具备多个输出端子。这种输入输出数据选择信号中，例如包含如参考图13所说明的输入地址数据add的主旨的输入输出数据选择信号、输入命令数据cmd的主旨的输入输出数据选择信号、及输入用来切换地址数据add的触发信号的主旨的输入输出数据选择信号。此外，这种输入输出数据选择信号中，例如包含如参考图14所说明的输入数据的主旨的输入输出数据选择信号，及输出数据的主旨的输入输出数据选择信号。
[0332]
例如，在期间fsel的第1个周期，对外部控制端子cle输入“h”，对外部控制端子ale输入“l”的情况下，与输出端子cleh对应的输出端子的信号变为“h”状态，其它输出端子的信号变为“l”状态。此外，例如在期间fsel的第1个周期，对外部控制端子cle输入“l”，对外部控制端子ale输入“h”的情况下，与输出端子aleh对应的输出端子的信号变为“h”状态，其它输出端子的信号变为“l”状态。
[0333]
d锁存电路324～d锁存电路325的输出端子经由多工器220(图33)，连接在输出端子dinh《7:2》。另外，外部控制端子cle、ale经由多工器220(图33)，连接在输出端子dinh《1:0》。
[0334]
[能应用到第1实施方式的存储器裸片md的串行器]
[0335]
第1实施方式的存储器裸片md中，选择动作模式modeb的情况下，将8位的数据转换成2位
×
4个周期的数据输出。这种功能例如也可通过如图37所示的电路实现。图37是表示存储器裸片md的一部分构成的示意性电路图。
[0336]
图37所示的电路具备串行器331与2个开关电路332。
[0337]
串行器331具备8条第1输入端子与1条第2输入端子。对第1输入端子分别输入构成输出的数据的8位数据fdata《7:0》中的1位。对第2输入端子输入外部控制端子/we。串行器331根据外部控制端子/we的输入，将8位数据fdata《7:0》转换成2位数据fdata2《1:0》，在4个周期内依序输出。
[0338]
2个开关电路332分别与外部控制端子cle、ale对应设置。开关电路332的输出端子连接在外部控制端子cle或外部控制端子ale。开关电路332的输入端子连接在串行器331的输出端子。开关电路332根据栅极信号s
332
的输入，输出输入信号。栅极信号s
332
中，例如，外部控制端子/we为“l”状态，在期间s_out的第1个周期，且期间fsel的第1个周期，对外部控制端子cle、ale输入“l、l”，在期间fsel的第2个周期，对外部控制端子cle、ale输入“h、l”，选择动作模式modeb，且已选择存储器裸片md的情况下，也可为“h”状态。
[0339]
[第2实施方式]
[0340]
接着，参考图38及图39，针对第2实施方式的半导体存储装置的构成进行说明。图38是表示第2实施方式的存储器裸片md2的构成的示意性框图。图39是表示存储器裸片md2的一部分构成的示意性电路图。为方便说明起见，在图38及图39中省略一部分构成。
[0341]
如图38及图39所示，本实施方式的半导体存储装置基本上与第1实施方式的半导体存储装置同样地构成。但是，第2实施方式的半导体存储装置除外部控制端子cle、ale外，还能经由外部控制端子/ce，执行信号的输入输出。如图39所示，第2实施方式的外部控制端子/ce连接在输入电路201及输出电路202。此外，如图39所示，第2实施方式的外部控制端子/ce具备锁存电路206。
[0342]
此处，第1实施方式的半导体存储装置中，通过外部控制端子cle、ale，在1个周期并列输入或并列输出2位数据。例如，在动作模式modeb的期间fsel，在1个周期或2个周期内，输入2位或4位数据。此外，在期间s_in，在4个周期内，输入构成用户数据dat以外的数据的8位数据。因此，在5个周期～6个周期内，输入10位～12位数据。
[0343]
此处，第2实施方式的半导体存储装置中，除外部控制端子cle、ale外，还能经由外部控制端子/ce，执行信号的输入输出。因此，能在1个周期，并列输入或并列输出3位数据。由此，能削减数据输入所需的周期数，谋求动作的高速化。
[0344]
另外，第1实施方式的半导体存储装置中，在外部控制端子/ce为“l”状态的时点，存储器裸片md成为选择状态，在外部控制端子/ce为“h”状态的时点，存储器裸片md成为非选择状态。使第2实施方式的半导体存储装置以动作模式modea动作的情况也同样。另一方面，使第2实施方式的半导体存储装置以动作模式modeb动作的情况下，在锁存电路206保持“l”的时点，存储器裸片md成为选择状态，在锁存电路206保持“h”的时点，存储器裸片md成为非选择状态。
[0345]
接着，参考图40，针对第2实施方式的半导体存储装置的动作进行说明。图40是用来针对第2实施方式的半导体存储装置的动作进行说明的示意性波形图。
[0346]
图40的例中，在时点t600，控制器裸片cd对存储器裸片md2的外部控制端子/ce输
入“l”。伴随于此，对锁存电路206(图39)输入“l”，存储器裸片md2成为选择状态。
[0347]
此外，在时点t601～t602的期间fsel，控制器裸片cd对存储器裸片md2的外部控制端子/ce、cle、ale输入“x、h、l”。伴随于此，输入输入命令数据cmd的主旨的输入输出数据选择信号。
[0348]
此外，在时点t602～t603的期间s_in，控制器裸片cd在3个周期内，对存储器裸片md2输入命令数据cmd。此外，图示的例中，在期间s_in的第1个周期，对外部控制端子/ce输入“0”。
[0349]
另外，图示的例中，将在期间s_in的第1个周期输入到外部控制端子/ce的1位数据作为旗标数据使用。例如，在期间s_in的第1个周期，对外部控制端子/ce输入“0”的情况下，将紧接着所述期间s_in的周期设为期间fsel。另一方面，在期间s_in的第1个周期，对外部控制端子/ce输入“1”的情况下，省略期间fsel，将紧接着所述期间s_in的周期设为期间s_in。所述情况下，在省略的期间fsel，在前一个期间fsel，将输入到外部控制端子/ce、cle、ale的数据再次输入到外部控制端子/ce、cle、ale。
[0350]
此外，在时点t603～t604的期间fsel，控制器裸片cd对存储器裸片md2的外部控制端子/ce、cle、ale输入“x、l、h”。伴随于此，输入输入地址数据add的主旨的输入输出数据选择信号。
[0351]
此外，在时点t604～t605的期间s_in，控制器裸片cd在3个周期内，对存储器裸片md2输入地址数据add。此外，图示的例中，在期间s_in的第1周期，对外部控制端子/ce输入“1”。伴随于此，省略紧接着的期间fsel。
[0352]
此外，时点t605～t606的期间s_in、时点t606～t607的期间s_in、及时点t607～t608的期间s_in也同样，控制器裸片cd在3个周期内，对存储器裸片md2输入地址数据add。此外，图示的例中，在所述期间s_in的第1周期，对外部控制端子/ce输入“1”。伴随于此，省略紧接着这些期间的期间fsel。
[0353]
此外，在时点t608～t609的期间s_in，控制器裸片cd在3个周期内，对存储器裸片md2输入地址数据add。此外，图示的例中，在期间s_in的第1个周期，对外部控制端子/ce输入“0”。伴随于此，省略紧接着的期间fsel。
[0354]
此外，在时点t609～t610的期间fsel，控制器裸片cd对存储器裸片md2的外部控制端子/ce、cle、ale输入“x、h、l”。伴随于此，输入输入命令数据cmd的主旨的输入输出数据选择信号。
[0355]
此外，在时点t610～t611的期间s_in，控制器裸片cd在3个周期内，对存储器裸片md2输入命令数据cmd。
[0356]
[第3实施方式]
[0357]
[构成]
[0358]
接着，参考图41，针对第3实施方式的半导体存储装置的构成进行说明。图41是表示第3实施方式的存储器裸片md3的构成的示意性框图。
[0359]
如图41所示，本实施方式的半导体存储装置基本上与第1实施方式的半导体存储装置同样地构成。但是，第3实施方式的半导体存储装置具备命令寄存器cmr’来取代命令寄存器cmr。命令寄存器cmr’基本上与命令寄存器cmr同样地构成。
[0360]
但是，命令寄存器cmr构成为能更根据8位的命令数据cmd，输出最大28(＝256)个
控制信号。
[0361]
另一方面，命令寄存器cmr’构成为能输出257个以上控制信号。例如，命令寄存器cmr’也可构成为能输出最大512个控制信号。例如，命令寄存器cmr’具备命令处理部cmr1与命令处理部cmr2。
[0362]
命令处理部cmr1构成为能根据8位的命令数据cmd，输出最大256个控制信号。命令处理部cmr1例如与第1实施方式的半导体存储装置中能使用的命令数据cmd对应。图41中，将这种命令数据cmd例示为“basic command(基本命令)”以下，有时将这种命令数据cmd称为“基本命令数据cmd”。
[0363]
命令处理部cmr2构成为能根据8位的命令数据cmd，输出最大256个控制信号。命令处理部cmr2例如与“basic command”以外的命令数据cmd对应。图41中，将这种命令数据cmd例示为“extended command(扩展命令)”。以下，有时将这种命令数据cmd称为“扩展命令数据cmd”。
[0364]
另外，命令寄存器cmr’可还具备与命令处理部cmr1、cmr2相同的构成。所述情况下，命令寄存器cmr’构成为能输出513个以上控制信号。
[0365]
[动作模式modeb下的外部端子的作用]
[0366]
图42及43是用来对动作模式modeb中的外部端子的作用进行说明的真值表。图42是表示输入输入输出数据选择信号的期间fsel的第2个周期的外部控制端子的作用。图43是表示输入输入输出数据选择信号的期间fsel的第3个周期的外部控制端子的作用。
[0367]
本实施方式的半导体存储装置基本上与第1实施方式的半导体存储装置同样地动作。
[0368]
但是，本实施方式中，在期间fsel的第1个周期，输入输入与所述“basic command”对应的命令数据cmd的主旨的输入输出数据选择信号的情况下，控制器裸片cd例如在对外部控制端子cle输入“h”，对外部控制端子ale输入“l”的状态下，将外部控制端子/we的电压从“l”上升到“h”(参考图13)。
[0369]
在期间fsel的第1个周期，对外部控制端子cle输入“h”，对外部控制端子ale输入“l”的情况下，期间fsel以1个周期结束。此外，在紧接着所述期间fsel的期间s_in输入的数据作为与所述“basic command”对应的命令数据cmd，保存在输入输出控制电路i/o内的缓冲存储器，传输到命令寄存器cmr’(图41)，由命令处理部cmr1(图41)进行处理。
[0370]
此外，本实施方式中，在期间fsel的第2个周期，输入输入所述扩展命令数据cmd的主旨的输入输出数据选择信号的情况下，如图42所例示，控制器裸片cd例如在对外部控制端子cle输入“h”，对外部控制端子ale输入“l”的状态下，将外部控制端子/we的电压从“l”上升到“h”。
[0371]
在期间fsel的第2个周期，对外部控制端子cle输入“h”，对外部控制端子ale输入“l”的情况下，期间fsel以2个周期结束。此外，在紧接着所述期间fsel的期间s_in输入的数据作为所述扩展命令数据cmd，保存在输入输出控制电路i/o内的缓冲存储器，传输到命令寄存器cmr’(图41)，由命令处理部cmr2(图41)进行处理。
[0372]
另外，如上所述，命令寄存器cmr’构成为能输出513个以上控制信号。
[0373]
这种情况下，在期间fsel的第3个周期，输入输入命令数据cmd的主旨的输入输出数据选择信号的情况下，如图43所例示，控制器裸片cd可在例如对外部控制端子cle输入“h”，对外部控制端子ale输入“l”的情况下，将外部控制端子/we的电压从“l”上升到“h”。
[0374]
此外，在期间fsel的第3个周期，对外部控制端子cle输入“h”，对外部控制端子ale输入“l”的情况下，期间fsel也可以3个周期结束。此外，也可将在紧接着所述期间fsel的期间s_in输入的数据作为命令数据cmd，保存在输入输出控制电路i/o内的缓冲存储器，传输到命令寄存器cmr’(图41)，由命令处理部cmr1、cmr2(图41)以外的构成进行处理。
[0375]
[扩展命令数据cmd的用例]
[0376]
所述扩展命令数据cmd能使用于各种用途。以下，作为扩展命令数据cmd的用途，例示2个用途。
[0377]
[使用扩展命令数据cmd的移位读取]
[0378]
首先，作为扩展命令数据cmd的用途，例示移位读取。
[0379]
图44(a)是用来针对记录3位数据的存储单元mc的阈值电压进行说明的示意性柱状图。横轴表示字线wl的电压，纵轴表示存储单元mc的数量。图44(b)是表示记录3位数据的存储单元mc的阈值电压及记录的数据的关系的一例的表。
[0380]
图44(a)的例中，将存储单元mc的阈值电压控制成8个状态。控制成er状态的存储单元mc的阈值电压小于抹除验证电压v
vfyer
。此外，例如控制成a状态的存储单元mc的阈值电压大于验证电压v
vfya
，小于验证电压v
vfyb
。此外，例如控制成b状态的存储单元mc的阈值电压大于验证电压v
vfyb
，小于验证电压v
vfyc
。以下同样，控制成c状态～f状态的存储单元mc的阈值电压分别大于验证电压v
vfyc
～验证电压v
vfyf
，小于验证电压v
vfyd
～验证电压v
vfyg
。此外，例如控制成g状态的存储单元mc的阈值电压大于验证电压v
vfyg
，小于读出路径电压v
read
。
[0381]
此外，图44(a)的例中，在对应于er状态的阈值分布与对应于a状态的阈值分布之间，设定着读出电压v
cgar
。此外，在对应于a状态的阈值分布与对应于b状态的阈值分布之间，设定着读出电压v
cgbr
。以下同样，在对应于b状态的阈值分布与对应于c状态的阈值分布之间～对应于f状态的阈值分布与对应于g状态的阈值分布之间，分别设定着读出电压v
cgcr
～读出电压v
cggr
。
[0382]
例如，er状态与最低的阈值电压对应。er状态的存储单元mc例如为抹除状态的存储单元mc。对er状态的存储单元mc例如分配数据“111”。
[0383]
此外，a状态与高于对应于所述er状态的阈值电压的阈值电压对应。对a状态的存储单元mc例如分配数据“011”。
[0384]
此外，b状态与高于对应于所述a状态的阈值电压的阈值电压对应。对b状态的存储单元mc例如分配数据“001”。
[0385]
以下同样，图中的c状态～g状态与高于对应于b状态～f状态的阈值电压的阈值电压对应。对这些状态的存储单元mc，例如分配“101”、“100”、“000”、“010”、“110”。
[0386]
另外，如图44(b)所例示的分配的情况下，下阶数据能由1个读出电压v
cgdr
判别，中阶数据能由2个读出电压v
cgbr
、v
cgfr
判别，上阶数据能由4个读出电压v
cgar
、v
cgcr
、v
cger
、v
cggr
判别。有时将这种数据的分配称为1-2-4编码。
[0387]
另外，记录在存储单元mc的数据的位数、状态数、对各状态的数据分配等能适当变更。
[0388]
图45是用来对读出动作进行说明的时序图。
[0389]
另外，以下的说明中，有时将成为动作对象的字线wl称为选择字线wls，将此外的
字线wl称为非选择字线wlu。此外，以下的说明中，针对对成为动作对象的字串单元su(图5)中包含的多个存储单元mc中，连接在选择字线wls的存储单元mc(以下，有时称为“选择存储单元mc”)执行读出动作的例子进行说明。
[0390]
此外，以下的说明中，如参考图44(a)所说明，示出在多个存储单元mc中存储3位数据，且对多个存储单元mc进行如参考图44(b)说明的数据分配的例子。此外，以下的说明中，表示判别选择存储单元mc的中阶数据的例子。
[0391]
在图45的时点t701，开始读出动作，端子ry//by的电压从“h”下降到“l”。
[0392]
在时点t702，对选择字线wls及非选择字线wlu供给参考图44(a)所说明的读出路径电压v
read
。此外，对选择栅极线(sgd、sgs、sgsb)供给电压v
sg
。电压v
sg
具有使选择栅极线(sgd、sgs、sgsb)为接通状态程度的大小。
[0393]
在时点t703，对选择字线wls供给读出电压v
cgbr
。此外，在时点t703～时点t704的期间，由感测放大器sa检测位线bl的电流，由此取得表示存储单元mc的接通/断开状态的数据。
[0394]
在时点t704，对选择字线wls供给读出电压v
cgfr
。此外，在时点t704～时点t705的期间，由感测放大器sa检测位线bl的电流，由此，取得表示存储单元mc的接通/断开状态的数据。
[0395]
在时点t705，对选择字线wls及非选择字线wlu供给读出路径电压v
read
。
[0396]
在时点t706，对选择字线wls、非选择字线wlu及选择栅极线(sgd、sgs、sgsb)供给接地电压v
ss
。
[0397]
图46是用来对移位读取进行说明的时序图。图46(a)表示出读出动作中的选择字线wls的电压。图46(b)表示出一方面的移位读取中的选择字线wls的电压。图46(c)表示出另一方面的移位读取中的选择字线wls的电压。
[0398]
移位读取基本上与读出动作同样执行。但是，移位读取中供给到选择字线wls的电压与读出动作中供给到选择字线wls的电压不同。
[0399]
此处，当对多个存储单元mc执行写入动作时，所述多个存储单元mc的阈值电压例如如图44(a)所例示那样分布。然而，有在执行写入动作后，执行抹除动作前，多个存储单元mc的阈值电压变动的情况。这种情况下，例如有控制成a状态的存储单元mc的一部分阈值电压大于读出电压v
cgbr
，而被判定为数据“0”。此外，有控制成b状态的存储单元mc的一部分阈值电压小于读出电压v
cgbr
，而被判定为数据“1”。从这种存储单元mc读出的位成为错误位。这种情况下，有通过对选择字线wls供给大于读出电压v
cgar
～v
cggr
的电压，或小于读出电压v
cgar
～v
cggr
的电压，而将变为错误位的存储单元mc的数量抑制为最小或接近最小的值。因此，移位读取中，对选择字线wls供给大于读出电压v
cgar
～v
cggr
的电压，或小于读出电压v
cgar
～v
cggr
的电压。
[0400]
例如，图46(b)的例中，在时点t703，对选择字线wls供给读出电压v
cgbr’而非读出电压v
cgbr
。读出电压v
cgbr’小于读出电压v
cgbr
。
[0401]
此外，例如图46(b)的例中，在时点t704，对选择字线wls供给读出电压vcgfr’而非读出电压v
cgfr
。读出电压v
cgfr’小于读出电压v
cgfr
。
[0402]
另外，执行读出动作的情况下，例如如参考图20等所说明，控制器裸片cd(图1)对存储器裸片md供给命令数据“00h”作为命令数据cmd。之后，控制器裸片cd对存储器裸片md
供给地址数据add及命令数据“30h”。
[0403]
另一方面，执行图46(b)所例示的移位读取的情况下，控制器裸片cd(图1)也可对存储器裸片md供给命令数据“11h”、“12h”、“13h
”…
等作为扩展命令数据cmd，来取代供给命令数据“00h”作为命令数据cmd(基本命令数据cmd)。此外，输入命令数据“12h”时的读出电压v
cgbr
与读出电压v
cgbr’的差，及读出电压v
cgfr
与读出电压v
cgfr’的差(以下，称为“电压移位量”。)也可大于输入命令数据“11h”时的电压移位量。同样，输入命令数据“13h”时的电压移位量也可大于输入命令数据“12h”时的电压移位量。此外，也可在输入命令数据“11h”、“12h”、“13h
”…
等之后，控制器裸片cd对存储器裸片md供给地址数据add及命令数据“30h”。命令数据“30h”可为基本命令数据cmd，也可为扩展命令数据cmd。
[0404]
此外，例如图46(c)的例中，在时点t703，对选择字线wls供给读出电压v
cgbr”而非读出电压v
cgbr
。读出电压v
cgbr”大于读出电压v
cgbr
。
[0405]
此外，例如图46(c)的例中，在时点t704，对选择字线wls供给读出电压v
cgfr”而非读出电压v
cgfr
。读出电压v
cgfr”大于读出电压v
cgfr
。
[0406]
另外，执行图46(c)所例示的移位读取的情况下，控制器裸片cd(图1)也可对存储器裸片md供给命令数据“21h”、“22h”、“23h
”…
等作为扩展命令数据cmd，来取代供给命令数据“00h作为命令数据cmd(基本命令数据cmd)。同样，输入命令数据“22h”时的电压移位量也可大于输入命令数据“21h”时的电压移位量。同样，输入命令数据“23h”时的电压移位量也可大于输入命令数据“22h”时的电压移位量。此外，也可在输入命令数据“21h”、“22h”、“23h
”…
等之后，控制器裸片cd对存储器裸片md供给地址数据add及命令数据“30h”。命令数据“30h”可为基本命令数据cmd，也可为扩展命令数据cmd。
[0407]
图47是表示动作模式modeb中执行移位读取时的状况的示意性波形图。图47的例中，将存储器裸片md设定为动作模式modeb。
[0408]
图47的例中，首先，经由外部控制端子cle、ale，输入包含命令数据“11h”的命令组。另外，输入命令数据“11h”作为扩展命令数据cmd。
[0409]
此处，例如第1实施方式中，执行移位读取的情况下，例如以如参考图30说明的方法执行特征设置，由此，将所述电压移位量作为特征数据fd输入到存储器裸片md。之后，通过如参考图20说明的方法执行读出动作。
[0410]
另一方面，第3实施方式中执行移位读取的情况下，不执行特征设置，通过如参考图47说明的方法执行移位读取。
[0411]
根据这种方法，通过省略执行特征设置，能实现动作的高速化。
[0412]
[使用扩展命令数据cmd的内部路径延迟检测电路205(图9)的控制]
[0413]
接着，作为扩展命令数据cmd的用途，例示内部路径延迟检测电路205(图9)的控制。
[0414]
如参考图9所说明，第1实施方式的半导体存储装置中，能取得从内部路径延迟检测电路205输出的脉冲的数量，作为特征数据fd。此外，能基于所述特征数据fd，测定信号传输电路204(图8)中的信号延迟量。
[0415]
此处，第1实施方式的半导体存储装置中，根据特征获取的执行，驱动内部路径延迟检测电路205。也就是说，根据特征获取的执行，内部路径延迟检测电路205中的nand电路212(图9)的启动信号成为“h”状态。因此，第1实施方式的半导体存储装置中，执行特征获取
后，直到测定内部路径延迟检测电路205的延迟量后为止，无法取得特征数据fd。
[0416]
另一方面，第3实施方式的半导体存储装置中，能根据扩展命令数据cmd的输入，驱动内部路径延迟检测电路205。也就是说，能根据扩展命令数据cmd的输入，将内部路径延迟检测电路205中的nand电路212(图9)的启动信号设为“h”状态。
[0417]
根据这种构成，有通过在执行特征获取前预先驱动内部路径延迟检测电路205，而能高速执行特征获取的情况。
[0418]
[第4实施方式]
[0419]
接着，参考图48，针对第4实施方式的半导体存储装置的构成进行说明。图48是表示第4实施方式的存储器裸片md4的构成的示意性框图。
[0420]
如图48所示，本实施方式的半导体存储装置基本上与第2实施方式的半导体存储装置同样地构成。但是，第4实施方式的半导体存储装置具备命令寄存器cmr’，来取代命令寄存器cmr。
[0421]
接着，参考图49及图50，针对第4实施方式的半导体存储装置的动作进行说明。第4实施方式的半导体存储装置基本上与第2实施方式的半导体存储装置同样地动作。
[0422]
但是，第2实施方式的半导体存储装置中，使用在期间s_in的第1个周期输入到外部控制端子/ce的1位数据，作为旗标数据。此外，第2实施方式的半导体存储装置中，根据所述旗标数据，省略期间s_in。
[0423]
另一方面，第4实施方式的半导体存储装置中，根据所述旗标数据，判别输入的命令数据cmd是否为扩展命令数据cmd。
[0424]
例如，所述旗标数据为“0”的情况下，将在所述期间s_in输入的命令数据cmd判别为非扩展命令数据cmd。所述情况下，所述命令数据cmd由命令寄存器cmr’中的命令处理部cmr1(图48)处理。
[0425]
另一方面，所述旗标数据为“1”的情况下，将在所述期间s_in输入的命令数据cmd判别为扩展命令数据cmd。所述情况下，所述命令数据cmd由命令寄存器cmr’中的命令处理部cmr2(图48)处理。
[0426]
图49是表示动作模式modeb下执行读出动作时的状况的示意性波形图。图49的例中，将存储器裸片md设定为动作模式modeb。
[0427]
图49的例中，在时点t800，控制器裸片cd对存储器裸片md4的外部控制端子/ce输入“l”。伴随于此，对锁存电路206(图39)输入“l”，存储器裸片md4成为选择状态。
[0428]
此外，在时点t801～t802的期间fsel，控制器裸片cd对存储器裸片md4的外部控制端子/ce、cle、ale输入“x、h、l”。伴随于此，输入输入命令数据cmd的主旨的输入输出数据选择信号。
[0429]
此外，在时点t802～t803的期间s_in，控制器裸片cd在3个周期内，对存储器裸片md4输入命令数据“00h”。此外，图示的例中，在期间s_in的第1个周期，对外部控制端子/ce输入“0”。因此，命令数据“00h”判别为非扩展命令数据cmd。
[0430]
此外，在时点t803～t804的期间fsel，控制器裸片cd对存储器裸片md4的外部控制端子/ce、cle、ale输入“x、l、h”。伴随于此，输入输入地址数据add的主旨的输入输出数据选择信号。
[0431]
此外，在时点t804～t805的期间s_in，控制器裸片cd在3个周期内，对存储器裸片
md4输入地址数据add。此外，图示的例中，在期间s_in的第1个周期，可对外部控制端子/ce输入“0”，也可输入“1”。
[0432]
此外，在时点t805～t806的期间f_sel、时点t807～t808期间的f_sel及时点t809～t810期间的f_sel、与时点t803～t804的期间fsel、控制器裸片cd对存储器裸片md4的外部控制端子/ce、cle、ale输入“x、l、h”。
[0433]
此外，在时点t806～t807的期间s_in、时点t808之后的期间s_in、时点t809之前的期间s_in、及时点t810～t811的期间s_in，与时点t804～t805期间s_in同样，控制器裸片cd在3个周期内，对存储器裸片md4输入地址数据add。
[0434]
此外，在时点t811～t812的期间fsel，控制器裸片cd对存储器裸片md4的外部控制端子/ce、cle、ale输入“x、h、l”。伴随于此，输入输入命令数据cmd的主旨的输入输出数据选择信号。
[0435]
此外，在时点t812～t813的期间s_in，控制器裸片cd在3个周期内，对存储器裸片md4输入命令数据“30h”。此外，图示的例中，在期间s_in的第1个周期，对外部控制端子/ce输入“0”。
[0436]
图50是表示动作模式modeb下执行移位读取时的状况的示意性波形图。图50的例中，将存储器裸片md设定为动作模式modeb。
[0437]
图50所示的动作基本上与图49所示的动作同样地执行。
[0438]
但是，图50的例中，在时点t802～t803的期间s_in，控制器裸片cd在3个周期内，对存储器裸片md4输入命令数据“11h”。此外，图示的例中，在期间s_in的第1个周期，对外部控制端子/ce输入“1”。因此，命令数据“11h”判别为扩展命令数据cmd。
[0439]
[其它实施方式]
[0440]
以上，已针对第1实施方式～第4实施方式的半导体存储装置进行说明。然而，以上的说明终究是例示，能适当调整具体的构成、动作等。
[0441]
例如，第1实施方式及第3实施方式的半导体存储装置中，在动作模式modeb下，进行使用外部控制端子cle、ale的2位数据的输入输出。此外，第2实施方式及第4实施方式的半导体存储装置中，在动作模式modeb下，进行使用外部控制端子/ce、cle、ale的3位数据的输入输出。然而，这种方法终究是例示，具体方法能适当调整。例如，动作模式modeb下，也可使用其它端子等，进行3位或4位以上的数据输入输出。更具体来说，例如动作模式modeb下，也可取代或除外部控制端子/ce外，使用外部控制端子/wp等，进行3位或4位数据的输入输出。此外，也可从包含外部控制端子/ce、cle、ale的端子中选择至少一个端子，进行1位或2位数据的输入输出。
[0442]
此外，例如第1实施方式～第4实施方式中，已针对对外部控制端子/ce、cle、ale等的功能分配进行例示。然而，这种分配终究是例示，体的分配能适当调整具。
[0443]
例如，第1实施方式的半导体存储装置中，也可替换图13及图14所例示的功能的一部分。此外，例如也可追加图13及图14例示的功能以外的功能，也可省略图13及图14例示的功能的一部分。此外，也可追加期间fsel的第3个周期。此外，根据在期间fsel的第1个周期输入的数据，分配到在期间fsel的第2个周期输入的数据的功能可改变。
[0444]
命令组包含命令数据cmd与地址数据add。第1实施方式的半导体存储装置在动作模式modeb下，分别使用输入输出数据选择信号(标头)与命令数据cmd或地址数据add(主
体)，在数个周期内收发命令数据cmd与地址数据add。此处，有在中途停止命令组的输入的情况。所述情况下，有不输入命令数据cmd与地址数据add直到最终周期为止。这种情况下，各存储器裸片md也可构成为能根据来自控制器裸片cd的复位指示信号而复位。
[0445]
例如，控制器裸片cd如图51所示，在中途中止输入命令组的情况下，作为复位指示信号，使外部控制端子/ce的电压在一定期间从“l”转变为“h“，之后返回”l”。之后，控制器裸片cd对存储器裸片md输入新的命令组。新的命令组可与中途中止输入的命令组相同，也可不同。存储器裸片md受理到新输入的命令组后，执行与所述命令组对应的动作。
[0446]
通过将控制器裸片cd构成为能发送复位指示信号，且将存储器裸片md构成为能根据复位信号复位，即使需要中途中止输入命令组的情况下，也能实现稳定动作的半导体存储装置。
[0447]
此外，例如第2实施方式及第4实施方式的半导体存储装置中，将在期间s_in的第1个周期输入到外部控制端子/ce的1位数据，作为旗标数据使用。此外，第2实施方式的半导体存储装置中，根据所述旗标数据，省略期间s_in。此外，第2实施方式的半导体存储装置中，根据所述旗标数据，判别输入的命令数据cmd是否为扩展命令数据cmd。然而，这种方法终究是例示，具体方法能适当调整。例如，也可将在期间s_in的第1个周期输入到外部控制端子/ce的数据，作为奇偶校验位使用。这种情况下，所述奇偶校验位可为与在期间fsel输入的3位数据对应的奇偶校验位，也可为与在期间s_in输入的8位数据对应的奇偶校验位。
[0448]
此外，例如第2实施方式及第4实施方式的半导体存储装置中，将在期间s_in的第1个周期输入到外部控制端子/ce的1位数据，作为旗标数据使用。然而，例如也可将输入到外部控制端子/ce以外的端子的数据，或在期间s_in的第2个周期后输入的数据，作为所述旗标数据、奇偶校验位或其它数据使用。
[0449]
此外，例如第3实施方式的半导体存储装置中，示出了用来执行移位读取的扩展命令数据cmd为“11h”、“12h”、“13h
”…
及“21h”、“22h”、“23h
”…
的例子。但是，分配到移位读取的扩展命令数据cmd不限于所述数据。在能作为扩展命令数据cmd分配的范围内，能分配任意命令数据。
[0450]
此外，例如第3实施方式及第4实施方式的半导体存储装置中，示出了扩展命令数据cmd与一般的命令数据cmd相同，为8位数据的例子。然而，扩展命令数据cmd可短于8位，也可长于8位。
[0451]
例如，扩展命令数据cmd短于8位的情况下，能够缩小命令处理部cmr2(图41)的面积。此外，例如第3实施方式中，扩展命令数据cmd为8位的情况下，在4个周期内，将扩展命令数据cmd输入到存储器裸片md3。另一方面，第3实施方式中，扩展命令数据cmd为5或6位的情况下，在3个周期内，将扩展命令数据cmd输入到存储器裸片md3。也就是说，扩展命令数据cmd短于8位的情况下，能谋求动作的高速化。
[0452]
此外，例如扩展命令数据cmd长于8位的情况下，能处理更多的命令数据cmd。
[0453]
[其它]
[0454]
已说明本发明的若干个实施方式，但这些实施方式是作为例子而提出的，并非意在限定发明的范围。这些新颖的实施方式能够以其它各种方式实施，在不脱离发明主旨的范围内，能够进行各种省略、置换、变更。所述实施方式或其变化包含在发明范围或主旨内，且包含在技术方案所记载的发明及其均等的范围内。
[0455]
[符号说明]
[0456]
mc
ꢀꢀ
存储单元
[0457]
mca 存储单元阵列
[0458]
pc
ꢀꢀ
外围电路
[0459]
adr 地址寄存器
[0460]
cmr 命令寄存器。