一种18T抗辐照SRAM存储单元电路

一种18t抗辐照sram存储单元电路
技术领域
1.本发明涉及集成电路设计技术领域，尤其涉及一种18t抗辐照sram存储单元电路。


背景技术：

2.静态随机存储器(static random-access memory，sram)作为各类处理器芯片中不可或缺的部件，其在芯片中的所占的面积也越来越大，sram的性能大大的影响着处理器的运行。近年来，cmos技术不断地发展，其尺寸与供电电压也在不断下降。芯片的集成度也会不断地提高但这也带来了许多设计上的问题如供电电压的下降将导致sram敏感节点的临界电荷降低,sram的静态噪声容限也会相应的下降。
3.航天技术的不断发展也对集成电路设计的性能、可靠性提出了更高的要求。航天器或空间站的运行离不开核心处理器芯片，由于轻型卫星的尺寸有限，它们需要高密度的存储单元，由于sram存储单元具有高封装密度和改进的数字数据处理和卫星控制系统的逻辑性能,sram存储单元是用于此目的的有利选择。
4.但是，较低的节点电荷sram存储单元极易受到高能粒子的影响，而太空环境中充斥着各种各样的辐射现象，如银河宇宙射线、极光辐射、太阳辐射及x射线等，这些辐射带来的大量高能粒子对电子器件上的sram存储单元是一个极大的挑战。当高能粒子穿过硅衬底时，它们会产生少数载流子，这些载流子可以被源极或漏极扩散收集。当存储节点周围的晶体管收集这些载流子后可能会引起存储节点数据的变化，这种现象被称为单粒子翻转(seu)。如果这些变化没有及时修正，则会导致整个单元数据的翻转。此操作可能会更改存储在数据节点上的数据，并且可能会更改数据完整性。
5.因而，为满足航天器等对集成电路抗辐射的需求，解决sram单元的seu的影响，提高存储单元抗seu的能力是十分有必要的。
6.现有技术中也有一些解决这一问题的技术方案，但这些方案大都存在不能完全恢复单粒子效应造成的单个节点数据翻转，一些方案虽能完全恢复单粒子效应造成的单个节点数据翻转，但是当两个节点同时发生数据翻转的时候基本上就不能够恢复。


技术实现要素：

7.鉴于以上所述现有技术的缺点，本发明公开了一种18t抗辐照sram存储单元电路，包括：
8.10个一类mos管、8个二类mos管和4个节点，10个所述一类mos管依次记为p1～p10，8个所述二类mos管依次记为n1～n8，4个所述节点依次为第一存储节点、第二存储节点、第一冗余节点、第二冗余节点，其中：
9.一类mos管p5的栅极与一类mos管p6的漏极电连接，一类mos管p5的漏极与一类mos管p6的栅极电连接，形成交叉耦合结构；
10.一类mos管p3和p7为所述第一存储节点上的上拉管，二类mos管n3和n7为所述第一存储节点上的下拉管，一类mos管p4和p8为所述第二存储节点上的上拉管，二类mos管为n4
和n8为所述第二存储节点上的下拉管；
11.一类mos管p5为所述第一冗余节点上的上拉管，一类mos管p9和n5为所述第一冗余储节点上的下拉管，一类mos管p6为所述第二冗余节点上的上拉管，二类mos管p10和n6为所述第二冗余节点上的下拉管；
12.一类mos管p1的栅极与第二字线连接，一类mos管p1的源极与第一位线连接；
13.一类mos管p2的栅极与第二字线连接，一类mos管p2的源极与第二位线连接；
14.二类mos管n1的栅极与第一字线连接，二类mos管n1的源极与第一位线连接；
15.二类mos管n2的栅极与第一字线连接，二类mos管n2的源极与第二位线连接。
16.在本发明的一可选实施例中，各mos管的具体连接关系为：
17.一类mos管p1的漏极与一类mos管p5的漏极、p9的源极、p6的栅极、p8的栅极、pmos管p4的栅极、以及二类mos管n6的栅极、n4的栅极电连接；
18.一类mos管p2的漏极与一类mos管p6的漏极、p10的源极、p5的栅极、p7的栅极、p3的栅极以及二类mos管n5的栅极、n3的栅极电连接；
19.一类mos晶体管p3的漏极与p7的源极电连接，一类mos管p3的源极与p4的源极、p5的源极、p6的源极均连接至电源vdd；
20.一类mos管p4的漏极与p8的源极电连接；
21.一类mos管p7的漏极与一类mos管p9的栅极以及二类mos管n3的漏极、n8的栅极、n1的漏极电连接至第一存储节点q；
22.一类mos管p8的漏极与一类mos管p10的栅极以及二类mos管n4的漏极、n7的栅极、n2的漏极连接至第二存储节点qb；
23.一类mos管p9的漏极二类mos管n5的漏极电连接；
24.一类mos管p10的漏极二类mos管n6的漏极电连接；
25.二类mos管n3的源极与二类mos管n7的漏极电连接；
26.二类mos管n4的源极二类mos管n8的漏极电连接；
27.二类mos管n5的源极与二类mos管n6的源极、n7的源极、n8的源极均连接至gnd。
28.在本发明的一可选实施例中，在数据保持阶段，所述第一字线为低电平，所述第二字线为高电平。
29.在本发明的一可选实施例中，在数据写入阶段，所述字线第一字线为高电平，所述第二字线为低电平。
30.在本发明的一可选实施例中，在数据读取阶段，所述第一位线和第二位线所述第一字线wl为高电平，所述第二字线wwl为低电平。
31.在本发明的一可选实施例中，所述一类mos管p1、一类mos管p2、二类mos管n1及二类mos管n2为传输晶体管。
32.在本发明的一可选实施例中，所述一类mos管、二类mos管的栅长为60-70nm,所述一类mos管、二类mos管的栅宽为150-160nm。
33.在本发明的一可选实施例中，所述一类mos管、二类mos管的栅长均为62-68nm,所述一类mos管、二类mos管的栅宽为152-158nm。
34.在本发明的一可选实施例中，所述一类mos管为pmos管。
35.在本发明的一可选实施例中，所述二类mos管为nmos管。
36.本发明的有益效果：
37.本发明的18t抗辐照sram存储单元电路，一类mos管p5的栅极与一类mos管p6的漏极电连接，一类mos管p5的漏极与一类mos管p6的栅极电连接，形成交叉耦合结构实现完全抵抗单个节点处发生数据翻转；同时，由于第一存储节点与第二存储节点采用双上拉管与双下拉管结构且下拉管分别由不同反馈进行控制，使得双节点同时发生数据翻转时仍能恢复到初始状态。
附图说明
38.图1为本发明实施例中提供的18t抗辐照sram存储单元电路的结构示意图。
39.图2为本发明实施例提供的18t抗辐照sram存储单元电路的时序波形图。
40.图3为本发明实施例提供的18t抗辐照sram存储单元电路单个节点在不同时刻受到双指数电流脉冲注入的瞬态波形仿真图。
41.图4为本发明的实施例提供的18t抗辐照sram存储单元电路的第一存储节点q和第二存储节点qb同时受到双指数电流脉冲注入的瞬态波形仿真图。
42.图5为本发明的实施例提供的18t抗辐照sram存储单元电路与现有技术中抗辐照存储单元电路的抗翻转能力对比图。
具体实施方式
43.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
44.需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
45.如图1所示，本实施例提供一种18t抗辐照sram存储单元电路，包括：10个一类mos管和8个二类mos管，10个所述一类mos管依次记为p1～p10，8个所述二类mos管依次记为n1～n8，其中：
46.一类mos管p5的栅极与一类mos管p6的漏极电连接，一类mos管p5的漏极与一类mos管p6的栅极电连接，形成交叉耦合结构；
47.一类mos管p3和p7为第一存储节点上的上拉管，二类mos管n3和n7为第一存储节点上的下拉管，一类mos管p4和p8为第二存储节点上的上拉管，二类mos管为n4和n8为第二存储节点上的下拉管；
48.一类mos管p5为第一冗余节点上的上拉管，一类mos管p9和n5为第一冗余储节点上的下拉管，一类mos管p6为第一冗余节点上的上拉管，二类mos管为p10和n6为第二冗余节点上的下拉管；
49.一类mos管p1的栅极与第二字线连接，一类mos管p1的源极与第一位线连接；
50.一类mos管p2的栅极与第二字线连接，一类mos管p2的源极与第二位线连接；
51.二类mos管n1的栅极与第一字线连接，二类mos管n1的源极与第一位线连接；
52.二类mos管n2的栅极与第一字线连接，二类mos管n2的源极与第二位线连接。
53.在一可选实施例中，10个所述一类mos管均为pmos管，8个所述二类mos管均为nmos管。本发明的18t抗辐照sram存储单元电路包括：pmos管p1、pmos管p2、pmos管p3、pmos管p4、pmos管p5、pmos管p6、pmos管p7、pmos管p8、pmos管p9，pmos管p10、nmos管n1、nmos管n2、nmos管n3、nmos管n4、nmos管n5、nmos管n6、nmos管n7、nmos管n8，其中所述pmos管p1、pmos管p2、nmos管n1、nmos管n2为传输晶体管。
54.请参阅图1所示，图1示出了本发明的18t抗辐照sram存储单元电路中各mos管的具体连接关系，其中第一字线记为wl、第二字线记为wwl、第一位线记为bl、第二位线记为blb、第一存储节点记为q、第二存储节点记为qb、第一冗余节点记为s0、第二冗余节点记为s1、电源端记为vdd、接地端记为gnd。
55.pmos管p1的漏极与pmos管p5的漏极、p9的源极、p6的栅极、p8的栅极、pmos晶体管p4的栅极、以及二类mos晶体管n6的栅极、n4的栅极电连接；
56.pmos管p2的漏极与pmos管p6的漏极、p10的源极、p5的栅极、p7的栅极、p3的栅极以及nmos管n5的栅极、n3的栅极电连接；
57.pmos管p3的漏极与p7的源极电连接，pmos管p3的源极与p4的源极、p5的源极、p6的源极均连接至电源vdd；
58.pmos管p4的漏极与p8的源极电连接；
59.pmos管p7的漏极与pmos管p9的栅极以及nmos管n3的漏极、n8的栅极、n1的漏极电连接至第一存储节点q；
60.pmos管p8的漏极与pmos管p10的栅极以及nmos管n4的漏极、n7的栅极、n2的漏极连接至第二存储节点qb；
61.pmos管p9的漏极nmos管n5的漏极电连接；
62.pmos管p10的漏极nmos管n6的漏极电连接；
63.nmos管n3的源极与nmos管n7的漏极电连接；
64.nmos管n4的源极nmos管n8的漏极电连接；
65.nmos管n5的源极与nmos管n6的源极、n7的源极、n8的源极均连接至gnd。
66.进一步地，本发明实施例所提供的18t极性加固抗辐照sram存储单元电路，所有pmos管和nmos管的栅长均为60-70nm，优选地，pmos管、nmos管的栅长为62-68nm，譬如62nm、63nm、64nm、65nm、66nm、67nm、68nm；pmos管、nmos管的栅宽为150-160nm,优选地，pmos管、nmos管的栅宽为152-158nm，譬如152nm、153nm、154nm、155nm、156nm、157nm、158nm。
67.本发明实施例提供的18t抗辐照sram存储单元电路的原理如下：
68.在数据保持阶段：
69.所述第一字线wl为低电平，所述第二字线wwl为高电平。
70.在数据写入阶段：
71.所述第一字线wl为高电平，nmos管n1和n2导通，所述第二字线wwl为低电平，pmos管p1和p2导通。
72.如果第一位线bl为高电平，第二位线blb为低电平，那么通过nmos管n1向第一存储节点q点写入“1”、通过pmos管p1向第一冗余节点s0写入“1”、nmos管n2向第二存储节点qb写
入“0”、pmos管p2向第二冗余节点s1点写“0”。
73.反之，如果第一位线bl为低电平，第二位线blb为高电平，那么通过nmos管n1向第一存储节点q点写入“0”、通过pmos管p1向第一冗余节点s0写入“0”、通过nmos管n2向第二存储节点qb写入“1”、通过pmos管p2向第二冗余节点s1点写“1”。
74.在数据读取阶段：
75.所述第一位线bl和第二位线blb都预充到高电平，第一字线wl为高电平，nmos管n1与n2导通。
76.如果该单元电路存储的数据为“0”，则“q＝s0＝0、qb＝s1＝1”，那么第一位线bl通过放电路径1：nmos管n3与n7，和放电路径2：pmos管p9与nmos管n5放电，位线blb电压不产生变化，使得第一位线bl和第二位线blb产生电压差，然后通过灵敏放大器读出数据。
77.如果该单元电路存储的数据为“1”，则“q＝s0＝1、qb＝s1＝0”，那么第二位线blb通放电路径1：nmos管n4与n8，和放电路径2：pmos管p10与nmos管n6向地放电，使得第一位线bl和第二位线blb产生电压差，然后通过灵敏放大器读出数据。
78.如图2所示，为本发明实施例提供的18t抗辐照sram存储单元电路的时序波形图，具体仿真条件为：corner：tt，temperature：25℃，vdd：1.2v。由图2可知，在50-100ns为数据“1”的写入，在200-250ns为数据“1”读出，在350-400ns为数据“0”的写入，在500-550ns为数据“0”读出，可见本发明提供的18t抗辐照sram存储单元电路可以实现对存储节点进行写“1”、读“1”、写“0”、读“0”的操作。
79.如图3所示，为本发明实施例提供的18t抗辐照sram存储单元电路单个节点在不同时刻受到双指数电流脉冲注入的瞬态波形仿真图。由图3可知，在100ns时刻，第一存储节点q受到单粒子冲击，数据由“0“翻转为”1“.经过电路反馈结构，数据在短时间内恢复；在200ns时刻，第一冗余节点s0点受到单粒子冲击，数据由“0”翻转为“1”经过电路反馈结构，数据在短时间内恢复；在300ns时刻，qb点受到单粒子冲击，数据由“1”翻转为“0”。经过电路反馈结构，数据在短时间内恢复。
80.如图4所示，为本发明的实施例提供的18t抗辐照sram存储单元电路第一存储节点q和第二存储节点qb同时受到双指数电流脉冲注入的瞬态波形仿真图。现结合图1和图4对该过程作进一步分析：
81.当q与qb同时受到双指数电流脉冲注入，q点的电压突然上升，qb点电压突然降低。q点电压的上升将导致p9的瞬态关闭、n8的导通。qb电压的降低将导致晶体管p10的瞬态导通、晶体管n7的截止。但p点的上拉管p5保持截止，s1的上拉管p6保持导通，所以s1与s0的数据保持不变。qb点的下拉管n8暂时导通但下拉管n4保持截止且上拉管保持导通，所以qb点的数据保持不变。q的下拉管n7暂时截止但上拉管p3与p7保持截止，又因为qb点的数据保持不变，所以暂时截止的晶体管n7恢复导通状态，整个sram存储数据保持不变。
82.需要说明的是，本实施例仅以第一存储节点q和第二存储节点qb同时受到双指数电流脉冲注入为例，可以理解的是第一存储节点q、二存储节点qb、第一冗余节点s0、第一冗余节点s1，这4个节点中其它任意两个节点处受到双指数电流脉冲注入时，分析的原理和第一存储节点q和第二存储节点qb同时受到双指数电流脉冲注入类似，遂在此不在赘述。
83.如图5所示，为本发明所提供的18t抗辐照sram存储单元电路与现有技术中抗辐照存储单元电路的抗翻转能力对比图。从图中可以看出，本发明的18t抗辐照sram存储单(指
的是图5中的simr)元电路拥有最好的抗翻转能力。
84.需要说明的是，本文所述的抗翻转能力是通过下面公式求得：
[0085][0086]
其中ps代表从seu中恢复的概率，pd代表从dnu中恢复的概率，hsmn代表的是数据保持阶段的噪声容限，qc代表临界电荷，t
ra
代表的是数据写入延迟时间，t
wa
代表的是数据读取延迟时间。
[0087]
现对本发明所提供的18t抗辐照sram存储单元电路抗seu作进一步地说明：
[0088]
极性加固原理指出，辐射引起的电流由于其反向偏置，只能通过p-n结从n型扩散区流向p型扩散区。这意味着，如果敏感节点仅由pmos晶体管组成，则辐射粒子撞击不会将节点电压从“1”更改为“0”；反之亦然，如果仅使用nmos晶体管，则节点电压不能从“0”翻转到“1”。
[0089]
现以存储状态为“0”(即q＝“0”,qb＝“1”,s0＝“0”,s1＝“1”)为例进行说明，由于第二冗余节点s1仅被pmos管围绕并且其状态为“1”，因而第二冗余节点s1不是敏感节点(敏感节点指的是发生单粒子效应后能够造成数据翻转(逻辑值改变)的节点，在不同的存储状态下，敏感节点不同)，所以敏感节点为第一存储节点q、第二存储节点qb以及第一冗余节点s0。
[0090]
当第一存储节点q发生数据偏转，即从状态“0”到状态“1”。第一存储节点q发生从“0”到“1”的数据偏转，导致n8暂时导通、p9暂时关闭。由于第一存储节点s0的上拉管p5由第二冗余节点s1控制并保持关闭，p9的暂时关闭并不影响第一冗余节点s0的数据。第二存储节点qb的下拉管n4由于第一冗余节点s0数据的不变保持关闭并不会影响存储节点qb的数据。第一存储节点q点通过开启的n3，n7连接至gnd，从而恢复到逻辑值“0”。
[0091]
当第一冗余节点s0发生数据偏转，即从状态“0”到状态“1”。第一冗余节点s0发生从“0”到“1”数据偏转，n4，n6暂时导通，p4、p6与p8暂时关闭。由于第二存储节点qb的下拉管n8由第一存储节点q控制并保持关闭，n4的暂时导通并不影响存储节点qb的数据。第二冗余节点s1的下拉管p10由于qb点数据不变保持关闭，所以pb数据保持不变。第一冗余节点s0通过开启的p9和n5连接至gnd，从而恢复到逻辑值“0”。
[0092]
当第二存储节点qb发生数据偏转，即从状态“1”到状态“0”。第二存储节点qb发生状态“0”到状态“1”数据偏转，n7暂时关闭，p10暂时导通。由于第二冗余节点s1的下拉管n6由数据节点第二冗余节点s1控制保持关闭，p10的短暂开启并不影响第二冗余节点s1数据。第一存储节点q的上拉管p7由于第二冗余节点s1的不变保持关闭，所以其下拉管n7的短暂关闭并不影响其数据。第二存储节点qb通过导通的p4与p8连接至电源vdd，从而恢复到逻辑值“1”。
[0093]
需要说明的是，当存储转态为“1”时，对抗seu的原理类似，在此不再赘述。
[0094]
在本文的描述中，提供了许多特定细节，诸如部件和/或方法的实例，以提供对本发明实施例的完全理解。然而，本领域技术人员将认识到可以在没有一项或多项具体细节的情况下或通过其他设备、系统、组件、方法、部件、材料、零件等等来实践本发明的实施例。在其他情况下，未具体示出或详细描述公知的结构、材料或操作，以避免使本发明实施例的方面变模糊。
[0095]
还应当理解还可以以更分离或更整合的方式实施附图所示元件中的一个或多个，或者甚至因为在某些情况下不能操作而被移除或因为可以根据特定应用是有用的而被提供。
[0096]
另外，除非另外明确指明，附图中的任何标志箭头应当仅被视为示例性的，而并非限制。此外，除非另外指明，本文所用的术语“或”一般意在表示“和/或”。在术语因提供分离或组合能力是不清楚的而被预见的情况下，部件或步骤的组合也将视为已被指明。
[0097]
本发明所示实施例的上述描述(包括在说明书摘要中所述的内容)并非意在详尽列举或将本发明限制到本文所公开的精确形式。尽管在本文仅为说明的目的而描述了本发明的具体实施例和本发明的实例，但是正如本领域技术人员将认识和理解的，各种等效修改是可以在本发明的精神和范围内的。如所指出的，可以按照本发明所述实施例的上述描述来对本发明进行这些修改，并且这些修改将在本发明的精神和范围内。
[0098]
本文已经在总体上将系统和方法描述为有助于理解本发明的细节。此外，已经给出了各种具体细节以提供本发明实施例的总体理解。然而，相关领域的技术人员将会认识到，本发明的实施例可以在没有一个或多个具体细节的情况下进行实践，或者利用其它装置、系统、配件、方法、组件、材料、部分等进行实践。在其它情况下，并未特别示出或详细描述公知结构、材料和/或操作以避免对本发明实施例的各方面造成混淆。
[0099]
因而，尽管本发明在本文已参照其具体实施例进行描述，但是修改自由、各种改变和替换亦在上述公开内，并且应当理解，在某些情况下，在未背离所提出发明的范围和精神的前提下，在没有对应使用其他特征的情况下将采用本发明的一些特征。因此，可以进行许多修改，以使特定环境或材料适应本发明的实质范围和精神。本发明并非意在限制到在下面权利要求书中使用的特定术语和/或作为设想用以执行本发明的最佳方式公开的具体实施例，但是本发明将包括落入所附权利要求书范围内的任何和所有实施例及等同物。因而，本发明的范围将只由所附的权利要求书进行确定。