专利名称：盘片再生装置与方法、信号处理电路、再生速度检测电路的制作方法
技术领域：
本发明涉及CD(激光唱片)等光盘再生装置，特别是能使再生输出数据与PLL时钟同步输出的盘片再生装置。
众所周知，当今为了在音响设备领域，以高密度进行高保真度的记录再生，一般采用数字记录再生系统，它通过PCM(脉码调制)技术将音频信号变换成数字化信号，记录于例如唱片或磁带之类的记录媒体中，使音频信号再生。特别是在直径为12cm的唱片中，形成与数字化数据对应的位串，以光学方式读取位串，这种形式的CD最为普及。这种唱片再生装置通过使内装半导体激光或光电变换元件等的光学拾音元件自唱片的内周侧向外围侧线性跟踪移动，同时使CD以恒定的线速度(CLVConstant Linear Velocity)旋转，从而读取记录于CD中的数据。该CD中存贮有将模拟音频信号以16位进行PCM化后形成的数字数据(主信息数据)。数字数据采用帧(以8位为1个符号、以24个符号为一帧)重复的方式存贮数据。该唱片中，采用交错存贮李德-素罗门码(CIRC)符号作为误差校正符号。24个符号的数字数据通过扰频部供给C2系列奇偶发生电路，产生4个符号的C2系列误差校正用奇偶数据Q。
数字数据和奇偶数据Q经交错电路提供给C1系列奇偶发生电路，然后产生4个符号的C1系列误差校正用奇偶数据P。24个符号的数字数据和4个符号的奇偶数据P、Q组成32个符号的数据，经1帧延迟电路后附加8位(1个符号)的子码数据。对子码数据及32个符号的数据进行EFM(Eight to Fourteen Modulation)调制。经调制后的14位的各符号间附加上3位的边界位，进而在最前端附加24位的帧周期信号。于是，588位的数据就作为1帧被记录于唱片。这时，位时钟是4.3218MHZ，因此每1帧以136μs(7.35KHZ)被记录于唱片。子码数据是以98帧构成1个子码帧，每1子码帧将以75Hz(13.3ms)被记录于唱片。
唱片再生装置从激光唱片读取的数字化数据中分离出同步信号后进行EFM解调，把它分离成含有奇偶数据P、Q的32个符号的字成分及子码数据成分。接着，在信号处理电路中，通过采用PLL电路的再生系统帧时钟(PFS)，将EFM解调后的数据写入存储器，再根据系统的基准时钟从存储器读出数据，吸收因唱片马达引起的时间轴变动。为了改变自唱片读取的数据的再生速度，采用了提供给时钟电路的倍速控制信号(HS)，时钟电路将提供用于控制信号处理电路的信号处理系统的帧时钟(XFS)，(见图2)。每一帧根据P奇偶符号对32个符号的数据成分，进行C1系列的误差校正处理。对24个符号的数据及4个符号的奇偶符号进行去交错(deinter-leave)处理后，通过根据Q奇偶符号进行C2系列的误差校正处理来进行CIRC符号的复号。根据误差校正的结果，对不能较正的数据进行平均值修正等处理，输出作为音频数据。
CD作为盘片再生装置已为人们所熟悉。CD-ROM也是其代表例之一。该CD-ROM是将混处于盘片中的音频信号和图像信息或字符码等的ROM数据进行再生的装置。使音频信号再生时，为了作为声音输出，以通常再生速度再生，并以此规定为1倍速。与此相反，对于ROM数据，为了尽可能迅速地读取数据，要以例如2倍速那样的高速进行再生。在对这种盘片进行再生时，必须频繁地切换再生速度，例如从1倍速变为2倍速或与之相反变换。因此，如果随着速度的切换而发生再生中断的话，则将使再生装置的性能显著下降。为了改善性能，虽也可使用高性能的盘片马达，但这将涉及大幅度地提高成本。
盘片再生装置，采用马达驱动盘片，通过光学式拾波器读取记录于盘片上的数据，再将读取的数据供给RF电路。RF电路从光学式拾波器的输出抽出聚焦误差信号及随纹误差信号，提供给伺服控制电路，与此同时，使再生信号双态化提供给信号处理电路作为EFM信号。信号处理电路进行EFM解调、子码外调、误差校正处理，其输出信号提供给数/模转换器(DAC)。DAC的输出提供给低通滤波器(LPF)，LPF的输出就成为再生音频输出信号。
在这种盘片再生装置中，如图15所示，通过让位速控制信号(HS)从L到H，使再生速度从1倍变为2倍，或者让HS从H到L，使再生速度从2倍变为1倍时，由于盘片马达的旋转速度无法瞬时变更，将渐渐地由1倍到2倍或由2倍到1倍变化。对应盘片马达的旋转速度由PPL电路所形成的再生系统的帧时钟(PFS)的频率也同样变化。另一方面，误差校正处理、音频输出处理等信号处理系统的帧时钟(XFS)将瞬时从1倍到2倍或2倍到1倍变化。因此，在到达盘片马达所定的旋转数之前的过渡期间，再生系统的帧时钟(PFS)频率相对基于系统基准时钟的信号处理系统的帧时钟(XFS)频率产生很大的差异，因此，在前述存储器中，会发生过存储而导致再生中断。
不仅在上述再生速度切换时，在检索时也会发生过存储。盘片是以恒定的线速度(CLV)旋转，因此，通常的内周约以8Hz、外周约以3Hz旋转。从而，内周进行再生后检索外周，即拾波器(PU)由内周向外周瞬时移动时，必须将盘片马达的旋转数减速至1/2倍以下。反之，外周进行再生后检索内周，即拾波器瞬时由外周向内周移动时，必须将盘片马达的旋转数加速至2倍以上。
图16表示检索时的再生系统帧时钟(PFS)频率的变化状态。例如，以2倍速再生内周过程中，PFS的频率是通常速度(1倍速)的平均2倍(2×7.35KHz)。然后，当拾波器在时刻A移动至外周时，在盘片马达减速至所定速度之前，PFS的频率比通常频率的2倍还要高。盘片马达的旋转数慢慢减速、到时刻B，PFS的频率变为通常的2倍速。接着，在时刻C，拾音器由外周向内周移动，盘片马达在加速至所定速度之前，PFS的频率比通常频率的2倍还要低。盘片的旋转数慢慢地加速，到达时刻D，PFS的频率达到通常的2倍速。因此，基于系统基准时钟的信号处理系统的帧时钟(XFS)频率同再生系统的帧时钟(PFS)频率之间有较大的差异，因此，在前述存储器中发生存储器上溢或下溢，其结果将使再生中断。
盘片如此转换再生速度时或检索时，由于存储器的上溢或下溢，直至正常的数据再生为止需要时间，这点在要求高速存取时间的CD-ROM系统中和利用耐振用存储器防止振动引起的走音的防振系统中成为问题。虽可以采用高性能马达来改善性能，但由于这种马达昂贵将引起大幅度成本上升。
人们已熟悉的一种盘片再生装置是采用PLL电路抽出的时钟为基准时钟而工作的数字信号处理电路(见特开平5-28632号公报)，该盘片再生装置采用以恒定旋转数(CAV)旋转的主轴马达，使盘片按恒定转数旋转。该盘片再生装置，在不同线速度的盘片中即使是同一个地址其半径位置也不同，因而在恒定转数情况下传送速度不同，所以需要算出线速度。为此，根据地址信息及表示盘片径向驱动机构位置的位置传感器的输出对PLL电路基准频率进行运算的运算构件及按运算结果来设定频率的频率合成器是不可缺的，于是存在结构复杂的问题。
如后文将说明的，本发明为解决这些问题，欲提供一种特征为信号处理系统的基准时钟，采用由再生时钟形成的信号处理系统时钟，通过选择构件选择晶振时钟或信号处理系统的两种时钟的盘片再生装置。该盘片再生装置，向存储器写入和读出的速度是相同的，不会发生过存储现象，但因存在因盘片伤痕等引起的同步信号失落，及循迹跳欲产生的同步信号异常等，使同步信号未被正常检出时，往往再生帧时钟(PFS)频率会异常。因此，存储器的写入和读出的速度不相同时，有时会发生过存储，输出数据形成误差。
在前述盘片再生装置中，PLL电路锁定于输入的数据，数据变得可以读取后，交错、误差校正处理所必须的数据被写入存储器，一旦被写入就能输出数据。但是，PLL电路的锁定范围，由于构成PLL电路的电压控制振荡器(VCO)的不一致，形成再生装置的信号处理系统的LSI各不相同。因此，再生速度切换时或检索时的选取时间会因盘片再生装置而不同。这样在制造盘片再生装置方面，会使作为采用PLL电路的盘片再生装置的整机性能发生不一致，从而成为一个问题。
本发明是基于这一情况而设计的，目的在于提供一种盘片再生装置、信号处理电路及再生方法，它能够缩短再生速度切换时或者检索时的再生数据中断期间，迅速地获得再生数据。
另一个目的是提供一种受制造不一致影响少的再生装置、信号处理电路、再生速度检测电路及再生方法。
本发明具有以下特征①采用由PLL系统时钟(VCOCK)形成的信号处理系统时钟(PMCK)作为信号处理系统的基准时钟(MCK)，用选择构件选择晶振时钟或信号处理系统的2种时钟。②当采用由PLL系统时钟形成的PMCK作为信号处理系统的基准时钟时，即使其分频频率发生变化，也可以在检测出其变化后控制为所定值。③在盘片再生装置中，具有盘片再生速度检测构件及根据其结果判定再生数据是否有效的构件。
也就是说，本发明盘片再生装置的第1特征是具有①自盘片读取信息数据的构件;②将上述信息数据双态化，形成EFM信号的构件;③解调上述EFM信号，形成再生数据的构件;④产生与上述EFM信号同步的第1时钟的第1时钟发生构件;⑤根据上述第1时钟，产生第2时钟，并以此作为基准时钟的第2时钟发生构件;⑥收容上述再生数据的存储构件;⑦与上述第1时钟同步地写入上述再生数据及与上述基准时钟同步地读出上述再生数据的存储控制构件。
本发明盘片再生装置的第2特征是具有①自盘片读取信息数据的构件;②将上述信息数据双态化，形成EFM信号的构件;③解调上述EFM信号，形成再生数据的构件;④产生与上述EFM信号同步的第1时钟的第1时钟发生构件;⑤根据上述第1时钟，产生第2时钟的第2时钟发生构件;⑥按控制信号选择所供给的所定频率的时钟和上述第2时钟中的任一个，所选时钟作为基准时钟输出的时钟选择构件;⑦收容上述再生数据的存储构件;⑧与上述第1时钟同步地写入上述再生数据及与上述基准时钟同步地读出上述再生数据的存储控制构件。还可以具有根据收容于上述存储构件中的再生数据的量来控制上述第2时钟发生构件的时钟控制构件。上述第2时钟发生构件通过对前述第1时钟进行去掉中间部分处理形成上述第2时钟，上述时钟控制构件在上述存储构件所收容的再生数据量小于所定量时，可增加上述去掉中间部分处理的去掉中间部分量，而当上述再生数据大于所定量时，则可使上述去掉中间部分处理中的去掉中间部分量减少。还可以具有供给上述所定频率的时钟的晶体振荡构件。
本发明盘片再生装置的第3特征是具有①自盘片读取信息数据的构件;②将上述信息数据双态化，形成EFM信号的构件;③解调上述EFM信号，形成再生数据的构件;④产生与上述EFM信号同步的再生时钟的时钟发生构件;⑤与上述再生时钟同步地将上述再生数据写入存储器及与系统基准时钟同步地将上述再生数据从存储器读出的存储控制构件;⑥以由外部供给的所定频率的时钟或该所定频率的时钟分频形成的第2分频时钟作为基准，对上述再生时钟分频形成的第1分频时钟的周期进行计数，检测上述第1分频时钟的频率的频率检测构件;⑦当上述频率检测构件所检出的频率在所定范围以外时，判定上述再生数据为无效的构件。
本发明的盘片再生装置的第4特征是具有①自盘片读取信息数据构件;②将上述信息数据双态化，形成EFM信号的构件;③解调上述EFM信号，形成再生数据的构件;④产生与上述EFM信号同步的第1时钟的第1时钟发生构件;⑤根据上述第1时钟，产生第2时钟的第2时钟发生构件;⑥按控制信号选择所供给的所定频率的时钟和上述第2时钟中的任一个，将所选时钟作为基准时钟输出的时钟选择构件;⑦收容上述再生数据的存储构件;⑧与上述第1时钟同步地将上述再生数据写入上述存储构件及与上述基准时钟同步地将上述再生数据从上述存储构件读出的存储控制构件;⑨以由外部供给的所定频率的时钟或该所定频率的时钟分频形成的第2分频时钟作为基准，对上述再生时钟分频形成的第1分频时钟的周期进行计数，检测上述第1分频时钟的频率的频率检测构件;⑩当上述频率检测构件所检出的频率在所定范围以外时，判定上述再生数据为无效的构件;(11)按写入存于上述存储器中的再生数据的量来控制上述时钟发生构件的时钟控制构件。上述第2时钟发生构件通过对上述第1时钟进行去掉中间部分处理而形成上述第2时钟;上述时钟控制构件，当上述存储构件所收容的再生数据量小于所定量时，增加上述去掉中间部分处理中的去掉中间部分量，而当上述再生数据大于所定量时，则使上述去掉中间部分处理中的去掉中间部分量减少。上述第2时钟发生构件，也可以做成使上述所定频率时钟的频率与第2时钟的频率相一致。
本发明的信号处理电路的第1特征是具有①第1时钟发生电路，它产生与自盘片读取的信息数据双态化后所获得的数据信号相同步的第1时钟;②解调上述数据信号，形成再生数据的数据信号解调电路;③根据上述第1时钟产生第2时钟，并以此作为基准时钟输出的第2时钟发生电路;④与上述第1时钟同步地将上述再生数据写入存储器及与上述基准时钟同步地将上述再生数据从存储器读出的存储控制电路。
本发明的信号处理电路的第2个特征是具有①第1时钟发生电路，它产生与自盘片读取的信息数据双态化后所获得的数据信号相同步的第1时钟;②解调上述数据信号形成再生数据的数据信号解调电路;③根据上述第1时钟产生第2时钟的第2时钟发生电路;④按控制信号选择所供给的所定频率时钟和上述第2时钟中的任一个，并将所选时钟作为基准时钟输出的时钟选择电路;⑤与上述第1时钟同步地将上述再生数据写入存储器及与上述基准时钟同步地将上述再生数据从存储器读出的存储控制电路。
也可以再具有按上述存储器中所写入的再生数据的量来控制上述第2时钟发生电路的时钟控制电路。上述第2时钟发生电路通过对上述第1时钟进行去掉中间部分处理形成上述第2时钟，上述时钟控制电路也可设计成当写入存于上述存储器的再生数据量小于所定量时，增加上述去掉中间部分处理中的去掉中间部分量，而当上述再生数据大于所定量时，则使上述去掉中间部分处理中的去掉中间部分量减少。
本发明的信号处理电路的第3特征是具有①第1时钟发生电路，它产生与自盘片读取的信息数据双态化后所获得的数据信号相同步的第1再生时钟;②根据上述第1再生时钟产生第2再生时钟的第2再生时钟发生电路;③解调上述数据信号，形成再生数据的数据解调电路;④按控制信号选择所供给的所定频率的时钟和上述第2再生时钟中的任一个，并将所选时钟作为基准时钟输出的时钟选择电路;⑤与上述第1再生时钟同步地将上述再生数据写入存储器及与上述基准时钟同步地将上述再生数据从存储器读出的存储控制电路;⑥将上述第1再生时钟分频，形成第1分频时钟的分频时钟发生电路;⑦以由外部供给的上述所定频率的时钟或该所定频率的时钟分频形成的第2分频时钟作为基准，对上述第1分频时钟的周期进行计数，检测上述第1分频时钟频率的电路;⑧当检测上述频率电路的检出结果在所定范围以外时，判定上述再生数据为无效的判定电路。上述第2时钟发生电路通过对上述第1再生时钟进行去掉中间部分处理，形成上述第2再生时钟，上述时钟控制电路在上述存储器中所收容的再生数据量小于所定时量时，增加上述去掉中间部分处理中的去掉中间部分量，而当上述再生数据大于所定量时，则使上述去掉中间部分处理中的去掉中间部分量减少。
本发明的信号处理电路的第4特征是具有①时钟发生电路，它产生与自盘片读取的信息数据双态化后所获得的数据信号相同步的再生时钟;②解调上述数据信号，形成再生数据的数据解调电路;③与上述再生时钟同步地将上述再生数据写入存储器及与系统基准时钟同步地将上述再生数据从存储器读出的存储控制电路;④将上述再生时钟分频，形成第1分频时钟的分频时钟发生电路;⑤利用由外部供给的上述所定频率的时钟或该所定频率的时钟分频形成的第2分频时钟，对上述第1分频时钟的周期进行计数，从而检测上述第1分频时钟的频率的检测电路⑥检测上述频率的电路的检出结果在所定范围以外时，判定上述再生数据为无效的判定电路。
本发明的再生速度检测电路的特征是具有①分频时钟发生电路，它将与自盘片读取的信息数据双态化后所获得的EFM信号相同步的再生时钟进行分频，形成第1分频时钟;②定时脉冲发生电路，它输入上述第1分频时钟及由外部所供给的所定频率的时钟或该所定频率的时钟分频后形成的第2分频时钟，在上述第1分频时钟的下降沿边缘处形成清除脉冲及闩锁脉冲;③以上述所定频率的时钟或第2分频的时钟作为时钟，用上述清除脉冲对清除后的上述第1分频时钟的频率进行计数的计数电路;④将来自上述计数电路的输出数据进行编码的编码电路;⑤采用上述闩锁脉冲锁定上述编码电路的输出，再把它输出至系统控制器的锁存电路。
本发明中将盘片所记录的信息进行再生的再生方法的第1特征是具有①自盘片读取信息数据的步骤;②将上述信息数据双态化，形成EFM信号的步骤;③解调上述EFM信号，形成再生数据的步骤;④形成与上述EFM信号同步的再生时钟的步骤;⑤与上述再生时钟同步地将上述再生数据写入缓冲存储器的步骤;⑥与系统基准时钟同步地将上述再生数据从存储器读出的步骤;⑦将上述再生时钟分频，形成第1分频时钟的步骤;⑧以由外部供给的所述频率的时钟或该所定频率的时钟分频后形成的第2分频时钟作为基准，对上述第1分频的时钟的周期进行计数，根据计数的结果检测上述第1分频时钟的频率的步骤;而且还具有在上述频率检测构件所检出的频率在所定范围以外时，将上述再生数据判为无效的构成。
当采用由再生时钟形成的、与EFM信号同步的PLL系统时钟(VOCK)作为信号处理系统的基准时钟时，向存储器写入及从存储器读出的时钟是相同的，因此不会发生存储器的上溢下溢(过存储)。另外，在使用由PLL系统时钟(VCOCK)形成的PMCK作为信号处理系统的基准时钟(MCK)时，即使其分频频率变化，也能控制达到所定值，因此不会发生存储器的上溢/下溢(过存储)。再者，若检测盘片的再生速度，其检测结果是在具有电压控制振荡器的PLL时钟发生构件锁定其输入数据的保证范围内，则能判断再生数据为有效，因此能够减少盘片再生装置性能的不一致。
图1是表示本发明第1实施例的盘片再生装置的方框图。
图2是第1实施例的信号处理电路的方框图。
图3是第2实施例的信号处理电路的EFM解调电路的方框图。
图4是第2实施例的时钟电路的方框图。
图5是第1实施例的时钟电路的方框图。
图6是第1实施例的时钟电路的时序图。
图7是说明本发明实施例中形成于半导体芯片上的信号处理电路的同步状态的方框图。
图8是第2实施例的时钟电路方框图。
图9是第2实施例的时钟电路的切换及去掉中间部分电路的方框图。
图10是第2实施例的时钟电路的时序图。
图11是图9的切换及去掉中间部分电路中的PMCKG发生电路的方框图。
图12是第3实施例的唱盘再生装置的方框图。
图13是第3实施例的再生速度检测电路的方框图。
图14是第3实施例的再生速度检测电路的时序图。
图15是表示以往的再生时钟与系统基准时钟之间关系的说明图。
图16是说明以往检索时的再生时钟变化状况的说明图。
图17是表示本发明的信号处理电路的方框图。
图18是表示本发明的存储控制电路的方框图。
图19说明本发明的EFM-WT信号发生的时序图。
图中标号的含义为如下。
1盘片2盘片马达3拾波元件(PU)4RF电路5PLL电路6信号处理电路7、70时钟电路8DAC9LPF10伺服控制电路11系统控制器12晶体振荡电路(X′tal)61EFM解调电路62存储器63误差校正电路64子码解调电路65输出电路66存储控制电路71、73切换及去掉中间部分电路75去掉中间部分控制电路76R帧计数器77W帧计数器78(W-R)运算电路
123时序发生电路124计数电路125编码电路126锁存电路612同步信号分离、保护及分频电路以下参见
本发明的盘片再生装置。
首先，说明第1实施例。图1为有关本发明盘片再生装置的方框图。用盘片马达2以一定的线速度(CLV)驱动唱盘1，读取用光学式拾波器(PU)3记录的数据，读取的数据供给RF电路4。RF电路4从光学式拾波器的输出中抽出聚焦误差信号及随纹误差信号，把它们供给伺服控制电路10，同时将再生信号双态化作为EFM信号供给PLL电路5。PLL电路5产生用于读取EFM信号的与EFM信号同步的再生时钟，即作为第1时钟的PLL时钟(VCOCK)。VCOCK的中心频率是EFM信号的位传输速率4.318MHz的4倍，即17.2872MHZ、PLL电路与将EFM信号及该PLL时钟(VCOCK)供给信号处理电路6。信号处理电路6进行EFM解调、子码解调，误差校正处理等，其输出作为数字数据被输出，同时供给DAC(数字模拟转换器)8。DAC8的输出通过LPF(低通滤波器)9作为再生音频输出而输出。
在信号处理电路6中的EFM解调电路中，由VCOCK形成PLL帧时钟(PFS)、供给存储器及时钟电路7。
系统控制器11由未图示的微处理器等控制，将再生速度控制信号HS及时钟控制信号SW供给时钟电路7，再将控制工作，停止、曲间检索等的控制及静噪的ON/OFF控制等的控制整个系统的控制信号，供给信号处理电路6及伺服控制电路10。控制信号SW，例如在必须高速再生的图像及字符码等所谓ROM数据再生时，作为高(“H”)电平由系统控制器11输出。在音频数据的场合，必须以恒定的时钟读出，因此SW被保持于低(“L”)电平。对于ROM数据及音频数据的盘片上的位置，微处理器能够通过读取盘片内周的TOC(Table of Contents目录表)表，预先进行把握。因此，例如对盘片上的某个位置所记录的ROM数据进行存取时，微处理器将控制信号输出至系统控制器11，使输出“H”电平的SW，同时使输出让拾被器移向目标位置的信号。
时钟电路7根据倍速控制信号(HS)及时钟控制信号(SW)，从由晶体振荡电路(X′tal)13供给的时钟(XCK)或由PLL电路与供给的PLL时钟(VCOCK)形成信号处理电路6的基准时钟(MCK)，将该MCK进行2304分频后输出信号处理系统的帧时钟(MFS)。由晶体振荡电路(X′tal)13给予时钟电路7的时钟(XCK)直接被输出作为伺服控制电路的基准时钟(SCK)。
现再参见图2说明信号处理电路6。
信号处理电路6具有EFM解调电路61、存储器62、误差校正电路63、子码解调电路64、输出电路65及存储控制电路66。通过PLL电路5产生用于读取EFM信号与EFM信号相同步的PLL时钟(VCOCK)、供给EFM解调电路61。EFM信号通过EFM解调电路61与PLL时钟(VCOCK)分离后被EFM解调，作为每1帧含有子码数据1个符号，奇偶数据32个符号共33个符号的数据被写入存储器(缓冲存储器)62。存储器62是用于吸收跳动及误差校正的交错用存储器，具有防振系统的盘片再生装置，另外还设有存储区域。子码解调电路64从存储器62中读出子码数据，对Q数据，进行利用CRC的误差检测，并输出至系统控制器。
存储器62的输出供给误差校正电路63，进行C1、C2系列的误差校正处理。经误差校正处理完毕的数据再次由存储器62读出，供给输出电路65。输出电路65，当存在误差校正电路63所不能校正的数据时，进行平均值修正处理、噪声处理等，输出作为数据信号。
存储器控制电路66将地址信号、芯片启动信号(CE)及读/写(R/W)信号输出至存储器62。上述地址信号分为以下4类。用于将EFM解调信号写入存储器62的W帧地址、用于C1系列的误差校正处理、对存储器62进行读出及写入时用的C1帧地址、用于C2系列的误差校正处理、对存储器62进行读出及写入时用的帧地址以及用于输出至DAC，从存储器62读出时使用的R帧地址。存储控制电路66具有配有二个计数器的地址发生电路。一个计数器对再生系统的帧时钟(PFS)进行计数以产生W帧地址。另一个计数器对信号处理系统的帧时钟(MFS)进行计数，产生C1、C2、W帧地址。
系统控制器11的时钟控制信号(SW)在“L”电平时，信号处理系统的基准时钟(MCK)是晶体系统的XCK，因此通过存储器62吸收盘片马达2引起的时间轴跳动成分。另外，SW为“H”电平时，信号处理系统的基准时钟(MCK)是作为第2时钟的PLL系统的PM-CK，因此不会通过存储器62吸收盘片马达的时间轴跳动成分。因此，存储器62在再生速度切换及检索时，即使再生系统的时钟频率与晶体系统的时钟频率有较大的差异，也不会发生过存储。而且，数据输出中，虽含有跳动成分，但由于在CD-ROM系统及耐振系统中，数据信号不直接作为音频信号输出，因此即使存在跳动成分也不成问题。
再参照图3进一步说明EFM解调电路61。
EFM解调电路61与以4分频电路611将VCOCK进行分频后的时钟(PLLCK，中心频率为4.3218MHZ)同步地读入EFM信号，通过处理电路612进行同步信号分离及同步信号保护，产生再生系统帧时钟(PFS)。进而，对由上述同步信号分离后的数据进行EFM解调。这里所谓同步信号保护，是当同步信号因唱盘伤痕等原因失落、周期发生变动时，保护同步信号以尽量减少异常数据。关于同步信号保护电路，日本的特开昭58-219828、特开昭58-220227、US4453260已为人们所知。
再进一步说明时钟。
晶体振荡电路(X′tal)以取样频率44.1KHZ的384倍的频率、即16.9344MHZ进行振荡，产生时钟(XCK)。晶体系统的帧时钟(XFS7.35KHZ)是在时钟电路7中对时钟(XCK)进行2304分频而产生。
再生时钟(VCOCK)是根据EFM信号由PLL电路5产生的PLL系统的时钟，其中心频率为17.2872MHZ。EFM解调电路61，将VCOCK进行2352分频，产生用于写入(W)的PLL系统的帧时钟(PFS平均频率7.35KHZ)。因此，当直接用PLL系统的VCOCK作为信号处理系统的基准时钟，将该VCOCK进行2304分频而产生信号处理系统的帧时钟(MFS)，则其频率与水晶系统的帧时钟(XFS)不同。因此，利用VCOCK与XCK的频率之比为49∶48这一点，从VCOCK产生PMCK并把它利用来作为MCK。PMCK是通过VCOCK的49个时钟脉冲中，将1次时钟脉冲去掉而形成。以该PMCK作为信号处理系统的基准时钟，进行2304(48×48)分频后的PFS′与将VCOCK进行2352(48×48)分频后的PFS相一致，频率为7.35KHZ。
图4是表示时钟电路7部分结构的电路图。XCK(16.9344MHZ)及VCOCCK(17.2872MHZ)输入至时钟电路7中的切换及去掉中间部分的电路71。该切换及去掉中间部分电路71具有根据控制信号SW选择XCK，VCOCK的作用，以及对VCOCK进行去掉中间部分处理的作用。分频电路群72中，12分频、16分频、2分频及16分频电路串连联接。这些分频电路的中间输出对于存储器写入/读出以外的信号处理也是必需的，因此必须预先把切换及去掉中间部分电路71设置在分频电路群72的前级。XCK直接输出作为伺服控制用的时钟(SCK)。
以图5详细说明这种切换及去掉中间部分电路71。图6示出了其工作时序。
晶体振荡电路，用晶体发生16.9344MHZ的时钟XCK，输出至选择电路及伺服控制电路10。由PLL电路5所产生的VCOCK输入至双输入或电路OR1。系统控制器产生的控制信号SW通过反相器INV输入至双输入或电路OR1，其输出被输入至7分频电路A及移位寄存器FF1、FF2的各时钟端子及或电路OR2。7分频电路A的输出QA被输入至7分频电路B，其输出QB被输入至FF1。FF1的输出被输入至FF2。FF1的输出同FF2的反相输出被输入至与电路AND。AND的输出信号D49被输入至OR2，其输出成为PMCK。XCK、PMCK及SW分别输入至选择电路的AO端、A1端及S端，其输出成为信号处理系统的基准时钟(MCK)。选择电路的SW为“L”电平时，输出AO端子的输入，为“H”电平时，则输出A1端子的输入。
图6表示SW为“H”电平时的PMCK的发生时序。
因SW＝“H”，OR1的输出与VCOCK相同。7分频电路B的输出QB成为VCOCK的49分频信号。QB通过FF1及FF2被输入至与电路AND，获得输出信号D49。通过取得D49与OR1输出之间的OR，产生PMCK信号。PMCK为在VCOCK的49个时钟脉冲中，抽去一次中间部分的信号。SW＝“L”时，OR1的输出通常处于“H”状态，因此7分频电路A、B及FF1、FF2不工作。从而能够节省电力消耗。伺服控制电路的基准时钟(SCK)不被时钟控制信号(SW)所左右，通常为XCK，因此拾波器及盘片马达的控制特性没有变化。当SW由“L”电平切换成“H”电平时，将存储器62的跳动吸收用的缓冲区域设定于中心。
下面，就图7所示的半导体芯片上所形成的信号处理电路的同步进行说明。该信号处理电路中，通过PLL电路与产生与EFM信号同步的作为第1时钟的PLL时钟(VCOCK)，该时钟供给EFM解调电路61。EFM信号经EFM解调电路61与同步信号分离后，经EFM解调电路61EFM解调，写入作为吸收跳动用存储器及误差校正交错用存储器使用的存储器(缓冲存储器)62中。写入存储器62是与由再生系统的PLL时钟(VCOCK)所形成的帧时钟(PFS)同步地进行，而读出是与由信号处理系统的基准时钟(MCK)所形成的帧时钟(MFS)同步地进行，存储器62的输出供给误差校正电路63。误差校正处理结束后的数据再次由存储器62读出，与帧时钟(MFS)同步地供给输出电路65、由该输出电路输出作为数据信号。该信号处理系统的基准时钟(MCK)在系统控制器11的时钟控制信号(SW)为“L”电平时，是由晶振电路产生的时钟(XCK)，而当SW为“H”电平时，则是作为从PLL时钟(VCOCK)中去掉中间部分而形成的第2时钟的再生时钟(PMCK)。如图所示，信号处理电路能够与PLL电路一起形成于1块半导体芯片上。
另外，该可变频率的基准时钟发生构件(时钟电路)7、伺服控制电路10及系统控制器11等能形成于1块半导体芯片上。
表1记载了用于该再生装置的时钟的种类。存储器存取期间“W”相对应而产生。存储器存取期间可划分为4个期间。1个用于写入解调后的EFM数据。其他3个期间分别用于误差校正前的读出、误差校正后的写入及误差校正后的再生数据的读出。
现对缓冲存储器的存取进行详细说明。缓冲存储器的存取有以下6种。
存取1EFM解调数据的写入……32符号/帧存取2C1校正前的读出……32符号/帧存取3有误差符号的校正有误差符号的读出……2符号/帧已校正的符号的写入……2符号/帧存取4C2校正前的读出……28符号/帧存取5有误差符号的校正有误差符号的读出……3符号/帧已校正的符号的写入……3符号/帧存取6应输出的再生数据的读出……24符号/帧ERR.CORR.-WT信号对应于上述存取3及存取4中被校正过的符号的写入，由误差校正电路23S产生。
上述所有的存取均在与信号处理系统的帧时钟同步的存储器存取期间中进行的。即，在图19中段所表示的存取期间是对应于信号处理系统的帧时钟(MFS)而划分的。解调后的EFM信号至缓冲存储器的写入是被分摊于该划分期间中的允许期间(图17的存储器存取期间内的“W”期间)。如图17所示，控制解调后的EFM信号写入缓冲存储器的EFM-WT信号也对应于根据再生系统的基准时钟(VCOCK)产生的闩锁脉冲(EFMLP)而形成。从而，“存取1”对应于再生系统的基准时钟(VCOCK)及再生系统的帧时钟(PFS)。这就是解调后的EFM数据写入缓冲存储器的动作要与再生系统的时钟同步进行理由。另外，即使同样写入，误差校正结束后的数据(符号)的写入也与信号处理系统的时钟同步地进行。
本发明利用上述结构，系统控制器的输出SW处于L电平时，为以往一样的盘片再生装置，而当SW处于H电平时由再生时钟形成的PLL系统的时钟产生信号处理系统的基准时钟，因此，在再生速度切换时及检索时盘片马达在到达所定速度前的过渡期间内，不会发生存储器的过存储(下溢/上溢)。所以，再生数据的中断时间短，在盘片马达到达所定速度之前，就可以获得再生数据。能对防振系统及CD-ROM系统等盘片，提供存取速度快、极为有效的盘片再生装置。
即使因盘片受伤引起的同步信号失落及因循迹跳跃引起的同步信号发生异常，使同步信号不能正常检出、再生帧时钟的分频数发生变动、存储器的写入地址和读出地址的差发生变动，但由于信号处理系统的帧时钟的分频数随地址差而变动，因此不会发生过存储。从而，再生数据的中断期间短，从盘片马达到达所定速度之前，就可以得到再生数据。能对防振系统及CD-ROM系统等盘片，提供存储速度快、极为有效的盘片再生装置。
而且，若检测盘片的再生速度后，其检测结果是在VCO的锁定保证范围内，则通过判断再生数据为有效，可以减小盘片再生装置性能的不一致，能够使再生速度切换时或检索时的选取时间均一化，从而提供整机间一致性好的盘片再生装置。
权利要求
1.一种盘片再生装置，其特征在于，具有①自盘片读取信息数据构件；②将上述信息数据双态化，产生EFM信号的构件；③解调上述EFM信号、产生再生数据的构件；④产生与上述EFM信号同步的第1时钟的第1时钟发生构件；⑤根据上述第1时钟产生第2时钟，并以此作为基准时钟输出的第2时钟发生构件；⑥收容上述再生数据的存储构件；⑦与上述第1时钟同步地写入上述再生数据、与上述基准时钟同步地读出再生数据的存储控制构件。
2.一种盘片再生装置，其特征在于，具有①自盘片读取信息数据构件;②将上述信息数据双态化，产生EFM信号的构件;③解调上述EFM信号、产生再生数据的构件;④产生与上述EFM信号同步的第1时钟的第1时钟发生构件;⑤根据上述第1时钟产生第2时钟的第2时钟发生构件;⑥按控制信号选择所供给的所定频率时钟和上述第2时钟中的任一个，并以所选时钟作为基准时钟输出的时钟选择构件;⑦收容上述再生数据的存储构件;⑧与上述第1时钟同步地写入上述再生数据、与上述基准时钟同步地读出再生数据的存储控制构件。
3.根据权利要求1所述的盘片再生装置，其特征在于还具有根据上述存储构件所收容的再生数据的量来控制上述第2时钟发生构件的时钟控制构件。
4.根据权利要求3所述的盘片再生装置，其特征在于上述第2时钟发生构件通过对上述第1时钟进行去掉中间部分处理，产生上述第2时钟;上述时钟控制构件是当上述存储构件所收容的再生数据量小于所定量时，增加上述去掉中间部分处理中的去掉中间部分量，而当上述再生数据大于所定量时，则使上述去掉中间部分处理中的去掉中间部分量减少。
5.根据权利要求4所述的盘片再生装置，其特征在于还具有供给上述所定频率时钟的晶体振荡构件。
6.一种信号处理电路，其特征在于具有①第1时钟发生电路，它产生与自盘片读取的信息数据双态化后所获得的数据信号相同步的第1时钟;②解调上述数据信号，形成再生数据的数据信号解调电路;③根据上述第1时钟产生第2时钟，并以此作为基准时钟输出的第2时钟发生电路;④与上述第1时钟同步地写入上述再生数据、与上述基准时钟同步地读出再生数据的存储控制电路。
7.一种信号处理电路，其特征在于具有①第1时钟发生电路，它产生与自盘片读取的信息数据双态化后所获得的数据信号相同步的第1时钟;②解调上述数据信号形成再生数据的数据信号解调电路;③根据上述第1时钟产生第2时钟的第2时钟发生电路;④按控制信号选择所供给的所定频率时钟和上述第2时钟中的任一个，并以所选时钟作为基准时钟输出的时钟选择电路;⑤与上述第1时钟同步地写入上述再生数据及与上述基准时钟同步地从存贮器读出再生数据的存储控制电路。
8.根据权利要求6所述的信号处理电路，其特征在于还具有根据上述存储器所写入的再生数据的量来控制第2时钟发生电路的时钟控制电路。
9.根据权利要求8所述的信号处理电路，其特征在于上述第2时钟发生电路通过对上述第1时钟进行去掉中间部分处理产生上述第2时钟;上述时钟控制信号电路在上述存储器所收容的再生数据量小于所定量时，增加上述去掉中间部分处理中的去掉中间部分量，而当上述再生数据大于所定量时，则使上述去掉中间部分中的去掉中间部分量减少。
10.一种再生方法，是一种使盘片上记录的信息再生的方法，其特征在于，具有①自盘片读取信息数据的步骤;②将上述信息数据双态化，产生EFM信号的步骤;③解调上述EFM信号、产生再生数据的步骤;④产生与上述EFM信号同步的第1时钟的步骤;⑤根据上述第1时钟产生第2时钟，并以此作为基准时钟输出的步骤;⑥与上述第1时钟同步地将上述再生数据写入缓冲存储器的步骤;⑦与上述基准时钟同步地将上述再生数据从缓冲存储器读出的步骤。
11.一种盘片再生装置，其特征在于，具有①自盘片读取信息数据的构件;②将上述信息数据双态化，形成EFM信号的构件;③解调上述EFM信号，形成再生数据的构件;④产生与上述EFM信号同步的再生时钟发生构件;⑤与上述再生时钟同步地将上述再生数据写入存储器及与系统基准时钟同步地将上述再生数据从存储器读出的存储控制构件;⑥以由外部供给的所定频率的时钟或该所定频率的时钟分频形成的第2分频时钟作为基准，对上述再生时钟分频形成的第1分频时钟的周期进行计数，检测上述第1分频时钟的频率的频率检测构件;⑦当上述频率检测构件所检出的频率在所定范围以外时，判定上述再生数据为无效的构件。
12.一种盘片再生装置，其特征在于具有①自盘片读取信息数据构件;②将上述信息数据双态化，形成EFM信号的构件;③解调上述EFM信号，形成再生数据的构件;④产生与上述EFM信号同步的第1时钟的第1时钟发生构件;⑤根据上述第1时钟，产生第2时钟的第2时钟发生构件;⑥按控制信号选择所供给的所定频率的时钟和上述第2时钟中的任一个，将所选时钟作为基准时钟输出的时钟选择构件;⑦收容上述再生数据的存储构件;⑧与上述第1时钟同步地将上述再生数据写入上述存储构件读出的存储控制构件;⑨以由外部供给的所定频率的时钟或该所定频率的时钟分频形成的第2分频时钟作为基准，对上述第1时钟分频形成的第1分频时钟的周期进行计数，检测上述第1分频时钟的频率的频率检测构件;⑩当上述频率检测构件所检出的频率在所定范围以外时，判定上述再生数据为无效的构件;(11)按写入存于上述存储器中的再生数据的量来控制上述时钟发生手段的时钟控制手段;另外，上述第2时钟发生构件通过对上述第1时钟进行去掉中间部分处理而形成上述第2时钟，上述时钟控制构件，当上述存储构件所收容的再生数据量小于所定量时，增加上述去掉中间部分处理中的去掉中间部分量，而当上述再生数据大于所定量时，则使上述去掉中间部分处理中的去掉中间部分量减少。
13.根据权利要求12所述的盘片再生装置，其特征在于上述第2时钟发生构件使上述所定频率时钟的频率与第2时钟频率一致。
14.一种信号处理电路，其特征在于具有①时钟发生电路，它产生与自盘片读取的信息数据双态化后所获得的数据信号相同步的再生时钟;②解调上述数据信号，形成再生数据的数据解调电路;③与上述再生时钟同步地将上述再生数据写入存储器及与系统基准时钟同步地将上述再生数据从存储器读出的存储控制电路;④将上述再生时钟分频，形成第1分频时钟的分频时钟发生电路;⑤利用由外部供给的上述所定频率的时钟或该所定频率的时钟分频形成的第2分频时钟，对上述第1分频时钟的周期进行计数，从而检测上述第1分频时钟的频率的检测电路⑥检测上述频率的电路的检出结果在所定范围以外时，判定上述再生数据为无效的判定电路。
15.一种信号处理电路，其特征在于具有①第1时钟发生电路，它产生与自盘片读取的信息数据双态化后所获得的数据信号相同步的第1再生时钟;②根据上述第1再生时钟产生第2再生时钟的第2再生时钟发生电路;③解调上述数据信号，形成再生数据的数据解调电路;④按控制信号选择所供给的所定频率的时钟和上述第2再生时钟中的任一个，并将所选时钟作为基准时钟输出的时钟选择电路;⑤与上述第1再生时钟同步地将上述再生数据写入存储器及与上述基准时钟同步地将上述再生数据从存储器读出的存储控制电路;⑥将上述第1再生时钟分频，形成第1分频时钟的分频时钟发生电路;⑦利用外部供给的上述所定频率的时钟或该所定频率的时钟分频形成的第2分频时钟，对上述第1分频时钟的周期进行计数，检测上述第1分频时钟频率的检测电路;⑧当检测上述频率电路的检出结果在所定范围以外时，判定上述再生数据为无效的判定电路;另外，上述第2时钟发生电路通过对上述第1再生时钟进行去掉中间部分处理，形成上述第2再生时钟，上述时钟控制电路在上述存储器所收容的再生数据量小于所定时量时，增加上述去掉中间部分处理中的去掉中间部分量，而当上述再生数据大于所定量时，则使上述去掉中间部分处理中的去掉中间部分量减少。
16.一种再生速度检测电路，其特征在于，具有①分频时钟发生电路，它将与自盘片读取的信息数据双态化后所获得的EFM信号相同步的再生时钟进行分频，形成第1分频时钟;②输入上述第1分频时钟及由外部所供给的所定频率的时钟或该所定频率的时钟分频所产生的第2分频时钟，在上述第1分频时钟的下降沿边缘处产生清除脉冲及闩锁脉冲的时序发生电路;③以上述所定频率的时钟或第2分频的时钟作为时钟，对由上述清除脉冲所清除过的上述第1分频时钟的频率进行计数的计数电路;④对上述计数电路输出的数据进行编码的编码电路;⑤用上述闩锁脉冲锁定上述编码电路的输出、并把它输出至系统控制器的锁存电路。
17.一种将盘片所记录的信息再生的方法，其特征在于具有①自盘片读取信息数据的步骤;②将上述信息数据双态化后产生EFM信号的步骤;③解调上述EFM信号，产生再生数据的步骤;④产生与上述EFM信号同步的再生时钟的步骤;⑤与上述再生时钟同步地将上述再生数据写入缓冲存储器的步骤;⑥与系统基准时钟同步地将上述再生数据从缓冲存储器读出的步骤;⑦将上述再生时钟分频，产生第1分频时钟的步骤;⑧以由外部所供给的所定频率的时钟或该所定频率的时钟分频所产生的第2分频时钟为基准，对上述第1分频的时钟进行计数，根据该计数结果来检测上述第1分频时钟的频率的步骤;另外，还具有当由上述频率检测构件检出的频率在所定范围以外时，判定上述再生数据为无效的构成。
全文摘要
本发明提供一种盘片再生装置、信号处理电路、再生速度检测电路及再生方法。目的是缩短再生速度切换或检索时的再生数据中断期间、迅速获得再生数据、并减少因制造不一致产生的影响。其结构为以再生时钟产生的时钟为信号处理系统基本时钟PMCK，选择晶体振荡时钟XCK或PMCK。通过切换及去掉中间部分电路控制分频频率。采用再生速度检测构件判断再生数据是否有效，抑制盘生再生装置之间在选取时间及误差率方面的不一致。
文档编号G11B19/04GK1111786SQ94109550
公开日1995年11月15日 申请日期1994年8月13日 优先权日1993年8月14日
发明者稻川纯, 林泰弘, 小畠宏 申请人:东芝株式会社, 东芝Ave株式会社