专利名称：有输入/输出掩码功能且不破坏数据位的半导体存储器件的制作方法
技术领域：
本发明涉及一种半导体存储器件，特别是涉及到一种具有输入／输出掩码功能的半导体同步存储器件。
附图中的
图1示出了一种典型的半导体同步动态随机存取存储器件。在先技术中半导体同步动态随机存取存储器件包含一个存储单元阵列1，一个读出放大器单元2，一个选择器3，一个写控制电路4和一个预充电电路5。存储单元阵列1包含多个存储单元1a，……，1n，并且每个存储单元1a至1n均由一个存储电容1c和一个n沟道增强型场效应晶体管1d串联组成。存储单元1a至1n被选择连接到位线对BL1／BL1B到BLn／BLnB。字线WL被选择连接到n沟道增强型场效应晶体管1d的栅极，一个作用在被选择的字线上的驱动信号φWL令相关的n沟道增强型场效应晶体管1d导通。
读出放大器单元2包括多个差动放大器2a至2n，并且差动放大器2a至2n分别与位线对BL1／BL1B至BLn／BLnB相连。即，每个差动放大器2a／2n中包含一个p沟道增强型场效应晶体管Qp1和一个n沟道增强型场效应晶体管Qn1，它们串联在一个高电压线2b和一个低电压线2c之间，另一个p沟道增强型场效应晶体管Qp2和另一个n沟道增强型场效应晶体管Qn2，它们也串联在高电压线2b和低电压线2c之间。第一个串联结构中的共同漏极结点N1与位线BL1／BLn相连，并且进一步与p沟道增强型场效应晶体管Qp2的栅极和n沟道增强型场效应晶体管Qn2的栅极相加连。另一方面，另一个串联结构中的共同漏极结点N2与位线BL1B／BLnB相连，并且进一步与p沟道增强型场效应晶体管Qp1的栅极和n沟道增强型场效应晶体管Qn1的栅极相连。当差动放大器2a／2n被高电压信号φSP和低电压信号φSN供电时，该差动放大器提高了共同源极结点N1和N2的电势差，因而提高了位线BL1／BLn和BL1B／BLnB之间的电势差。
选择器3被连接在位线对BL1／BL1B至BLn／BLnB和一对数据总线IOBT／IOBN之间。选择器3包含成对的n沟道增强型场效应晶体管Qn11／Qn12至Qnn1／Qnn2。这些成对的n沟道增强型场效应晶体管Qn11／Qn12至Qnn1／Qnn2被连接在位线对BL1／BL1B至BLn／BLnB和数据线对IOBT／IOBN之间，选择信号φ1至φn被分别提供给n沟道增强型场效应晶体管对Qn11／Qn12至Qnn1／Qnn2。尽管在图1中未示出，在一个标准的读出操作中，实际上有一个控制器有选择地将选择信号φ1至φn变化至激活高电平，则相关的位线对就通过n沟道增强型场效应晶体管对Qn11／Qn12…或Qnn1／Qnn2与数据总线IOBT／IOBN相连通。在输入／输出掩码功能下，控制器同时改变选择信号φ1至φn至激活高电平，因而能够同时将位线对BL1／BL1B至BLn／BLnB连通到数据线对IOBT／IOBN，以下将会详细说明。
写控制电路4包括一对时钟倒相器4a／4b，以及连接到时钟倒相器4b和倒相器4c，并且时钟倒相器4a和倒相器4c分别连接到数据总线IOBT／IOBN。一个数据信号φD被提供给时钟倒相器4a／4b的输入结点，并且一个定时信号φW被提供给时钟倒相器4a／4b的时钟结点。时钟倒相器4a／4b与时钟信号φW同步产生互补数据信号，而倒相器4c恢复该数据信号。因此，写控制电路4依照数据信号φD的逻辑电平互补地驱动数据总线IOBT／IOBN。
预充电电路5包含一对p沟道增强型场效应晶体管Qp3／Qp4，并且p沟道增强型场效应晶体管Qp3／Qp4连接在一个高电压线Vp和数据总线IOBT／IOBN之间。一个预充电控制信号φp被提供给p沟道增强型场效应晶体管Qp3／Qp4的栅极，当预充电控制信号φp出现为激活低电平时，p沟道增强型场效应晶体管Qp3／Qp4将数据总线IOBT／IOBN充电至预充电电平Vp。
在先技术中的半导体同步动态随机存取存储器件有一种块写模式，在块写模式中，一个写入数据位从数据总线IOBT／IOBN被提供给位线对BL1／BL1B至BLn／BLnB。该块写操作需要如下所述的输入／输出掩码功能。
图2示出了在块写模式下的输入／输出掩码功能。在图2中，“Vdd”和“GND”分别表示电源电压和地，“BLn／BLnB”，“2n”和“Qnn1／Qnn2”假设分别代表多个位线对，多个差动放大器和多个n沟道增强型场效应晶体管对。
在T1时间内，激活信号φSP／φSN，位线对BL1／BL1B至BLn／BLnB都等于Vdd／2，并且数据总线IOBT／IOBN被充电至Vdd。定时信号φW，数据信号φD和驱动信号φWL被保持在地电平。
当从T1到T2执行数据读出时，驱动信号φWL改变为Vdd，致使相关存储单元1a至1n中的n沟道增强型场效应晶体管1d导通。则，相关的存储电容1c就与位线BL1和位线BLn导通，则在位线对BL1／BL1B之间和位线对BLn／BLnB之间就出现了电势差。
激活信号φSP和激活信号φSN分别从Vdd／2变成Vdd和GND，激活了差动放大器2n和差动放大器2n。差动放大器2a和差动放大器2n提高了位线对BL1／BL1B之间的电势差和位线对BLN／BLnB之间的电势差。
差动放大在T3完成。位线BL1和位线BL1B上的电位分别达到GND和Vdd。另一方面，位线BLn和位线BLnB分别成为Vdd和GND。因而，位线对BL1／BL1B之间的电势差与位线对BLn／BLnB之间的电势差极性相反。
当数据读出执行至74时，所有的选择信号φ1至φn都变为Vdd。为了得到输入／输出掩码功能，定时信号φW，数据信号φD，和预充电控制信号φD保持在GND，并且p沟道增强型场效应晶体管Qp3／Qp4令数据总线IOBT／IOBN保持在Vdd。数据总线IOBT／IOBN被充电至Vdd，这防止了如下所述的存储单元1a至1n的电流从差动放大器2a至2n流出。位线BL1和位线BLnB的电势为GND，这导致n沟道增强型场效应晶体管Qn11和n沟道增强型场效应晶体管Qnn2导通。
尽管p沟道增强型场效应晶体管Qp4向数据总线IOBN提供Vdd，但是多个差动放大器2n的n沟道增强型场效应晶体管Qn2将数据总线IOBN下拉至GND。即，n沟道增强型场效应晶体管Qn12导通，尽管有通过p沟道增强型场效应晶体管Qp4和差动放大器2a中的p沟道增强型场效应晶体管Qp2供给的电流，差动放大器2n上的n沟道增强型场效应晶体管Qn2还是将位线BL1B上的电平拉了下来。另一方面，尽管差动放大器2a的n沟道增强型场效应晶体管Qn1和差动放大器2n的p沟道增强型场效应晶体管Qp1在数据总线IOBT上的电位衰减时，向数据总线IOBT提供电流，但是p沟道增强型场效应晶体管Qp3仍将位线BL1的电位上拉。结果是，位线BL1升至一个正电位，该电位低于Vdd，是Vdd减去n沟道增强型场效应晶体管Qn11的阈值Vthn。
数据总线BLn保持在Vdd。p沟道增强型场效应晶体管Qp4通过数据总线IOBN和n沟道增强型场效应晶体管Qnn2向位线BLnB供给电流。位线BLnB升至某一特定电位，该电位低于Vdd，是Vdd减去n沟道增强型场效应晶体管Qnn2的阈值Vthn。因而，电流在预充电电路5和差动放大器2a至2n之间流动，存储单元1a至1n避免了从数据总线IOBT／IOBN上读出数据位之间存在的干扰。
当数据读出执行至T5时，选择信号φ1至φn改变至GND，n沟道增强型场效应晶体管Qn11／Qn12至Qnn1／Qnn2截止。p沟道增强型场效应晶体管Qp3／Qp4将数据总线IOBT／IOBN充电至Vdd。位线BL1／BL1B和位线对BLn／BLnB恢复至最初的电势差。
当数据读出操作执行至T6时，驱动信号φWL变为低电平，n沟道增强型场效应晶体管1d截止。因此，尽管所有的n沟道增强型场效应晶体管Qn11／Qn12至Qnn1／Qnn2被导通，预充电电路5还是将数据总线IOBT／IOBN上拉至Vdd，并且预充电电路5和读出放大器2阻止了在输入／输出掩码功能中对存储单元1a至1n造成的不应有的破坏。
尽管如此，在先技术中半导体同步动态随机存取存储器件仍存在一个问题，即数据总线上的电位降破坏了在一个存储单元中将被恢复的一个数据位。具体地说，如果如上所述，位线对BL1／BL1B上的数据位的逻辑电平与位线对BLn／BLnB的数据位的逻辑电平相反，则数据总线IOBN通过n沟道增强型场效应晶体管Qnn2和多个n沟道增强型场效应晶体管Qn2向地线2c放电。当数据总线IOBN达到某一特定电平，即低于正向电源电压Vdd为Vdd减去n沟道增强型场效应晶体管Qn12的阈值时，则n沟道增强型场效应晶体管Qn12导通，致使位线BL1B从正向高电压Vdd下降。结果是，位线BL1和位线BL1B之间的电势差减少，在位线对BL1／BL1B上的数据位被破坏掉。
另一个问题是预充电电平不稳定。这是因为在n沟道增强型场效应晶体管Qn11，n沟道增强型场效应晶体管Qnn1，单个差动放大器2a内的n沟道增强型场效应晶体管Qn1／Qn2，单个差动放大器2a内的p沟道增强型场效应晶体管Qp1／Qp2，多个差动放大器2n内的n沟道增强型场效应晶体管Qn1／Qn2，多个差动放大器2n内的p沟道增强型场效应晶体管Qp1／Qp2之间，由于工艺参数的差别导致电流驱动容量的不同所造成的。
因而本发明的一个重要目的在于提供一种半导体同步存储器件，它能够得到高度可靠的输入／输出时标控制功能，并且不会破坏数据。
本发明的另一重要目的是提供一种半导体同步存储器，它能够在数据总线上产生稳定的预充电电平，而没有工艺参数的起伏变动。
为达到这些目的，本发明提出了将数据总线上拉至某一确定电平，它比电源电压低，是电源电压减去第二充电晶体管的阈值这样一个技术方案。
依照本发明的一个方面，提供了一种半导体存储器件件，它包括，多个存储单元，用来存储数据位；多个位线对，它们有选择地连接到多个存储单元上，用来从多个存储单元传导代表数据位的电势差信号；多个差动放大器，连接在一个第一电源电压线和一个与第一电源电压线电位不同的第二电源电压线之间，激活后用来提高多个位线对上的电势差的幅度；一个数据线对；一个选择器，它连接在多个位线对和数据线对之间，用于在掩码功能中依照选择信号，将多个位线对同时连接到数据线对上；和一个预充电电路，它连接到数据线对上，包括一个第一充电晶体管，该晶体管连接在一个第三电源电压线与数据线对的数据线之间，依照预充电控制信号形成一种导电类型的第一导通通道，用来将数据线充电至第三电源电压线的电源电压，和一个第二充电晶体管，该晶体管连接在第三电源电压线和数据线之间，依照一个预充电控制信号的互补信号，形成相反导电类型的第二导通通道，将数据线充电至某一电平，该电平低于第三电源电压，是第三电源电压减去第二充电晶体管的阈值。
结合以下对附图的说明，将更容易理解本发明中半导体同步存储器件的特点和优点。
图1是一个电路原理图，示出了在先技术半导体同步随机存取存储器件的电路；图2是一个时序图，示出了在先技术半导体同步动态随机存取存储器件在块写模式下的输入／输出掩码功能；图3是一个电路原理图，示出了依本发明的半导体同步动态随机存取存储器件的电路；和图4是一个时序图，示出了该半导体同步随机存取存储器件在块写模式下的输入／输出时序功能。
参照附图3，实现本发明的一个半导体同步随机存取存储器件主要包括一个存储单元阵列11，一个读出放大器单元12，一个列选择器13，一个写控制电路14和一个预充电电路15。存储单元阵列11，读出放大器12，列选择器13和写控制电路14在电路布置上分别与存储单元阵列1，读出放大器单元2，选择器3和写控制电路4相类似。因此，若无具体说明，电路元件仍被标以与在先技术半导体同步随机存取存储器中的元件相同的标识。位线对和数据总线也是仍采用与在先技术半导体同步随机存取存储器中相同的标识。
预充电电路15包括一个对p沟道增强型场效应晶体管Qp21／Qp22，与在先技术预充电电路5相近似，它们连接在正电源线Vdd和数据总线IOBT／IOBN之间。预充电电路15进一步还包括一对n沟道增强型场效应晶体管Qn21／Qn22，它们连接在正电源线Vdd和数据总线IOBT／IOBN之间；和一个倒相器IV21，用于产生一个互补的预充电控制信号φPB。当预充电控制信号φP施加到p沟道增强型场效应晶体管Qp21／Qp22的栅极和倒相器IV21上时，p沟道增强型场效应晶体管Qp21／Qp22导通，倒相器使用预充电控制信号的互补信号φPB，令n沟道增强型场效应晶体管Qn21／Qn22导通。n沟道增强型场效应晶体管Qn21／Qn22将数据总线IOBT／IOBN充电至某一特定电位，该电位低于正向电源电压Vdd，是Vdd减去它的阈值。
在本例中，n沟道增强型场效应晶体管Qn22与多个差动放大器2n的n沟道增强型场效应晶体管Qn2在电流驱动容量上相等，并且p沟道增强型场效应晶体管Qφ22与单一差动放大器2a的n沟道增强型场效应晶体管Qn2在电流驱动容量上相等。同样的，n沟道增强型场效应晶体管Qn21与多个差动放大器2n的n沟道增强型场效应晶体管Qn1在电流驱动容量上相等，并且p沟道增强型场效应晶体管Qp21与单一差动放大器2a的n沟道增强型场效应晶体管Qn1在电流驱动流量上相等。
该半导体同步随机存取存储器是如下这样实现输入／输出掩码功能的。图4示出了在块写模式中的输入／输出掩码功能。在图4中，“Vdd”和“GND”仍分别表示电源电平和地电平，“BLn／BLnB”，“2n”和“Qnn1／Qnn2”分别代表多个位线对，多个差动放大器和多个n沟道增强型场效应晶体管对。
激活信号φSP／φSN，位线对BL1／BL1B至BLn／BLnB在T1时间内都等于Vdd／2，地电平的预充电控制信号φP令p沟道增强型场效应晶体管Qp21／Qp22将数据总线IOBT／IOBN充电至Vdd。定时信号φW，数据信号φD和驱动信号φWL保持在地电平。
当数据读出操作从T1执行到T2时，驱动信号φWL改变为Vdd，令相关存储单元1a到1n中的n沟道增强型场效应晶体管1d导通。相关存储电容1c被连接到位线BL1和BLn上，位线对BL1／BL1B及位线位BLn／BLnB上出现了电势差。
激活信号φSP和激活信号φSN分别从Vdd／2变为Vdd和GND，激活差动放大器2a和差动放大器2n。差动放大器2a和差动放大器2n提高了位线对BL1／BL1B之间的电势差和位线对BLn／BLnB之间的电势差。
差动放大器在T3完成。位线BL1和位线BL1B分别变成GND和Vdd。另一方面，位线BLn和位线BLnB分别变成Vdd和GND。因此，在位线对BL1／BL1B上的电势差与位线对BLn／BLnB上的电势差方向相反。
为了实现输入／输出掩码功能，定时信号φW和预充电控制信号φP被保持在地电平。p沟道增强型场效应晶体管Qp21／Qp22上拉数据总线IOBT／IOBN至正向电源电压Vdd，并且阻止了存储单元1a至1n中的电流从差动放大器2a至2n中流出。
当数据读出操作执行至T4时，所有的选择信号φ1至φn变为Vdd。位线BL1和位线BLnB上的地电平令n沟道增强型场效应晶体管Qn11和Qnn2导通。尽管p沟道增强型场效应晶体管Qp4向数据总线IOBN供给Vdd，但是多个差动放大器2n的n沟道增强型场效应晶体管Qn2仍试图将数据总线IOBN下拉至GND。然而，多个差动放大器2n的n沟道增强型场效应晶体管Qn2与n沟道增强型场效应晶体管Qn22在电流驱动容量上相等。由于这个原因，数据总线IOBN被调整至某一特定电平，该电平小于正向电源电压Vdd，是Vdd减去n沟道增强型场效应晶体管Qnn2的阈值。
在数据总线IOBN上的电位(Vdd-Vthn)致使n沟道增强型场效应晶体管Qn2导通。然而，单一差动放大器2a中的p沟道增强型场效应晶体管Qp2向位线BL1B供给电流，位线BL1B被充电至介于Vdd和特定电位(Vdd-Vthn)之间的一个电位。
选择信号φ1令n沟道增强型场效应晶体管Qn11导通。尽管单一差动放大器2a的n沟道增强型场效应晶体管Qn1释放了电流，但是n沟道增强型场效应晶体管Qn21，p沟道增强型场效应晶体管Qp21，和多个差动放大器2n中的p沟道增强型场效应晶体管Qp1上拉位线BL1至正向电源电压Vdd。当在位线BL1上的电位到达特定电平(Vdd-Vthn)时，n沟道增强型场效应晶体管Qn11截止，则位线BL1保持在该特定电平(Vdd-Vthn)。
数据总线BLn保持在Vdd，因为有差动放大器2n中的p沟道增强型场效应晶体管Qp1供给它电流。在位线BLn上的正向电源电压Vdd令n沟道增强型场效应晶体管Qnn1截止。
多个差动放大器2n的n沟道增强型场效应晶体管Qn2与n沟道增强型场效应晶体管Qn22取得平衡，并且p沟道增强型场效应晶体管Qp22将位线BLnB充电至特定电平(Vdd-Vthn)。位线BLnB在(Vdd-Vthn)之下平衡。
当数据读出进行到T5时，选择信号φ1至φn变成GND，n沟道增强型场效应晶体管Qn11／Qn12～Qnn1／Qnn21d截止。p沟道增强型场效应晶体管Qp21／Qp22将数据总线IOBT／IOBN充电到Vdd。位线BL1／BL1B和位线对BLn／BLnB恢复为最初的电位差。这样，在位线对BL1／BL1B～BLn／BLnB上仅有小的电位差。
当数据读出进行到T6时，驱动信号φWL变为低电平，n沟道增强型场效应晶体管1d截止。这样，既使所有n沟道增强型场效应晶体管Qn11／Qn12～Qnn1／Qnn2都导通，预充电电路5仍将数据总线IOBT／IOBN拉到Vdd，差动放大器2a～2n增加了小的电位差。其结果是原始的数据位在存储单元1a～1n中得以恢复，于是，输入／输出掩码功能不会破坏存储单元中的数据位。
通过进一步的描述，将会加深理解，预充电电路15不仅含有p沟道增强型场效应晶体管Qp21／Qp22，还含有n沟道增强型场效应晶体管Qn21／Qn22，n沟道增强型场效应晶体管Qn21／Qn22阻止了在输入／输出功能中，数据总线IOBN／IOBT在特定电位(Vdd-Vthn)之下的电位延迟。这种限制不允许数据线对将位线对上的电势差反相，因而存储在存储单元中的数据位不会被破坏。
尽管只示出和描述了本发明的一个特别的实施例，但对本领域的普通技术人员而言，不偏离本发明的精神和范围，对本发明进行各种修改和模仿是可能做到的。
n沟道增强型场效应晶体管Qn21／Qn22的电流驱动容量，可以大于多个差别放大器2n中的n沟道增强型场效应晶体管Qn2的电流驱动容量。
权利要求
1．一种半导体存储器件，包括多个存储单元(1a至1n)，用来存储数据位；多个位线对(BL1／BL1B至BLn／BLnB)，有选择地连接到所述多个存储单元中，用来从所述多个存储单元传导代表数据位的电势差信号；多个差动放大器(2a至2n)，连接在一个第一电源电压线(2b)和一个与所述第一电源电压线电位不同的第二电源电压线(2c)之间，激活后用来提高所述多个位线对上的所述电势差的幅值；一个数据线对(IOBT／IOBN)；一个选择器(13)，它连接在所述多个位线对和所述数据线对之间，用于在掩码功能中依照选择信号(φ1至φn)，将所述多个位线对同时连接到所述数据线对上；和一个预充电电路(15)，它连接到所述数据线对上，用来向数据线对充电，其特征是在所述预充电电路中包括第一充电晶体管(Qp21／Qp22)，它连接在一个第三电源电压线与所述数据线对的数据线之间，依照预充电控制信号(φP)形成一种导电类型(P)的第一导通通道，用来将所述数据线充电至所述第三电源电压线的电源电压；和第二充电晶体管(Qn21／Qn22)，它连接在所述第三电源电压线和所述数据线之间，依照所述预充电信号的互补信号(φPB)，形成相反导电类型(N)的第二导通通道，将所述数据线充电至一个特定电平(Vdd-Vthn)，该电平低于所述第三电源电压，是所述第三电源电压减去所述第二充电晶体管的阈值。
2．如权利要求1所述的半导体存储器件，其特征是每个所述的第二充电晶体管(Qn21／Qn22)与每个所述的第一充电晶体管(Qp21／Qp22)相比，在电流驱动容量上较大，因而在所述掩码功能中，所述数据线被有选择地衰减至所述特定电平。
3．如权利要求1所述的半导体存储器件，其特征是所述多个差动放大器(2a至2n)具有，第一放电晶体管(Qn1)，它们被分别连接到所述多个位线对中的第一位线(BL1至BLn)；和第二放电晶体管(Qn2)，它们分别被连接到所述多个位线对中的第二位线(BL1B至BLnB)，并且每个所述的第二放电晶体管在电流驱动容量上等于或大于所选中的所述第一放电晶体管，或者所选中的从相连的第一位线或相连的第二位线上同时放电的第二放电晶体管。
4．如权利要求1所述的半导体存储器件，其特征是所述第一充电晶体管(Qp21／Qp22)是p沟道增强型场效应晶体管，并且所述第二充电晶体管(Qn21／Qn22)是n沟道增强型场效应晶体管。
5．如权利要求1所述的半导体存储器件，其特征是每个所述的存储单元由一个开关晶体管(1d)和一个存储电容(1c)串联组成。
6．如权利要求1所述的半导体存储器件，其特征是还包含一个选择器(13)，它连接在所述多个位线对和所述数据线对之间，依照选择信号(φ1至φn)，在一次标准读出操作中，有选择地将所述多个位线对连接到所述数据线对上，并且所述选择信号允许所述选择器在掩码功能中同时将所述多个位线对连接到所述数据线对上。
全文摘要
公开了一种半导体同步动态随机存取存储器件,它在块写模式下有输入/输出掩码功能,多个位线对被同时连接到一对已经在输入/输出掩码功能中被预充电电路(15)充电至电源电压的数据线对(IOBT/IOBN)上,以阻止存储单元中的电流从差动放大器流出。预充电电路不仅包含有p沟道型充电晶体管,还包含n沟道增强型充电晶体管;即使位线对被连接到数据线对上,n沟道增强型充电晶体管通过数据线对向位线对供给电,防止了在位线对上的电势差受到不应有的破坏。
文档编号G11C11/34GK1206195SQ9810251
公开日1999年1月27日 申请日期1998年6月17日 优先权日1998年6月17日
发明者田代晋也 申请人:日本电气株式会社