专利名称：Efm信号帧周期检测电路及用于控制重放efm信号的系统的制作方法
技术领域：
本发明涉及一种用于获取重放EFM(八到十四调制)信号的位同步时钟信号的电路。更具体地说，本发明涉及一种EFM信号帧周期检测电路及一种用于控制重放EFM信号所采用的位同步时钟信号的频率的系统。
在诸如IEC908的国际标准及诸如JIS8605(1993)的日本国内标准中，EFM信号被描述为一种用于将数字信号记录在光盘上的标准信号调制系统。在EFM系统中，一个信源信号被分成多个8位的单元，每个8位单元被称作一个“码元”。一个码元(由8位组成)被转换为一个由14位组成的信号，如
图1所示。此时，每个14位的码元被称作一个“信道位”。由14信道位组成的信号以如下的方式构成两个相邻的位反相间的最小间隔为3位，而相邻的位反相间的最大间隔为11位。此外，如图1所示，一个帧由588个信道位构成，而一个帧同步信号被分别插入每个帧中。帧同步信号由一个脉冲信号构成，其具有彼此相邻的一个11位宽的持续时间的高电平及一个11位宽的持续时间的低电平。在重放EFM信号时，为了控制重放速度需对帧同步信号进行检测。
在现有技术中，在重放记录在一个光盘上的EFM信号或EFM制式下中所调制的形式的另一种EFM信号时要对重放EFM所用的位同步时钟信号之频率加以控制，如日本专利申请初审公开号No．JP-A-58-056258及对应的美国专利4,532,5611所提供的，该美国专利要求了四个日本专利申请作为优先权，其中包括日本专利申请56-153707，公开号为JP-A-58-056258，该美国专利在此引用作为参考。即，为了检测被定义为具有EFM信号中所包括的不同分量的一个最大脉冲宽度的帧同步信号，将用于检测帧同步信号的持续时间设置为对应于一个预定帧周期的四倍，且在每个持续时间内对最大脉冲宽度进行检测。随后，根据所检测的最大脉冲宽度推算出帧周期，由此控制磁盘的旋转速度以将该推算值处于一个预定的范围内，从而将信号的线性速度保持为一个常值(通常称其为一个“恒定线性速度系统(CLV)”)。由此，EFM信号被重放。
如上所述，当在现有技术中重放EFM信号时，保持重放速度为一个预定的速度。然而，为了这个目的，由于用于检测帧同步信号的持续时间被设置为预定帧周期的几倍，所以将需要一个较长的时间才可重放完EFM信号。
因此，本发明的目的之一是提供一种用于获得重放EFM信号所用的位同步时钟信号的电路，其克服了常规电路的上述缺陷。
本发明的另一个目的是提供一种能够在短于现有技术所需的持续时间内检测出EFM信号帧周期的EFM信号帧周期检测电路。
本发明的还有一个目的是提供一种用于控制以任何速度重放EFM信号所用的位同步时钟信号的系统。
通过一种EFM信号帧周期检测装置实现了本发明上述及其它目的，所述装置包括一个接收EFM信号而输出一个分频信号作为帧周期信号的分频装置，所述帧周期信号具有表征所接收的EFM信号的帧周期的周期。在优选实施例中，分频装置是一个1／117分频器。
根据本发明的另一个方面，其提供了一种用于控制重放EFM信号所用的位同步时钟信号的频率的系统，其包括一个EFM信号帧周期检测装置，它带一个接收EFM信号而输出一个分频信号作为帧周期信号(其具有一个代表了所接收的EFM信号的帧周期的周期)的分频装置；一个用于产生一个位同步时钟信号的位同步时钟信号发生装置；及一个控制装置，它接收EFM信号，帧周期信号，及位同步时钟信号，并在由帧周期信号所定义的每个帧周期内利用位同步时钟信号计数包含在EFM信号中的帧同步信号的脉冲宽度，以控制位同步时钟信号发生装置调节位同步时钟信号的频率，从而使所计数的帧同步信号的脉冲宽度等于对应于位同步时钟信号的一个预定值的长度。
在一个实施例中，上述控制装置包括一个脉冲宽度计数装置，用于接收EFM信号及位同步时钟信号并利用位同步时钟信号计数EFM信号的低电平的宽度及高电平的宽度；一个帧内最大计数值保存装置，其接收从脉冲宽度计数装置输出的帧周期信号及计数值，并选择及保存在每个对应于由帧周期信号所代表的一个帧周期的检测持续时间内获得的计数值的最大计数值；一个用于将保存在帧内最大计数值保存装置中的最大计数值与一个预定值进行比较的比较装置，以产生一个比较结果信号；及一个接收该比较结果信号而输出一个频率控制信号到位同步时钟信号发生装置的控制装置，当最大计数值大于预定值时，频率上升-下降控制信号指示位同步时钟信号发生装置降低位同步时钟信号的频率，而当最大计数值小于预定值时，频率上升-下降控制信号指示位同步时钟信号发生装置提高位同步时钟信号的频率。
在另一个实施例中，该控制装置包括一个脉冲宽度计数装置，其接收EFM信号及位同步时钟信号并利用位同步时钟信号计数EFM信号的低电平的宽度及高电平的宽度；一个帧内最大计数值保存装置，其接收从脉冲宽度计数装置输出的帧周期信号及计数值，并选择及保存在每个对应于由帧周期信号所代表的一个帧周期的检测持续时间内获得的计数值的最大计数值；一个N帧内最小值保存装置，其针对每一帧均接收从帧内最大计数值保存装置输出的帧周期信号及最大计数值，并选择及保存对每一个采样持续时间(其对应于由帧周期信号所代表的帧周期的N倍)所输出的最大计数值的最小计数值；一个用于将保存在N帧内最小计数值保存装置中的最小计数值与一个预定值进行比较的比较装置，以产生一个比较结果信号；及一个接收该比较结果信号并输出一个频率控制信号到位同步时钟信号发生装置的控制装置，当最小计数值大于预定值时，频率上升-下降控制信号指示位同步时钟信号发生装置降低位同步时钟信号的频率，而当最小计数值小于预定值时，频率的上升-下降控制信号指示位同步时钟信号发生装置提高位同步时钟信号的频率。
本发明的上述及其它的目的，特点及优点将从接下来参照附图对优选实施例所作的说明中变得显而易见。
图1所示为EFM信号的构成；图2所示为根据本发明的用于控制重放EFM信号所用的位同步时钟信号的频率的系统的第一实施例的方框图；图3所示为包括在根据本发明的用于控制重放EFM信号所用的位同步时钟信号的频率的系统的第一实施例中的频率控制装置的方框图；及图4所示为包括在根据本发明的用于控制重放EFM信号所用的位同步时钟信号的频率的系统的第二实施例中的频率控制装置的方框图。
现在将参照附图对根据本发明的用于控制重放EFM信号所用的位同步时钟信号的频率的系统的实施例进行说明。
参照图2，根据本发明的用于控制重放EFM信号所用的位同步时钟信号的频率的系统的第一实施例包括一个EFM信号帧周期检测装置1，它接收一个EFM信号10以产生一个帧周期信号11；一个用于产生一个位同步时钟信号21的位同步时钟信号发生装置2；一个频率控制装置3，用于接收EFM信号10，从EFM信号帧周期检测装置1输出的帧周期信号11，及在位同步时钟信号发生装置2中所产生的位同步时钟信号21，并输出一个频率上升-下降控制信号31到位同步时钟信号发生装置2；及一个接收EFM信号10及位同步时钟信号21以产生一个被重放的及纠错的数字信号的EFM信号重放装置4。EFM信号帧周期检测装置1例如可由一个接收EFM信号10并将EFM信号分频为117分之一以输出一个1／117分频信号作为帧周期信号11的分频装置100构成。这里，该1／117分频信号的周期被认为代表了所接收的EFM信号10的一个帧周期。
这里，将所输入的EFM信号10分频为117分之一的原因在于如果研究一下在该EFM信号中的每一个帧的平均信号反相间隔，会发现其大约为5位的长度，因此，如果计数117个信号反相，则可以获得对应于一个帧的周期的一个信号。
参照图3，其所示为包括在根据本发明的用于控制重放EFM信号所用的位同步时钟信号的频率的系统的第一实施例中的频率控制装置3的方框图。
该频率控制装置3包括一个脉冲宽度计数装置300，其接收EFM信号10及位同步时钟信号21并利用位同步时钟信号21计数EFM信号10的低电平的宽度及高电平的宽度，在EFM信号10中每发生一次信号电平反相其便输出一个计数值301。一个帧内最大值计数值保存装置302接收从脉冲宽度计数装置300输出的帧周期信号11及计数值301，以选择，保存及输出一个在每个对应于由帧周期信号11所代表的一个帧周期的检测持续时间内从脉冲宽度计数装置300获得并输出的计数值的最大计数值303。因为在EFM信号中规定一个具有最大脉冲宽度的信号即为一个帧同步信号，因此保存在帧内最大计数值保存装置302中的最大计数值(FM)对应于帧同步信号的脉冲宽度。
一个比较装置304对保存在帧内最大计数值保存装置302中的最大计数值(FM)303与一个预定值(FC)(其为一个使帧同步信号的脉冲宽度等于11位长度的计数值)进行比较。当最大计数值(FM)小于预定值(FC)时，比较装置304激活输出线306。当最大计数值(FM)等于预定值(FC)时，比较装置304激活输出线307。当最大计数值(FM)大于预定值(FC)时，比较装置304激活一条输出线308。
一个控制装置305接收三条输出线306，307及308并输出频率上升-下降控制信号31到位同步时钟信号发生装置2。当最大计数值(FM)大于预定值(FC)时，控制装置305通过频率上升-下降控制信号31控制位同步时钟信号发生装置2以降低位同步时钟信号发生装置2的振荡频率从而降低位同步时钟信号21的频率。与此相反，当最大计数值(FM)小于预定值(FC)时，控制装置305通过频率上升-下降控制信号31控制位同步时钟信号发生装置2以提高位同步时钟信号发生装置2的振荡频率从而提高位同步时钟信号21的频率。当最大计数值(FM)等于预定值(FC)时，控制装置305通过频率上升-下降控制信号31控制位同步时钟信号发生装置2以维持位同步时钟信号发生装置2的振荡频率从而保持位同步时钟信号21的频率不变。
由于以如上所述的方式对位同步时钟信号发生装置2中所产生的位同步时钟信号21的频率进行控制，使其可以在EFM信号重放装置4中用具有当时的频率最优值的位同步时钟信号21正确地重放EFM信号，该频率使帧同步信号的位长等于11位长度。
即，帧周期信号11是通过将EFM信号分频为117分之一而获得的。如果该帧周期信号11的周期被用作检测持续时间，则帧同步信号有必要被包括在每个检测持续时间中。因此，脉冲宽度是利用位同步时钟信号21作为一个计数时钟来计数的。当对应于最大脉冲宽度的计数值大于预定值(一个对应于帧同步信号的脉冲宽度的适当计数值)时，位同步时钟信号发生装置2的振荡周期被控制以减小。如果对应于最大脉冲宽度的计数值小于预定值时，位同步时钟信号发生装置2的振荡周期被控制以增大。以如此方式，位同步时钟信号21被控制以使包括在EFM信号中的最大脉冲宽度的计数值等于预定值。其结果是，可以正确地检测出包括在EFM信号中并具有最大脉冲宽度的帧同步信号的脉冲宽度，从而可以将被用于重放EFM信号的位同步时钟信号21的频率控制为一个用于重放EFM信号的最优频率。因此，可以以一个任意的重放速度重放EFM信号。
参照图4，其所示为包括在根据本发明的用于控制重放EFM信号所用的位同步时钟信号的频率的系统的第二实施例中的频率控制装置3的方框图。
在此第二实施例中，除了控制装置3与第一实施例的不同，整个结构类似于图2所示的第一实施例。第二实施例的控制装置3包括一个脉冲宽度计数装置310，其接收EFM信号10及位同步时钟信号21并利用位同步时钟信号21计数EFM信号10的低电平的宽度及高电平的宽度，EFM信号每发生一次信号电平反相其便输出一个计数值311，这与第一实施例的脉冲宽度计数装置300类似。控制装置3还包括一个接收帧周期信号11并输出帧周期信号11作为一个帧周期信号111的检测持续时间控制装置110。检测持续时间控制装置110还输出一个具有一个对应于N个帧周期信号11的N帧周期信号112。这里，“N”是一个大于“1”的正数。
一个帧内最大值计数值保存装置312接收从脉冲宽度计数装置310输出的帧周期信号111及计数值311，以选择，保存及输出一个在每个对应于由帧周期信号111所代表的一个帧周期的检测持续时间内获得的计数值的最大计数值(FM)313，这与第一实施例的帧内最大计数值保持装置302类似。一个N帧内最小值保存装置314接收N帧周期信号112及最大计数值(FM)313，以选择，保存及输出在对应于N帧周期及由N帧周期信号112所代表的采样持续时间内所获得的最大计数值(FM)的最小计数值(FS)。
一个比较装置316对保存在N帧内最小计数值保存装置314中的最小计数值(FS)315与一个预定值(FC)(其值使帧同步信号的脉冲宽度等于11位长度)进行比较。当最小计数值(FS)小于预定值(FC)时，比较装置316激活输出线318。当最小计数值(FS)等于预定值(FC)时，比较装置316激活输出线319。当最小计数值(FS)大于预定值(FC)时，比较装置316激活输出线320。一个控制装置317接收三条输出线并输出一个频率上升-下降控制信号31到位同步时钟信号发生装置2。
当最小计数值(FS)大于预定值(FC)时，控制装置317通过频率上升-下降控制信号31控制位同步时钟信号发生装置降低位同步时钟信号发生装置2的振荡频率以降低位同步时钟信号的频率。与此相反，当最小计数值(FS)小于预定值(FC)时，控制装置317通过频率上升-下降控制信号31控制位同步时钟信号发生装置增加位同步时钟信号发生装置2的振荡频率以提高位同步时钟信号的频率。当最小计数值(FS)等于预定值(FC)时，控制装置317通过频率上升-下降控制信号31控制位同步时钟信号发生装置维持位同步时钟信号发生装置2的振荡频率以保持位同步时钟信号的频率不变。
从上面可以看出，第二实施例与第一实施例的不同之处在于在每个帧周期中对最大脉冲宽度的采样持续时间被设为由帧周期检测装置1所检测到的帧周期的N倍，从在对应于N倍帧周期的采样持续时间内所测得的最大脉冲宽度中选择最小的脉冲宽度，随后将其用作所测得帧的周期信号的脉冲宽度。
在第二实施例中，由于用于检测在每个帧周期中的最大脉冲宽度的持续时间被设为帧周期的N倍，所以即使检测到一个具有大于帧周期信号的脉冲宽度(其是由于光盘的记录表面上的一个划痕而出现的受损记录凹坑所引起的)的脉冲宽度的信号，其也能够通过从在N个帧周期的采样持续时间内所获得帧内最大计数值中选择最小计数值并将其用作帧同步信号的一个计数值来避免这个由于损坏的缘故而具有较大的脉冲宽度的信号，利用该结果可以检测到正常的帧同步信号。因此，“N”没必要很大，其优选地不大于“10”。
正如那些技术熟练者所十分了解的，上述实施例中所包括的多种装置由在一个数字信号处理器中所实现的多种功能实现，因此在上述实施例及附图中其被表示为“装置”。然而，对技术熟练者来说理所当然的是包括在上述实施例中的多种装置可由多个分立的电路实现。
如上所述，根据本发明的EFM信号帧周期检测装置被设计为通过将EFM信号分频为117分之一来检测对应于帧周期的周期。因此，可以实现一个具有十分简单结构的EFM信号帧周期检测装置。
此外，根据本发明的用于控制用于重放EFM信号的位同步时钟信号的系统，其能够以任意的重放速度重放EFM信号。
虽然已参考具体的实施例对本发明进行了显示及说明，但是其应被注意的是本发明并不局限于所例示结构的细节而是可以在附加的权利要求的范围内进行改变及调整。
权利要求
1．一种EFM帧周期检测电路，其特征在于包括一个分频装置，其接收一个EFM信号并输出一个分频信号作为一个帧周期信号，该帧周期信号具有一个代表了所接收的EFM信号的帧周期的周期。
2．一种如权利要求1所述的EFM帧周期检测装置，其特征在于所述分频装置是一个1／117的分频器。
3．一种用于控制重放EFM信号所用的位同步时钟信号的频率的系统，其特征在于包括一个EFM信号帧周期检测装置，其包括一个接收EFM信号并输出一个分频信号作为帧周期信号的分频装置，所述帧周期信号具有一个代表了所接收的EFM信号的帧周期的周期；一个用于产生一个位同步时钟信号的位同步时钟信号发生装置；及一个控制装置，其接收所述EFM信号，所述帧周期信号，及所述位同步时钟信号并在由所述帧周期信号所定义的每个帧周期内利用所述位同步时钟信号计数包含在EFM信号中的一个帧同步信号的脉冲宽度，以控制所述位同步时钟信号发生装置调节所述位同步时钟信号的频率，从而使所计数的所述帧同步信号的脉冲宽度等于对应于所述位同步时钟信号的一个预定值的长度。
4．如权利要求3所述的系统，其特征在于所述控制装置包括一个脉冲宽度计数装置，其接收所述EFM信号及所述位同步时钟信号并通过所述位同步时钟信号计数所述EFM信号的低电平的宽度及高电平的宽度；一个帧内最大值计数值保存装置，其接收从脉冲宽度计数装置输出的所述帧周期信号及计数值，以选择及保存在每个对应于由所述帧周期信号所代表的一个帧周期的检测持续时间内获得的计数值的最大计数值；一个用于对保存在所述帧内最大计数值保存装置中的最大计数值与一个预定值进行比较的比较装置，以产生一个比较结果信号；及一个接收所述比较结果信号而输出一个频率控制信号到所述位同步时钟信号发生装置的控制装置，当最大计数值大于所述预定值时，所述频率上升-下降控制信号指示所述位同步时钟信号发生装置降低所述位同步时钟信号的频率，而当最大计数值小于所述预定值时，所述频率上升-下降控制信号指示所述位同步时钟信号发生装置提高所述位同步时钟信号的频率。
5．如权利要求3所述的系统，其特征在于所述控制装置包括一个脉冲宽度计数装置，其接收所述EFM信号及所述位同步时钟信号并通过所述位同步时钟信号计数所述EFM信号的低电平的宽度及高电平的宽度，一个帧内最大值计数值保存装置，其接收从脉冲宽度计数装置输出的所述帧周期信号及计数值，以选择及保存在每个对应于由所述帧周期信号所代表的一个帧周期的检测持续时间内获得的计数值的最大计数值，一个N帧内最小值保存装置，其每一帧均接收从所述帧内最大计数值保存装置输出的所述帧周期信号及最大计数值，以选择及保存对每一个采样持续时间(其对应于由所述帧周期信号所代表的帧周期的N倍)所输出的最大计数值的最小计数值，一个用于对保存在所述N帧内最小计数值保存装置中的最小计数值与一个预定值进行比较的比较装置，以产生一个比较结果信号，及一个接收所述比较结果信号而输出一个频率上升一下降控制信号到所述位同步时钟信号发生装置的控制装置，当最小计数值大于所述预定值时，上升频率上升-下降控制信号指示上升位同步时钟信号发生装置降低上升位同步时钟信号的频率，而当最小计数值小于所述预定值时，所述频率上升-下降控制信号指示所述位同步时钟信号发生装置提高所述位同步时钟信号的频率。
6．如权利要求5所述的系统，其特征在于所述控制装置另外包括一个检测持续时间控制装置，其接收所述帧周期信号以输出一个N帧周期信号(其具有一个对应于所述帧周期信号的周期的N倍的周期)，从而确定所述采样持续时间，而所述N帧内最小计数值保存装置接收所述N帧周期信号。
全文摘要
用于控制重放EFM信号的位同步时钟信号的频率的系统,包括用于将EFM信号分频为117分之一以输出一个1/117分频信号作为一个帧周期信号的EFM信号帧周期检测电路。一个控制装置利用位同步时钟信号计数EFM信号的电平转换间隔,在一个由每个帧周期信号所定义的检测持续时间内选择一个最大计数值,并将该最大计数值与一个预定值(其对应于包含在EFM信号中的一个帧同步信号的位长度)进行比较。
文档编号G11B20/14GK1206186SQ9810229
公开日1999年1月27日 申请日期1998年6月19日 优先权日1997年6月20日
发明者千叶敏成, 野川浩道 申请人:日本电气株式会社