一种存储单元失效筛选的方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种存储单元失效筛选的方法。
【背景技术】
[0002]快闪存储器(Flash Memory)不断地朝着高集成度和高容量存储单元的方向发展，制作过程引入缺陷的概率也随之提升。现阶段，对NOR型快闪存储器的可靠性测试失效统计发现，造成早期失效问题(主要会出现在10次以内的擦除/编程循环)的最主要缺陷因素是层间介质(ILD loop)的缺陷。
[0003]然而，现有的晶圆测试项目中，缺乏有效的对层间介质区域缺陷的筛除，层间介质区域缺陷会导致后续使用过程中位线(BL)通孔到控制栅极间的烧坏，影响NOR型快闪存储器的可靠性。
[0004]而如果在后续使用过程中在晶圆测试中增加5?10次的擦除/编程循环，因NOR型快闪存储器执行一个擦除/编程循环大约需要耗时5S，这将会很大程度上增加测试时间，测试成本随之增加。
[0005]因此，亟需提供一种解决NOR型快闪存储器早期失效问题的存储单元失效筛选的方法，以筛除存在缺陷问题的存储单元，提高器件可靠性。
【发明内容】
[0006]本发明针对NOR型快闪存储器的早期失效问题提出一种存储单元失效筛选的方法，传统快闪存储器的测试流程包括晶圆测试Uwafer sortl)和晶圆测试2，本发明在晶圆测试I (wafer sortl)中增加一项存储单元失效筛选的方法，通过在字线上提供负电压，位线上提供正电压依次对所有存储单元进行读操作，将该读操作读到的各存储单元电流(Icell)与参考单元电流(Iref)做比较，以筛选出制造过程中引入缺陷问题的存储单元，进行后续冗余替换或筛除，以提高NOR型快闪存储器的可靠性。
[0007]本发明解决上述技术问题所采用的技术方案为:
[0008]提供一种存储单元失效筛选的方法，所述存储单元失效筛选的方法的具体实施过程如下:
[0009]提供一待测快闪存储器，所述快闪存储器中包含若干存储单元，所述存储单元通过字线和位线连接；
[0010]将每个所述存储单元均置于第一存储状态；
[0011]于所述字线上施加第一电压，以使与字线连接的所有存储单元均处于关闭状态；
[0012]于所述位线上施加第二电压，并依次对每个所述存储单元进行读操作，以获取每个所述存储单元的存储单元电流；
[0013]将每个所述存储单元的存储单元电流均与一预设的参考电流进行比较；
[0014]若所述存储单元电流大于所述参考电流，则该存储单元电流对应的存储单元存在缺陷。
[0015]优选的，上述存储单元失效筛选的方法中:
[0016]所述待测快闪存储器为NOR型的快闪存储器；
[0017]每个所述存储单元均具有控制栅极和漏极，所述控制栅极与所述字线连接，所述漏极与所述位线连接。
[0018]所述第一存储状态为存储单元置于‘0’的状态，即所有存储单元处于编程的状态，该状态能使所有存储单元的电流尽量小。
[0019]所述第一电压为负电压，将该负电压施加在所有存储单元的字线(控制栅极)上，以使所有存储单元处于关闭状态，即使有部分位处于超擦状态，也可以避免存储单元漏电，以最大程度降低正常存储单元的漏电流；同时，所述负电压能增加字线与位线的压差，从而使得存在缺陷问题的存储单元得到凸显。
[0020]优选的，所述负电压的范围为_5v?_8v。
[0021]所述第二电压为正电压，以尽量减小其它路径的漏电流。
[0022]优选的，所述正电压的范围为O?lv。
[0023]上述存储单元失效筛选的方法中，还包含一比较器(SA)，所述比较器与每个存储单元的位线连接，以将读取到的每个存储单元电流(Icell)与参考单元电流(Iref)进行比较，输出逻辑‘0’或逻辑‘1’，以区分正常或存在缺陷的存储单元电流。
[0024]其中，所述参考单元电流Iref为一事先定义好且固定不变的参考电流，正常的存储单元在字线上提供负电压以使存储单元关闭时电流小于或等于所述参考单元电流Iref，而异常的存储单元电流则会大于该参考单元电流Iref。
[0025]优选的，Iref可选为InA。
[0026]综上，本发明针对NOR型快闪存储器的早期失效缺陷问题，通过向存储器阵列的所有字线提供负电压(-5V?-8V)，位线提供正电压(O?IV)，对所有存储单元进行读操作，该字线上的负电压会最大程度上降低正常存储单元的漏电流，而使得存在缺陷问题的存储单元得到凸显；将该操作读到的存储单元电流(Icell)与参考单元电流(Iref)做比较，如果Icell ( Iref，则SA输出逻辑‘0’，表示该存储单元处于正常的电流状态下；如果Icell > IrefJlj SA输出逻辑‘I’，表示该存储单元存在缺陷问题，则根据字线与位线信息确定该存储单元位置，筛选出异常的存储单元以便后续进行冗余替换或筛除。
[0027]上述技术方案具有如下优点或有益效果:
[0028]本发明针对NOR型快闪存储器的早期失效问题提出一种存储单元失效筛选的方法，通过在字线上提供负电压，位线上提供正电压进行读操作，读取出存储单元电流并与特殊的参考电流进行比较，以筛除制造过程中引入层间介质(ILD loop)缺陷问题的存储单兀，提尚NOR型快闪存储器广品的可靠性。
【附图说明】
[0029]通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、夕卜形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了部分部件。
[0030]图1为传统快闪存储器的测试流程示意图；
[0031]图2为本发明一种存储单元失效筛选的方法的操作步骤流程示意图；
[0032]图3为本发明一种存储单元失效筛选的方法中对NOR型的快闪存储器一物理块(Block)阵列施加的电压示意图；
[0033]图4为本发明一种存储单元失效筛选的方法中对单个存储单元的控制栅极(字线)及漏极(位线)施加的电压示意图；
[0034]图5为本发明一种存储单元失效筛选的方法中比较器SA与一存储单元的连接示意图。
【具体实施方式】
[0035]以下结合附图及【具体实施方式】对本发明进行进一步详细说明。此处所描述的【具体实施方式】仅用于解释本发明，并不用于限定本发明的保护范围。
[0036]如图1所示，快闪存储器的传统测试流程包括晶圆测试I和晶圆测试2，本发明在晶圆测试I的测试中增加一项存储单元的失效筛选，以筛选出NOR型的快闪存储器在制造过程中引入缺陷问题的存储单元，以便后续冗余替换或筛除。
[0037]如图2所示，存储单元失效筛选的方法的具体实施过程如下:
[0038]提供一待测NOR型快闪存储器，NOR型快闪存储器中包含若干存储单元，每个存储单元均通过字线和位线相连接。
[0039]作为一个优选的实施例，本实施例中每个存储单元均具有控制栅极和漏极，其中，控制栅极与字线连接，漏极与位线连接。
[0040]首先，将存储单元写入全‘0’，以使每个存储单元电流尽量小；
[0041]作为一个优选的实施例，本实施例中采用栅极正高压、漏极正高压的方式进行写入操作。
[0042]作为一个优选的实施例，在写入全‘0’后，还可以进行读操作(如采用栅极正高压、漏极正低压的读取方式)，以保证所有存储单元均处于‘0’状态。
[0043]接着，如图3所示，在所有字线上施加负电压(图3中展示出存储器的一个物理块(Block)阵列所施加的电压示意图，在本实施例中存储器其余所有物理块阵列施加电压均与图3所示相同)，以使与字线连接的所有存储单元处于关闭状态。
[0044]作为一个优选的实施例，上述字线上的负电压应尽量低，以低于所有存储单元的开启电压，以使所有存储单元(Cell)处于关闭状态，即使有部分位处于超擦(Over erase)状态，也可以避免存储单元漏电(cell leakage)，以最大程度降低正常存储单元的漏电流；同时，该负电压能增加字线(WL)与位线(BL)的压差，从而使得存在缺陷问题的存储单元得到凸显。
[0045]优选的，负电压的范围为-5V?-8V。
[0046]进一步的，在所有位线上施加正电压，此处施加的正电压能够尽量减小其它路径的漏电流，使后续读操作读出的存储单元电路(Icell)准确；
[0047]作为一个优选的实施例，上述正电压的范围为O?lv。
[0048]为清楚表