记忆体驱动电路的制作方法
【技术领域】
[0001]本发明是关于一种记忆体的驱动电路，特别是关于一种用以写入一种忆阻性记忆体的驱动电路。
【背景技术】
[0002]现有的记忆体技术，如动态随机存取记忆体(DRAM)以及静态随机存取记忆体(SRAM)等等的发展渐趋成熟，快速面临到尺度上的物理极限。因此，发展新的记忆体技术以符合未来记忆体应用为目前相关领域重要的研发课题，其中忆阻性记忆体包含相变化记忆体(Phase change memory, PCM)、电阻式记忆体(Resistive Memory, RRAM)及磁阻性记忆体(Magnetoresistive memory, MRAM)，其存储数据的物理机制不同，但判读“ I ”或“O”的数据是以记忆元件外显的电阻值大小来区分。其中相变化记忆体可通过本身材料的晶相变化改变元件电阻值，以电阻值的变化储存信息，当记忆元件中的材料为结晶态时，其呈现低电阻值，反之，当为非结晶态时，其呈现高电阻值。
[0003]然而，忆阻性记忆体须透过相应的驱动电流以执行写入或抹除的操作，因此，如何能在设计出适用于忆阻性记忆体的驱动电路，实属当前重要研发课题之一，亦成为当前相关领域极需改进的目标。
【发明内容】
[0004]为了解决上述的问题，本发明的一方面为一种记忆体驱动电路。记忆体驱动电路包含电流源、第一开关单元、电压产生单元、电容性储能单元、第二开关单元、第三开关单元以及电流输出端。电流源用以输出第二电流。第一开关单元用以选择性地导通电流源以输出第二电流。电压产生单元用以提供参考电压。电容性储能单元用以根据参考电压储能。第三开关单元用以选择性地导通电压产生单元与电容性储能单元。第二开关单元用以选择性地导通电容性储能单元以输出第三电流。电流输出端用以选择性输出第二电流、第三电流或第二电流与第三电流的加总。
[0005]在本发明一实施例中，记忆体驱动电路还包含记忆单元。记忆体驱动电路以电流输出端驱动记忆单元。
[0006]在本发明一实施例中，记忆单元包含相变化记忆体、电阻式记忆体，或磁阻性记忆体。
[0007]在本发明一实施例中，电流源包含电流镜电路。电流镜电路是根据第一电流输出相应的第二电流。
[0008]在本发明一实施例中，电压产生单兀包含运算放大器。运算放大器的第一输入端电性连接至第一开关单元与电流输出端。运算放大器的第二输入端和输出端电性连接至第三开关单元。
[0009]在本发明一实施例中，电压产生单元包含电压电流源。电压电流源电性连接至第三开关单元。
[0010]在本发明一实施例中，记忆体驱动电路还包含补偿电阻单元，其与电容性储能单元以串联方式电性连接。补偿电阻单元用以调整第三电流的变化率。
[0011]在本发明一实施例中，补偿电阻单元包含第一端以及第二端。补偿电阻单元的第一端电性连接于第一开关单元。补偿电阻单元的第二端电性连接于电流输出端。
[0012]在本发明一实施例中，记忆体驱动电路还包含电流提供单元。电流提供单元电性连接于电容性储能单元，用以提供补偿电流或吸收电流以调整第三电流的变化率。
[0013]在本发明一实施例中，电流提供单元包含定电压源以及电阻单元。电阻单元的第一端电性连接至定电压源，电阻单元的第二端电性连接至电容性储能单元。
[0014]在本发明一实施例中，第三开关单元于第一开关单元导通期间内，第二开关单元导通前，选择任意期间导通，以使电压产生单元产生参考电压。当第二开关单元即将导通前，第三开关单元先行断开，且于第二开关单元导通期间，第三开关单元维持断开状态，据此电容性储能单元被储能至参考电压。
[0015]综上所述，本发明透过设置电容性储能元件以及开关单元的切换控制，可简单地调整驱动电流于最大输出阶段及慢速变化阶段中的电流大小以及电流变化率，改善了以多个电流镜电路达到步级方式调整驱动电流所造成的缺点，简化了记忆体驱动电路的设计架构。本发明的技术方案与现有技术相比具有明显的优点和有益效果。通过上述技术方案，可达到相当的技术进步，并具有产业上的广泛利用价值。
【附图说明】
[0016]图1为一种已知忆阻性记忆体驱动电路的示意图；
[0017]图2A?图2B分别为图1所示记忆体驱动电路于不同操作状态下输出驱动电流对时间变化的关系图；
[0018]图3为根据本发明一实施例所绘示的记忆体驱动电路的示意图；
[0019]图4A?图4B分别为根据本发明一实施例所绘示的记忆体驱动电路的操作示意图；
[0020]图5A?图分别是根据本发明一实施例的记忆体驱动电路所绘示的驱动电流对时间变化的关系图；
[0021]图6A?图6C分别为根据本发明一实施例所绘示控制信号以及驱动电流的关系的示意图；
[0022]图7A?图7B分别为根据本发明一实施例所绘示控制信号以及驱动电流的关系的示意图；
[0023]图8为根据本发明一实施例所绘示的记忆体驱动电路的示意图；
[0024]图9A?图9C分别为根据本发明一实施例所绘示的记忆体驱动电路的示意图；
[0025]图1OA?图1OB分别为根据本发明一实施例所绘示的记忆体驱动电路示意图；以及
[0026]图11为根据本发明一实施例所绘示的记忆体的写入方法的流程图。
【具体实施方式】
[0027]下文是举实施例配合所附附图作详细说明，以更好地理解本发明的实施方式，但所提供的实施例并非用以限制本发明所涵盖的范围，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。此外，根据业界的标准及惯常做法，附图仅以辅助说明为目的，并未依照原尺寸作图，实际上各种特征的尺寸可任意地增加或减少以便于说明。下述说明中相同元件将以相同的符号标示来进行说明以便于理解。
[0028]在全篇说明书与权利要求书所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此揭露的内容中与特殊内容中的平常意义。某些用以描述本发明的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本发明的描述上额外的引导。
[0029]此外，在本文中所使用的用词“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指“包含但不限于”。此外，本文中所使用的“及/或”，包含相关列举项目中一或多个项目的任意一个以及其所有组合。
[0030]于本文中，当一元件被称为“连接”或“耦接”时，可指“电性连接”或“电性耦接”。“连接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本文中使用“第一”、“第二”、…等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明，否则该用语并非特别指称或暗示次序或顺位，亦非用以限定本发明。
[0031]请参考图1。图1为一种已知的忆阻性记忆体驱动电路100的示意图。以相变化记忆体(PCM)为例，如图1中所示，记忆体驱动电路100用以提供驱动电流1ut至记忆单元(memory cell) 160。记忆单元 160 包含一可编程电阻(programmable resistor)Rl 与晶体管Tl，组成一个晶体管与一个电阻(ItlR)的基本