具有增强速度的写辅助存储器的制造方法
【专利说明】具有増强速度的写辅助存储器
[0001] 相关申请的交叉引用
[0002] 本申请要求于2013年3月13日提交的美国非临时申请No. 13/799, 532的优先权， 其全部内容通过援引纳入于此。
技术领域
[0003] 本申请设及一种写辅助存储器，尤其设及一种包括预充电辅助电路的写辅助存储 器。 阳004] 背景 阳0化]随着纳米技术节点越来越多地进入深亚微米态相，静态随机存取存储器（SRAM) 设计必须面临越来越严格的要求。当设备被缩小时，供电电压也必须下降W降低功耗。具 有W降低的供电电压所得的最小尺寸晶体管的SRAM的成功设计是相当有挑战性的。例如， 写失败成为此类高度缩放的存储器中的一个问题。在写失败中，写操作在翻转存储器单元 中存储的值时不成功。
[0006] 现在将讨论一些基本的SRAM操作概念W更好地解说将SRAM缩放到先进工艺节点 中的挑战。SRAM存储器单元包括一对交叉禪合的反相器。如果交叉禪合的反相器中的第一 者驱动出所存储的数据值Q，则该值由其余的第二交叉禪合的反相器逆转为补值吞。但第二 交叉禪合的反相器驱动吞作为到第一交叉禪合的反相器的输入，第一交叉禪合的反相器增 强其Q输出，运进而增强第二交叉禪合的反相器的受'输出。SRAM存储器单元因而将期望的 Q值锁存到该对交叉禪合的反相器中并且稳健地保持运一锁存值。
[0007] 每一交叉禪合的反相器包括上拉PMOS晶体管和下拉NMOS晶体管的串联堆叠。上 拉PMOS晶体管也被标示为负载晶体管。因为经堆叠的PMOS和NMOS晶体管由电源供电，所 WSRAM单元通过被供电的晶体管中的所得增益来驱动出其存储的存储器单元值。相反，动 态随机存取存储器值RAM)存储器单元不具有此类有源驱动器。替代地，DRAM存储器单元 具有用于存储存储器单元值的无源电容器。出于运一原因，SRAM操作比同等DRAM快得多。
[0008] 尽管SRAM存储器单元中的运一交叉禪合的交互是其优点之一，但它也成为先进 工艺节点中的一个问题。例如，SRAM存储器单元通过一对NMOS存取晶体管在读或写操作 中被访问。运些NMOS存取晶体管与上拉PMOS晶体管相比不能太强，否则读操作将破坏所 存储的存储器单元值。然而，在先进工艺节点中，上拉PMOS晶体管与NMOS存取晶体管相比 变得太强。写操作因而可能无法翻转先进工艺节点处存储的存储器单元值。
[0009] 已经开发了若干技术来解决运种写失败。例如，至SRAM存储器单元的供电电压可 W在对SRAM存储器单元的写操作期间被降低。被降低的供电电压使上拉PMOS晶体管变弱， 从而写操作可W逆转（在必要时）所存储的存储器单元值的二元状态。尽管运一写辅助技 术成功解决了写失败，但因为在经写辅助的写操作完成之后存储器单元供电电压必须恢复 到其默认值，所W写频率遭受损害。
[0010] 因此，在本领域中存在对具有较快操作速度的经改进的写辅助存储器的需要。
[0011] 概述
[0012] 在经位线复用的存储器单元群中，当该群中的存储器单元中的给定一者在写操作 中通过被写入来访问时，该群中的其余存储器单元为未被访问的存储器单元。W此方式，在 任何给定写操作中仅访问该群中的一个存储器单元。为了达成针对写辅助的经位线复用的 存储器单元群的较快操作速度，提供一种写辅助电路，该写辅助电路在写辅助时段或历时 完成之际辅助电源电压在被访问的存储器单元的电源引线上的预充电。预充电辅助电路通 过将来自未被访问的存储器单元的电源引线的电荷禪合至被访问的存储器单元的电源引 线来辅助预充电。
[0013] 附图简述
[0014] 图IA是用于经位线复用的存储器单元群的写辅助电路及相应的电源引线的示意 图。
[0015] 图IB是写辅助存储器单元的电源电压的波形。
[0016] 图2是用于经位线复用的存储器单元群的第一预充电辅助电路及相应的写辅助 电路的示意图。
[0017] 图3是用于经位线复用的存储器单元群的第二预充电辅助电路及相应的写辅助 电路的示意图。
[0018] 图4是用于经位线复用的存储器单元群的预充电辅助电路及相应的写辅助电路 的操作的方法的流程图。
[0019] 详细描述
[0020] 为了满足本领域中对写辅助存储器中的更快恢复速度的需要，位线复用存储器被 配置成在从写辅助的写操作的预充电恢复期间共享电荷。电荷共享充分利用了本领域中公 知的现代存储器设计的位线复用架构。关于此类复用，存储器单元（诸如SRAM存储器单 元）从完全利用了先进工艺节点中可用的小尺寸的晶体管来构造。但是用于感测所存储的 存储器单元值的感测放大器无法由此类小型晶体管形成，因为感测放大器要求极大的增益 W快速地作出位决策。感测放大器的相对较大的晶体管无法被布置在单个存储器单元的位 线间隙内。存储器单元及其相关联的位线因而在位线复用群中被复用，每一群由对应的感 测放大器来提供服务。
[0021] 每一感测放大器的复用位线（W及相应的存储器单元）的数目确定所得的存储 器的长宽比。对于此类复用而言常用的群大小为4、8、或16个存储器单元。W下讨论设及 4:1位线复用方案，但将领会，本文讨论的预充电辅助电路和技术广泛适用于其他复用编 组。4:1位线复用群中的存储器单元在本文被标示为复用位单元。
[0022] 如写辅助存储器领域所公知的，每一存储器单元通过相应的写辅助电路来供电。 存储器单元从由其写辅助电路控制的电源引线来接收供电。写辅助电路禪合在其存储器单 元的电源引线和电源节点之间。电源节点供应默认电源电压vdd。由于位线复用，在任何 给定写操作中，仅访问复用位单元中的一个存储器单元。位线复用群中的其余存储器单元 (复用位单元中的其余存储器单元）对于该特定写操作而言是未被访问的存储器单元。因 而，未被访问的存储器单元的写辅助电路使至未被访问的存储器单元的电源引线上的电源 电压维持在未降低的默认电源值vdd。但是在写辅助的写操作中对被访问的存储器单元进 行写入时，被访问的存储器单元的写辅助电路降低至被访问的存储器单元的供电电压。
[0023] 图IA解说了示例存储器单元的4:1位线复用群（复用位单元）100。群100中的 每一存储器单元具有其自己的电源输入或引线。因为位线复用在存储器领域中是公知的， 所W未解说复用位单元100内的存储器单元及其相应的位线。由于复用位单元100包括4 个SRAM单元，因此存在至位单元100的4条单独的电源引线。电源输入或引线101向第一 存储器单元提供供电电压vddO,电源引线102向第二存储器单元提供供电电压vddl，电源 引线103向第S存储器单元提供供电电压vdd2,而电源引线104向第四存储器单元提供供 电电压vdd3。
[0024] 运些个体的供电电压向它们各自的存储器单元中的上拉PMOS晶体管和下拉NMOS 晶体管供电。每一电源引线通过相应的写辅助电路106来供电。例如，第一存储器单元通 过由相应的写辅助电路106控制的电源引线101来接收电源电压vddO。
[0025] 每一写辅助电路106包括头开关105和下拉器件110。在写辅助电路106中，头开 关105是PMOS晶体管而下拉器件110是NMOS晶体管。在给定的写辅助电路106中，相应 的PMOS晶体管105和NMOS晶体管110的栅极由相应的写辅助启用信号来控制。例如，写 辅助启用信号wa_en<0>控制电源引线101上的电压vddO,写辅助启用信号wa_en<l〉控制 电源引线102上的电压Vddl,W此类推，从而使得写辅助启用信号wa_en<3〉控制电源引线 104上的电压vdd3。在默认状态中，所有写辅助启用信号被解除断言，W使得所有PMOS晶 体管105导通，而所有NMOS晶体管110截止。每一PMOS晶体管105具有禪合至提供默认 电源电压Vdd的电源节点的源极。另外，每一PMOS晶体管105具有禪合至相应的电源引线 的漏极。由于PMOS晶体管105在默认状态中全部导通，因此电源电压VddO到vdd3全部等 于默认值vdd。每一存储器单元供电电压被控制为等于默认值vdd，除非在写辅助时段期间 相应的存储器单元正被写入。此类存储器单元也可被标示为被访问的存储器单元。
[0026] 如果存储器单元要在写操作期间