Nand flash系统、控制器及其数据处理方法
【技术领域】
[0001]本发明涉及半导体存储器技术领域，特别是涉及一种NAND FLASH系统、NANDFLASH控制器及其数据处理方法。
【背景技术】
[0002]NAND闪存(NAND FLASH Memory)是一种可在线进行电擦写的非易失存储器，具有擦写速度快、低功耗、大容量、低成本等优点，广泛应用于MP3、MP4、手机、数码照相机、摄像机、安防设备等电子设备中
[0003]现有的NAND FLASH裸片通常采用并行接口，例如，参照图1，示出了现有一种NANDFLASH的并行接口示例，其中，1x为NAND FLASH与外界通信的数据1接口，RBx为NANDFLASH当前的状态标识信号，CEnx为NAND FLASH的片选信号，CLEx为NAND FLASH的接收命令锁存信号，ALEx为NAND FLASH的接收地址锁存信号，REnx为NAND FLASH的读取使能信号，WEnx为NAND FLASH的写入使能信号，WPnx为NAND FLASH的保护信号等等。
[0004]上述采用并行接口的NAND FLASH裸片能够较好地适用于安防设备等对体积无特殊要求的电子设备。然而，受限于地址位和数据位的宽度，NAND FLASH的管脚数通常很多，如仅仅1x就可能占用8或16个管脚，而由于NAND FLASH裸片一般需要集成于电子设备中，这不仅增加了与电子设备之间的通信难度，而且增加了电子设备的体积，因此，不利于手机等对体积有特殊要求的电子设备。
【发明内容】
[0005]本发明实施例所要解决的技术问题是提供一种NAND FLASH系统、NAND FLASH控制器及其数据处理方法，能够降低与电子设备之间的通信难度，以及减小NAND FLASH裸片所占用的体积。
[0006]为了解决上述问题，本发明公开了一种NAND FLASH系统，包括:依次相连的串行外设接口 SP1、NAND FLASH控制器和NAND FLASH裸片；
[0007]其中，所述NAND FLASH控制器通过串口与所述SPI连接，以及通过并口与所述NAND FLASH裸片封装连接，用于将所述NAND FLASH裸片输入的第一并行数据转换成第一串行数据并通过SPI输出，以及，将所述SPI输入的第二串行数据转换成第二并行数据并输出给所述NAND FLASH裸片。
[0008]优选的，所述NAND FLASH控制器包括:控制逻辑模块、串并转换模块和并串转换模块；
[0009]其中，所述并串转换模块，用于按照所述控制逻辑模块提供的时序将所述NANDFLASH裸片输入的第一并行数据转换成第一串行数据；
[0010]所述串并转换模块，用于按照所述控制逻辑模块提供的时序将所述SPI输入的第二串行数据转换成第二并行数据。
[0011]优选的，所述NAND FLASH控制器还包括:数据缓存模块、指令纠错ECC编码模块和ECC解码模块；
[0012]其中，所述数据缓存模块，用于缓存所述第一并行数据或者所述第二并行数据；
[0013]所述ECC编码模块，用于对所述数据缓存模块中的第二并行数据进行ECC编码，并将ECC编码后的第二并行数据输出给所述NAND FLASH裸片；
[0014]所述ECC解码模块，用于对所述数据缓存模块中的第一并行数据进行ECC解码，并将ECC解码后的第一并行数据输出给所述并串转换模块。
[0015]优选的，所述NAND FLASH裸片包括:一片NAND FLASH裸片，或者，多片叠封的NANDFLASH裸片。
[0016]优选的，所述SPI以单口、双口、或四口的形式与外界设备连接。
[0017]优选的，所述并口包括:NAND接口和/或开放式NAND快闪存储器ONFI接口。
[0018]另一方面，本发明还公开了一种NAND FLASH控制器，所述NAND FLASH控制器通过串口与所述SPI连接，以及通过并口与所述NAND FLASH裸片封装连接，用于将所述NANDFLASH裸片输入的第一并行数据转换成第一串行数据并通过SPI输出，以及，将所述SPI输入的第二串行数据转换成第二并行数据并输出给所述NAND FLASH裸片。
[0019]优选的，所述NAND FLASH控制器包括:控制逻辑模块、串并转换模块和并串转换模块；
[0020]其中，所述并串转换模块，用于按照所述控制逻辑模块提供的时序将所述NANDFLASH裸片输入的第一并行数据转换成第一串行数据；
[0021]所述串并转换模块，用于按照所述控制逻辑模块提供的时序将所述SPI输入的第二串行数据转换成第二并行数据。
[0022]优选的，所述NAND FLASH控制器还包括:数据缓存模块、指令纠错ECC编码模块和ECC解码模块；
[0023]其中，所述数据缓存模块，用于缓存所述第一并行数据或者所述第二并行数据；
[0024]所述ECC编码模块，用于对所述数据缓存模块中的第二并行数据进行ECC编码，并将ECC编码后的第二并行数据输出给所述NAND FLASH裸片；
[0025]所述ECC解码模块，用于对所述数据缓存模块中的第一并行数据进行ECC解码，并将ECC解码后的第一并行数据输出给所述并串转换模块。
[0026]另一方面，本发明还公开了一种NAND FLASH控制器的数据处理方法，所述NANDFLASH控制器通过串口与所述SPI连接，以及通过并口与所述NAND FLASH裸片封装连接，所述方法包括:
[0027]将所述NAND FLASH裸片输入的第一并行数据转换成第一串行数据并通过SPI输出，以及，将所述SPI输入的第二串行数据转换成第二并行数据并输出给所述NAND FLASH裸片。
[0028]与现有技术相比，本发明实施例包括以下优点:
[0029]本发明实施例提供了一种将SPI与NAND FLASH相结合的NAND FLASH系统，该NANDFLASH系统中，由于NAND FLASH控制器通过并口与所述NAND FLASH裸片封装连接，由于封装后的NAND FLASH控制器和NAND FLASH裸片占用的体积非常小(远远小于采用并行接口的NAND FLASH裸片的体积)，而封装后的NAND FLASH系统通过SPI与外界的电子设备通信，由于SPI相对于并口具有管脚少和占用体积小的特点，故本发明实施例能够降低与电子设备之间的通信难度，以及能够减小NAND FLASH裸片所占用的体积。
【附图说明】
[0030]图1是本发明的现有一种NAND FLASH的并行接口示例；
[0031]图2是本发明的一种NAND FLASH系统实施例的结构框图；
[0032]图3是本发明实施例一种SPI提供的外界接口的示意图；
[0033]图4是本发明的一种NAND FLASH控制器实施例一的结构框图；
[0034]图5是本发明的一种NAND FLASH控制器实施例二的结构框图。
【具体实施方式】
[0035]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本发明作进一步详细的说明。
[0036]系统实施例
[0037]参照图2，示出了本发明的一种NAND FLASH系统实施例的结构框图，具体可以包括:依次相连的串行外设接口(SPI，Serial Peripheral Interface) 201、NAND FLASH 控制器 202 和 NAND FLASH 裸片 203 ；
[0038]其中，所述NAND FLASH控制器202通过串口与所述SPI 201连接，以及通过并口与所述NAND FLASH裸片203封装连接，用于将所述NAND FLASH裸片203输入的第一并行数据转换成第一串行数据并通过SPI 201输出，以及，将所述SPI 201输入的第二串行数据转换成第