半导体存储器装置的制造方法
【技术领域】
[0001 ] 本发明是有关于集成电路，尤指半导体存储器装置。
【背景技术】
[0002]当前几乎所有的电子装置都会包括某种存储器用于存储数据。存储器通常以半导体硬件实现许多种现代电子装置所使用存储器，其实施例可包括，但不限定于DRAM。
[0003]由于需要存储大量数据，传统的存储器都要使用大量绕线进行数据存取。
【发明内容】
[0004]本发明目的在于提供一种半导体存储器装置，以解决上述传统存储器都要使用大量绕线进行数据存取的问题。
[0005]基于上述目的，本发明揭露了一种半导体存储器装置，包括多个感应放大器、多组主数据线区段、以及多个存储器区段。该多组主数据线区段以列方向排列。每个存储器区段包括多个存储器单元，每个存储器区段经由一对应的感应放大器耦接至一组对应的主数据线区段，以及相邻的对应的主数据线区段互相耦接。当存取存储器数据时，通过于互相连接的该多组对应的主数据线区段上传送上述存储器数据。
[0006]本发明还揭露了一种半导体存储器装置，包括多个输出入端口、一全域数据汇流排、以及多个存储库。该全域数据汇流排连接至上述多个输出入端口以存取上述存储器数据。每个存储库包括多个感应放大器、多组主数据线区段、以及多个存储器区段。该多组主数据线区段以列方向排列。每个存储器区段包括多个存储器单元，每个存储器区段经由一对应的感应放大器耦接至一组对应的主数据线区段，相邻对应的主数据线区段互相耦接，以及其中一组主数据线区段耦接上述全域数据汇流排。当存取存储器数据时，通过于互相连接的该多组对应的主数据线区段上传送上述存储器数据。
[0007]本发明的半导体存储器装置能减少绕线，并有效降低芯片面积以及制造费用。
【附图说明】
[0008]图1是显示本发明实施例中一种半导体存储器I的示意图。
[0009]图2是显示本发明实施例中一种存储器区段2的示意图。
[0010]图3是显示本发明实施例中另一种存储器区段3在读取操作时的示意图。
[0011]图4是显示本发明实施例中另一种存储器区段4在写入操作时的示意图。
[0012]符号说明:
[0013]I?半导体存储器；
[0014]2、3、4?存储器区段；
[0015]10?DQ数据接点；
[0016]12?全域数据汇流排；
[0017]140、141、…、147 ?存储库；
[0018]1420、1422、…、1438、SA ?感应放大器；
[0019]1421、1423、…、1437、seg ?存储器区段；
[0020]1440、1442、…、1447?局部主数据线；
[0021]16?指令数据接点；
[0022]180、182、184、186、SSA ?二次感应放大器；
[0023]190、192?列控制线；
[0024]30、34?读取放大器；
[0025]32、36?写入驱动器；
[0026]382、380?存储器区段。
[0027]CSL?列控制线；
[0028]MDQ/bMDQ?主数据线；
[0029]MDQ0/bMDQ0, MDQ1ZbMDQ1 ?局部主数据线；
[0030]seg?存储器区段。
【具体实施方式】
[0031]在此必须说明的是，于下揭露内容中所提出的不同实施例或范例，是用以说明本发明所揭示的不同技术特征，其所描述的特定范例或排列是用以简化本发明，然非用以限定本发明。此外，在不同实施例或范例中可能重复使用相同的参考数字与符号，此等重复使用的参考数字与符号是用以说明本发明所揭示的内容，而非用以表示不同实施例或范例间的关系。
[0032]图1是显示本发明实施例中一种半导体存储器I的示意图，包括DQ数据接点10、一全域数据汇流排12、多个存储库(memory bank) 140、141、…、147、以及指令数据接点16。DQ数据接点10耦接全域数据汇流排12、以及多个存储库140到存储库147，多个存储库140到存储库147也耦接指令数据接点16。
[0033]DQ数据接点10包括多个存储器数据接点，存储器数据由DQ数据接点10进入及离开半导体存储器I。指令数据接点16包括多个指令数据接点，用于接收指令数据，例如写入或接收指令。指令数据接点16耦接存储库140到存储库147，用以控制存储库140到存储库147进行数据读取、写入、或其他数据处理。
[0034]存储库140到存储库147中每个存储库都包括多个存储器单元(未图示)，用于存储存储器数据，分别使用表示列C和行R的位线(bit lines)(未图示)以及字线(wordlines)(未图示)来启动或关闭存储器单元，进而控制中存储器数据的存取。另外，每个存储库都包括多列，每列都有一对主数据线(master data line)MDQ/bMDQ和列控制线CSL(未图示)。例如，每个存储库可包括128个列。图2显示图1存储库中一列的一部分。
[0035]主数据线MDQ/bMDQ是一种数据传输线，通过二次感应放大器(未图示)穿过沿着列方向所有相邻的存储库，用于传送存储库140到存储库147中的存储器数据。例如，左半部的存储库140到存储库143由主数据线MDQ/bMDQ通过对应的二次感应放大器穿过存取存储库140到存储库143内的存储器单元，右半部的存储库144到存储库147也由数据主数据线MDQ/bMDQ通过对应的二次感应放大器穿过存取存储库144到存储库147内的存储器单元。每条主数据线MDQ/bMDQ在全域数据汇流排12和存储库140到存储库147间传送存储器数据。主数据线MDQ/bMDQ为一对数据线MDQ和bMDQ。在某些实施例中，当存储器单元闲置时，主数据线对MDQ和bMDQ两者皆为逻辑“HIGH”;当写入存储器单元逻辑“HIGH”或由存储器单元读取逻辑“HIGH”时，主数据线MDQ为逻辑“HIGH”且主数据线bMDQ为逻辑“LOW” ；当写入存储器单元逻辑“LOW”或由存储器单元读取逻辑“LOW”时，主数据线MDQ为逻辑“LOW”且主数据线bMDQ为逻辑“HIGH”。
[0036]每个存储库另外由多条专用的列控制线CSL控制，上面带有列控制信号，用于分别控制特定存储库的特定列的致能(enablement)或除能(disablement)。当列控制信号致能特定存储库的特定列时，则该特定存储库的该特定列中的存储器单元可被存取。当列控制信号除能特定存储库的特定列时，则该特定存储库的该特定列中的存储器单元不会被存取。每次的数据存取都只会致能一个特定存储库的特定列。例如，当列控制信号致能存储库143的第I列时，存储库140到存储库142、存储库144到存储库147的第I列都会被其专用的列控制信号除能。因此，此时只有存储库143的第I列的存储器单元可通过主数据线MDQ/bMDQ存取。
[0037]多个存储库140到存储库147通过主数据线MDQ/bMDQ直接连接到全域数据汇流排12。全域数据汇流排12连接到DQ数据接点10。半导体存储器I内所有的存储器数据都会通过全域数据汇流排12而进行存取。
[0038]在图1中，左半部存储库140到存储库143和右半部存储库144到存储库147仅分别显示两条主数据线MDQ/bMDQ，实施上各半边相邻的存储库都有多条主数据线MDQ/bMDQ通过对应的二次感应放大器纵向贯穿。在读取数据时，将存储库内的各个存储器单元内的存储器数据通过多条主数据线MDQ/bMDQ和对应的二次感应放大器直接传送至全域数据汇流排12由DQ数据接点10输出；在写入数据时，由全域数据汇流排12通过多条主数据线MDQ/bMDQ和对应的二次感应放大器将存储器数据直接传送至存储库内的各个存储器单元存储。
[0039]由于半导体存储器I通过贯穿所有相邻存储库的主数据线MDQ/bMDQ直接将存储器数据在存储库和全域数据汇流排12间传送，因此可减少存储库和全域数据汇流排12间的绕线以及绕线面积，有效降低半导体存储器的制造费用。
[0040]图2显示本发明实施例中一存储器区段2的示意图，包括两个存储库的相同列，其包括多个感应放大器(SA) 1420、1422、…、1438、多组主数据线区段、多个存储器区段(memory segment) 1421、1423、...、1437、列控制线(CSL) 190 和 192、以及二次感应放大器(SSA) 180、182、184及186。其中，多个感应放大器1420、1422、…、1428、多组主数据线区段、多个存储器区段1421、1423、…、1427、二次感应放大器180和182、以及列控制线190属于上半部存储库；多个感应放大器1430、1432、…、1438、多组主数据线区段、多个存储器区段1431、1433、…、1437、二次感应放大器184和186、以及列控制线192属于下半部存储库。
[0041]首先请参考下半部存储库，主数据线MDQ/bMDQ以列方向排列，左边的数据线为主数据线MDQ，右边的数据线为主数据线bMDQ，主数据线MDQ/bMDQ包括多组主数据线区段。每组主数据线区段包括两条局部主数据线(图示仅以下半部主数据线区段为示例绘示对应的局部主数据线1440到局部主数据线1447)。存储库会以感应模式或是重驱动(re-driver)模式运作。在感应模式下，主数据线MDQ/bMDQ载有一组差动信号；在重驱动模式下，主数据线MDQ/bMDQ的其一载有传递到相邻存储库的数据信号。每个存储器区段1431、1433、…、1437包括多个存储器单元(未图示)，该存储器单元用于存储存储器数据。每个存储器区段经由一对应的感应放大器耦接至一组对应的主数据线区段，每两组相邻对应的主数据线区段互相耦接。当所有相邻的主数据线区段耦接起来后便形成贯穿所有相邻存储库的主数据线MDQ/bMDQ，用于在各个存储库的存储器单元和全域数据汇流排12间作为直接传送的数据路径。以存储器区段1435为例，存储器区段1435通过对