半导体存储装置的制造方法
【专利说明】半导体存储装置
[0001]相关申请的交叉参考
[0002]本申请要求2014年8月8日在韩国知识产权局提交的申请号为10-2014-0102525的韩国专利的优先权，该韩国专利申请以参阅方式全文并入本申请。
技术领域
[0003]各种实施例主要涉及一种半导体集成电路，并具体涉及一种半导体存储装置。
【背景技术】
[0004]半导体存储装置被配置成存储数据并输出所存储的数据。半导体存储装置根据数据被存储和保存的方案而被分类为非易失性半导体存储装置以及易失性半导体存储装置。
[0005]该易失性半导体存储装置执行更新操作以保存存储的数据，并且该非易失性半导体存储装置不需要分离操作(诸如刷新操作)以保存所存储的数据。
[0006]在易失性半导体存储装置之中，存在这样的半导体存储装置，其中电荷根据将被存储的数据而向电容器充电或从其中放电，并且所述半导体存储装置包括用于确定电容器的电荷量的电路(举例来说，感测放大器)。
[0007]半导体存储装置趋向于微型化以及低能耗，电容器的尺寸被缩小，并且被充到电容器中的电荷量也被减少。在这个状况下，正在开发一种能够确定电容器的电荷的减少量的电路。
【发明内容】
[0008]在一个实施例中，半导体存储装置可以包括电联接到字线和位线的第一存储单元。该半导体存储装置还可以包括电联接到字线和位线的第二存储单元。此外，该半导体存储装置可以包括电联接到位线和位线条(bit line bar)的感测放大器。此外，该半导体存储装置可以包括切换单元，其被配置成响应列选择信号而将位线和位线条电联接到输入/输出线以及输入/输出线条(line bar)。
[0009]在一个实施例中，半导体存储装置可以包括第一存储单元，其包括当字线被启用时电联接到第一位线的第一电容器。该半导体存储装置还可以包括第二存储单元，其包括当字线被启用时电联接到第一位线条的第二电容器。此外，该半导体存储装置可以包括第三存储单元，其包括当字线被启用时电联接到第二位线的第三电容器。此外，该半导体存储装置可以包括第四存储单元，其包括当字线被启用时电联接到第二位线条的第四电容器。该半导体存储装置还可以包括电联接到第一位线和第一位线条的第一感测放大器。此外，该半导体存储装置可以包括电联接到第二位线和第二位线条的第二感测放大器。此外，该半导体存储装置可以包括第一切换单元，该第一切换单元被配置成响应第一列选择信号而电联接第一位线和第一输入/输出线并且电联接第一位线条和第一输入/输出线条。该半导体存储装置还可以包括第二切换单元，其被配置成响应第二列选择信号而电联接第二位线和第二输入/输出线并且电联接第二位线条和第二输入/输出线条。
[0010]优选地，所述第一位线和所述第一位线条转移具有不同电平的数据，其中，所述第一输入/输出线和所述第一输入/输出线条转移具有不同电平的数据，其中，所述第二位线和所述第二位线条转移具有不同电平的数据，并且其中，所述第二输入/输出线和所述第二输入/输出线条转移具有不同电平的数据。
[0011]优选地，所述第二位线，所述第一位线条和所述第二位线条被顺序地设置在所述第一位线的一侧。
[0012]在一个实施例中，半导体存储装置可以包括电联接到字线的多个存储单元。该半导体存储装置还可以包括电联接到多个存储单元的多条位线。该半导体存储装置还可以包括切换单元，其被配置成响应列选择信号将多条位线的一对位线与一对输入/输出线电联接。此外，该半导体存储装置可以包括感测放大器，其被配置成感测并放大该对位线之间的电压差，其中一对存储单元响应字线和列选择信号而在多个存储单元中被选择，不同的数据存储在所选择的一对存储单元中，并且该对存储单元被配置成输出不同的数据。
[0013]优选地，如果高电平数据响应所述字线和所述列选择信号而被存储在所述一对存储单元中的一个中，则低电平数据被存储在所述一对存储单元的另一个中，并且如果所述一对存储单元中的其中一个输出高电平数据，则所述一对存储单元的另一个输出低电平数据。
[0014]优选地，被选择的所述一对存储单元被分别电联接到所述一对输入/输出线，并且被电联接到所述感测放大器。
[0015]优选地，当所述位线的电压电平高于所述位线条的电压电平时，所述感测放大器提升所述位线的电压电平并降低所述位线条的电压电平。
[0016]优选地，当所述位线的电压电平低于所述位线条的电压电平时，所述感测放大器降低所述位线的电压电平并且升高所述位线条的电压电平。
[0017]优选地，当所述列选择信号被启用时，所述切换单元将所述位线和所述输入/输出线电联接。
[0018]优选地，当所述列选择信号被启用时，所述切换单元将所述位线条和所述输入/输出线条电联接。
[0019]优选地，当所述列选择信号被停用时，所述切换单元将所述位线和所述输入/输出线电断开。
[0020]优选地，当所述列选择信号被停用时，所述切换单元将所述位线条和所述输入/输出线条电断开。
【附图说明】
[0021]图1为说明根据实施例的半导体存储装置的示例的结构图。
[0022]图2为根据实施例的半导体存储装置的运行特征示意图。
[0023]图3为说明根据实施例的半导体存储装置的示例的结构图。
[0024]图4为说明根据实施例的半导体存储装置的示例的结构图。
[0025]图5说明根据本发明的实施例的使用存储控制器电路的系统的框图。
【具体实施方式】
[0026]在下文中，以下将参考各个实施例的附图，描述半导体存储装置。
[0027]参考图1，半导体存储装置包括第一存储单元10、第二存储单元20、感测放大器30、以及切换单元40。
[0028]该第一存储单元10被电联接到字线WL以及位线BL。
[0029]该第二存储单元20同样电联接到字线WL和位线条BLB。
[0030]该感测放大器30同样被电联接到位线BL和位线条BLB。
[0031]该切换单元40响应列选择信号Yi而将位线BL和输入/输出线10_L电联接(couple)或电断开(decouple)并且将位线条BLB和输入/输出线条10B_L电联接或电断开。
[0032]该第一存储单元10包括第一晶体管N1和第一电容器C1。该第一晶体管N1具有栅极，漏极和源极，字线WL被电联接到该栅极，该位线BL和第一电容器C1的一端被电联接到所述漏极和源极。该第一电容器C1具有一端和另一端，第一晶体管N1被电联接到该一端，单元板电压VCP被应用到该另一端上。
[0033]在第一存储单元10中，如果该字线WL被启用，则该第一电容器C1的电荷被传递到位线BL。另外，位线BL的电荷被传递到第一电容器C1。具体地，如果该字线WL被启用，则该第一晶体管N1被打开。如果该第一晶体管N1被打开，则该第一电容器C1和位线BL被电联接。如果该第一电容器C1与位线BL电联接，则第一电容器C1的电荷被传递到位线BLo另外，该位线BL的电荷被传递到第一电容器C1。在位线BL的电荷量大于第一电容器C1的电荷量时，电荷从位线BL传递到第一电容器C1。另外，在位线BL的电荷量小于第一电容器C1的电荷量时，该位线BL将电荷从第一电容器C1传递。
[0034]该第二存储单元20包括第二晶体管N2和第二电容器C2。该第二晶体管N2具有栅极，漏极和源极，字线WL被电联接到该栅极，该位线条BLB和第二电容器C2的一端被电联接到所述漏极和源极。该第二电容器C2具有一端和另一端，第二晶体管N2被电联接到该一端，单元板电压VCP被应用到该另一端上。
[0035]在第二存储单元20中，如果该字线WL被启用，则第二电容器C2的电荷被传递到位线条BLB，或该位线条BLB的电荷被传递到第二电容器C2。具体地，如果该位线WL被启用，则该第二晶体管N2被打开。如果该第二晶体管N2被打开，则该第二电容器C2以及该位线条BLB被电联接。如果该第二电容器C2与位线条BLB电联接，则该第二电容器C2的电荷被传递到位线条BLB。另外，该位线条BLB的电荷被传递到第二电容器C2。在位线条BLB的电荷量大于第二电容器C2的电荷量时，电荷从位线条BLB被传递到第二电容器C2。此外，在位线条BLB的电荷量小于第二电容器C2的电荷量时，该位线条BLB将电荷从第二电容器C2传递。
[0036]该感测放大器30被电联接到位线BL以及位线条BLB。该感测放大器30还感测并放大位线BL的电压电平和位线条BLB的电压电平之间的差。举例来说，在位线BL的电压电平高于位线条BLB的电压电平时，该感测放大器30提升位线BL的电压电平并降低位线条BLB的电压电平。在位线BL的电压电平低于位线条BLB的电压电平时，该感测放大器30降低位线BL的电压电平并提