单元1200上。
[0097]第三存储单元1300和第四存储单元1400在第二位线BL1和第二位线条BLB1之间被电联接。该第三存储单元1300在第四存储单元1400上。
[0098]第一感测放大器2100被电联接到第一位线BL0和第一位线条BLB0。
[0099]第二感测放大器2200被电联接到第二位线BL1和第二位线条BLB1。
[0100]该第一存储单元1100包括第一晶体管N111和第一电容器C111。该第一晶体管N111具有栅极，字线WL被电联接到该栅极。该第一晶体管N111还具有漏极和源极，第一位线BL0和第一电容器C111的一端被电联接到该漏极和源极。该第一电容器C111具有一端，该第一晶体管N111被电联接到该一端。该第一电容器C111还具有另一端，单元板电压VCP被应用到该另一端。
[0101]该第二存储单元1200包括第二晶体管N112和第二电容器C112。该第二电容器C112具有一端和另一端，单元板电压VCP应用到该一端，第二晶体管N112被电联接到该另一端。该第二晶体管N112具有栅极，字线WL被电联接到该栅极。该第二晶体管N112还具有漏极和源极，第二电容器C112和第一位线条BLB0分别被电联接到该漏极和源极。该第一电容器C111设置在第二电容器C112上。此外，该单元板电压VCP被从节点应用，第二电容器C112的一端和第一电容器C111的另一端被电联接到该节点。
[0102]该第三存储单元1300包括第三晶体管N113以及第三电容器C113。该第三晶体管N113具有栅极，字线WL被电联接到该栅极。该第三晶体管N113还具有漏极和源极，第二位线BL1和第三电容器C113的一端被电联接到该漏接和源极。该第三电容器C113具有一端，第三晶体管N113被电联接到该一端。该第三电容器C113还具有另一端，单元板电压VCP被应用到该另一端。
[0103]第四存储单元1400包括第四晶体管N114和第四电容器C114。该第四电容器C114具有一端，单元板电压VCP应用到该一端上。该第四电容器C113还具有另一端，第四晶体管N114被电联接到该另一端。该第四晶体管N114具有栅极，字线WL被电联接到该栅极。此外，该第四晶体管N114还具有漏极和源极，第四电容器C114和第二位线条BLB1分别被电联接到该漏极和源极。该第三电容器C113设置在第四电容器C114上。此外，该单元板电压VCP被从节点应用，第四电容器C114的一端和第三电容器C113的另一端被电联接到该节点。
[0104]如图4所示，存储单元分别地被电联接到位线和位线条，该位线和位线条被电联接到一个感测放大器。此外，被电联接到位线的该存储单元和被电联接到位线条的存储单元通常被电联接到一个字线。
[0105]由于这样的构造，如果一个字线被启用，则分别地电联接到被电联接到感测放大器的一对位线的一对存储单元被激活。此外，存储在各个存储单元中的数据可以被传递到位线和位线条。
[0106]根据图1和图3所示的实施例的半导体存储装置还可以用在图4所示的3D单元堆叠结构中。
[0107]参考图5，系统3000可以包括一个或多个处理器3100。该处理器3100可以单独或与其他处理器组合地使用。芯片组3150可以被可操作地电联接到处理器3100。该芯片组3150为用于处理器3100和系统3000的其他组件之间的信号的通信路径。其他组件可以包括存储控制器3200、输入/输出(“I/O”)总线3250、以及盘驱动控制器3300。根据系统3000的构造，多个不同信号中的任何一个可以通过芯片组3150被传输。
[0108]该存储控制器3200可以被可操作地电联接到该芯片组3150。该存储控制器3200能够通过芯片组3150接收由处理器3100提供的请求。该存储控制器3200可以被可操作地电联接到一个或多个存储装置3350。该存储装置3350可以包括上述的半导体存储装置。
[0109]该芯片组3150还可以被电联接到I/O总线3250。该I/O总线3250可以作为从芯片组3150到I/O装置3410、3420以及3430的信号的通信路径。该I/O装置3410、3420和3430可以包括鼠标3410、显示器3420、或键盘3430。该I/O总线3250可以使用任意一个通信协议以与I/O装置3410、3420以及3430通信。
[0110]该盘驱动控制器3300还可以被可操作地联接到芯片组3350。该盘驱动控制器3300可以作为芯片组3150和一个或多个内部盘驱动器3450之间的通信路径。该盘驱动控制器3300和内部盘驱动器3450可以相互通信或通过虚拟地使用任何类型的通信协议而与芯片组通信。
[0111]虽然以上已经描述各种实施例，但是本领域的技术人员可以理解的是仅通过示例的方式描述这些实施例。因而，半导体存储装置应该不限于所述实施例所描述的。
【主权项】
1.一种半导体存储装置，其包括: 第一存储单元，其电联接到字线和位线； 第二存储单元，其电联接到所述字线和位线条； 感测放大器，其电联接到所述位线和所述位线条； 切换单元，其被配置成响应列选择信号而将所述位线和所述位线条电联接到输入/输出线和输入/输出线条。2.如权利要求1所述的半导体存储装置，其中，所述感测放大器感测并放大所述位线和所述位线条之间的电压差。3.如权利要求1所述的半导体存储装置，其中，当所述列选择信号被启用时，所述切换单元将所述位线电联接到所述输入/输出线并且将所述位线条电联接到所述输入/输出线条。4.如权利要求1所述的半导体存储装置，其中，当所述字线被启用时，所述第一存储单元被传递所述位线的电荷或者将第一存储单元的电荷传递到所述位线，以及 其中当所述字线被启用时，所述第二存储单元被传递所述位线条的电荷或者将第二存储单元的电荷传递到所述位线条。5.如权利要求2所述的半导体存储装置，其中，当所述感测放大器感测并放大所述位线和所述位线条的所述电压差时，提升所述位线和所述位线条中的一个的电压电平，并且降低所述位线和所述位线条中的另一个的电压电平。6.如权利要求3所述的半导体存储装置，其中，所述输入/输出线和所述输入/输出线条传递具有不同电平的数据。7.一种半导体存储装置，其包括: 第一存储单元，其包括当字线被启用时被电联接到第一位线的第一电容器； 第二存储单元，其包括当所述字线被启用时被电联接到第一位线条的第二电容器； 第三存储单元，其包括当所述字线被启用时被电联接到第二位线的第三电容器； 第四存储单元，其包括当所述字线被启用时被电联接到第二位线条的第四电容器； 第一感测放大器，其被电联接到所述第一位线和所述第一位线条； 第二感测放大器，其被电联接到所述第二位线和所述第二位线条； 第一切换单元，其被配置成响应第一列选择信号而将所述第一位线和第一输入/输出线电联接并且将所述第一位线条和第一输入/输出线条电联接；并且 第二切换单元，其被配置成响应第二列选择信号而将所述第二位线和第二输入/输出线电联接并且将所述第二位线条和第二输入/输出线条电联接。8.如权利要求7所述的半导体存储装置，其中，所述第一到第四存储单元的每一个包括晶体管，所述晶体管具有栅极、源极和漏极，所述位线被电联接到所述栅极，并且所述源极和漏极分别地电联接到相应的位线和相应的电容器，所述晶体管被电联接到所述相应的电容器。9.如权利要求7所述的半导体存储装置，其中，当所述第一和第二感测放大器中的每一个感测并放大相应的位线和相应的位线条的电压差，所述感测放大器被电联接到所述相应的位线和所述相应的位线条，所述感测放大器提升所述位线和所述位线条中的其中一个的电压并降低所述位线和所述位线条中的另一个的电压。10.一种半导体存储装置，其包括: 多个存储单元，其电联接到字线； 多条位线，其电联接到所述多个存储单元； 切换单元，其被配置成响应列选择信号而电联接所述多条位线中的一对位线和一对输入/输出线；和 感测放大器，其被配置成感测并放大所述一对位线的电压差， 其中，一对存储单元响应所述字线和所述列选择信号而在所述多个存储单元中被选择，不同的数据被存储在被选择的一对存储单元中，并且所述一对存储单元被配置成输出不同的数据。
【专利摘要】本发明涉及一种半导体存储装置，其包括电联接到字线和位线的第一存储单元；电联接到所述字线和位线条的第二存储单元；电联接到所述位线和所述位线条的感测放大器；以及被配置成响应列选择信号而将所述位线和所述位线条电联接到输入/输出线和输入/输出线条的切换单元。
【IPC分类】G11C16/24
【公开号】CN105374399
【申请号】CN201510187411
【发明人】金东槿
【申请人】爱思开海力士有限公司
【公开日】2016年3月2日
【申请日】2015年4月20日
【公告号】US20160042770