静态随机存储器、静态随机存储器存储单元及其布局的制作方法
【技术领域】
[0001]本发明涉及半导体制造领域，尤其涉及一种静态随机存储器、静态随机存储器存储单元及其布局。
【背景技术】
[0002]现有技术在半导体存储器件中，静态随机存储器(SRAM)器件与动态随机存取存储器(DRAM)器件相比具有更低的功耗和更快的工作速度的优点。静态随机存储器又可以很容易地通过位图测试设备进行物理单元定位，研究产品的实效模式。
[0003]静态随机存储器的存储单元可以分为电阻负载静态随机存储器存储单元和互补金属氧化物半导体(CMOS)静态随机存储器存储单元。电阻负载静态随机存储器单元采用高电阻值的电阻作为负载器件，而互补金属氧化物半导体静态随机存储器单元采用P沟道金属氧化物半导体(PM0S)晶体管作为负载器件。在互补金属氧化物半导体静态随机存储器包含多个NM0S晶体管和PM0S晶体管。
[0004]现有互补金属氧化物半导体静态随机存储器的性能不佳。
【发明内容】
[0005]本发明解决的问题是提供一种静态随机存储器、静态随机存储器存储单元及其布局，以提高静态随机存储器存储单元的性能，并同时提高静态随机存储器的性能。
[0006]为解决上述问题，本发明提供一种静态随机存储器存储单元，包括制作于衬底上的:
[0007]第一驱动晶体管、第一负载晶体管、第二驱动晶体管和第二负载晶体管；
[0008]所述第一驱动晶体管和第二驱动晶体管的沟道长度位于第一方向，所述第一方向平行于所述衬底(001)晶面；
[0009]所述第一负载晶体管和第二负载晶体管的沟道长度位于第二方向，所述第二方向平行于所述衬底(001)晶面；
[0010]所述第一方向和所述第二方向中，至少一个方向与所述衬底(100)晶面的夹角为
0。?22。。
[0011]可选的，所述第一方向和所述第二方向中，至少一个方向与所述衬底(100)晶面的夹角为0°。
[0012]可选的，所述第一方向与所述第二方向平行。
[0013]可选的，所述第一驱动晶体管、第一负载晶体管、第二驱动晶体管和第二负载晶体管位于矩形区域中。
[0014]可选的，所述第一驱动晶体管、第一负载晶体管、第二驱动晶体管和第二负载晶体管均为鳍式场效应晶体管。
[0015]可选的，所述第一驱动晶体管的栅极垂直横跨所述第一驱动晶体管的鳍部；所述第二驱动晶体管的栅极垂直横跨所述第二驱动晶体管的鳍部；所述第一负载晶体管的栅极垂直横跨所述第一负载晶体管的鳍部；所述第二负载晶体管的栅极垂直横跨所述第二负载晶体管的鳍部。
[0016]可选的，所述第一驱动晶体管的栅极与所述第一负载晶体管的栅极连接；所述第二驱动晶体管的栅极与所述第二负载晶体管的栅极连接。
[0017]为解决上述问题，本发明还提供了一种静态随机存储器存储单元布局，包括制作于衬底上的:
[0018]第一凸起、第二凸起、第三凸起和第四凸起，所述第二凸起和第四凸起位于所述第一凸起和第三凸起之间，所述第二凸起位于所述第一凸起和第四凸起之间；
[0019]所述第一凸起包括第一鳍部，所述第一鳍部的长度位于第一方向，所述第一方向平行于所述衬底(001)晶面；
[0020]所述第二凸起包括第二鳍部，所述第二鳍部的长度位于第二方向，所述第二方向平行于所述衬底(001)晶面；
[0021]所述第三凸起包括第三鳍部，所述第三鳍部的长度位于所述第一方向；
[0022]所述第四凸起包括第四鳍部，所述第四鳍部的长度位于所述第二方向；
[0023]所述第一方向和所述第二方向中，至少一个方向与所述衬底(100)晶面的夹角为
0。?22。。
[0024]可选的，所述第一方向和所述第二方向中，至少一个方向与所述衬底(100)晶面的夹角为0°。
[0025]可选的，所述第一方向与所述第二方向平行。
[0026]可选的，还包括:第一栅极、第二栅极、第三栅极和第四栅极；所述第一栅极垂直横跨所述第一鳍部，所述第二栅极垂直横跨所述第二鳍部，所述第三栅极垂直横跨所述第三鳍部，所述第四栅极垂直横跨所述第四鳍部。
[0027]可选的，所述第一鳍部、第二鳍部、第三鳍部、第四鳍部、第一栅极、第二栅极、第三栅极和第四栅极位于矩形区域中。
[0028]可选的，所述第一栅极与所述第二栅极连接；所述第三栅极与所述第四栅极连接。
[0029]为解决上述问题，本发明还提供了一种静态随机存储器，具有制作在衬底上的多个静态随机存储器单元、多条字线、多条位线；每个静态随机存储器存储单元，包括:
[0030]第一反相器，具有第一驱动晶体管和第一负载晶体管；
[0031]第二反相器，具有第二驱动晶体管和第二负载晶体管；
[0032]所述第一反相器的输出端连接到所述第二反相器的输入端；
[0033]所述第一反相器的输入端连接到所述第二反相器的输出端；
[0034]所述第一驱动晶体管和第二驱动晶体管的沟道长度均位于第一方向，所述第一方向平行于所述衬底(001)晶面；
[0035]所述第一负载晶体管和第二负载晶体管的沟道长度均位于第二方向，所述第二方向平行于所述衬底(001)晶面；
[0036]所述第一方向和所述第二方向中，至少一个方向与所述衬底(100)晶面的夹角为
0。?22。。
[0037]可选的，所述第一方向和所述第二方向中，至少一个方向与所述衬底(100)晶面的夹角为0°。
[0038]可选的，所述第一方向与所述第二方向平行。
[0039]可选的，所述静态随机存储器还包括:
[0040]第一传输晶体管，连接在所述位线和所述第一反相器的输出端之间，并且所述第一传输晶体管栅极与所述字线连接；
[0041]第二传输晶体管，连接在所述位线和所述第二反相器的输出端之间，并且所述第二传输晶体管栅极与所述字线连接；
[0042]所述第一传输晶体管的沟道长度和第二传输晶体管的沟道长度均位于第三方向，所述第三方向平行于(001)晶面，并且所述第三方向平行于所述衬底(110)晶面。
[0043]可选的，所述第一驱动晶体管、第一负载晶体管、第二驱动晶体管、第二负载晶体管、第一传输晶体管和第二传输晶体管位于矩形区域中，所述第三方向平行于所述矩形区域的其中一边。
[0044]可选的，所述第一驱动晶体管、第一负载晶体管、第二驱动晶体管、第二负载晶体管、第一传输晶体管和第二传输晶体管均为鳍式场效应晶体管。
[0045]可选的，所述第一驱动晶体管的栅极与所述第一负载晶体管的栅极连接；所述第二驱动晶体管的栅极与所述第二负载晶体管的栅极连接。
[0046]与现有技术相比，本发明的技术方案具有以下优点:
[0047]本发明的技术方案中，第一驱动晶体管和第二驱动晶体管的沟道长度均位于第一方向，所述第一方向平行于所述衬底(001)晶面，所述第一负载晶体管和第二负载晶体管的沟道长度均位于第二方向，所述第二方向平行于所述衬底(001)晶面。并且所述第一方向和所述第二方向中，至少一个方向与所述衬底(100)晶面的夹角为0°?22°。此时符合下述两个条件的至少其中之一:
[0048]条件一、第一方向与所述衬底(100)晶面的夹角为0°，第一驱动晶体管的电流驱动能力与第一传榆晶体管的电流驱动能力的比率β可提高至1.05:1以上，同理第二驱动晶体管的电流驱动能力与第二传榆晶体管的电流驱动能力的比率β可提高至1.05:1以上，静态随机存储器单元的稳定性能提高，相应的静态随机存储器稳定性能提高，静态随机存储器的读噪声容限提高；
[0049]条件二、第二方向与所述衬底(100)晶面的夹角为0°，第一传榆晶体管的电流驱动能力与第一负载晶体管的电流驱动能力的比率、可提高至1.2:1以上，同理第二传榆晶体管的电流驱动能力与第二负载晶体管的电流驱动能力的比率、可提高至1.2:1以上，静态随机存储器单元的稳定性能提高，相应的静态随机存储器稳定性能提高，静态随机存储器的写噪声容限提高。
【附图说明】
[0050]图1是现有静态随机存储器的平面示意图；
[0051]图2是现有静态随机存储器的电路图；
[0052]图3是晶圆的平面示意图；
[0053]图4是NM0S晶体管和PM0S晶体管的沟道区长度分别平行于衬底(110)晶面和(100)晶面时的等效迁移率曲线图；
[0054]图5是本发明一实施例所提供的静态随机存储器平面示意图；
[0055]图6是本发明又一实施例所提供的静态随机存储器平面示意图；
[0056]图7至图8是本发明又一实施例所提供的静态随机存储器平面布局示意图；
[0057]图9至图10是本发明又一实施例所提供的静态随机存储器平面布局示意图。
【具体实施方式】
[0058]正如【背景技术】所述，现有静态随机存储器的性能不佳。现有静态随机存储器的平面布局图如图1所示。其包括六个晶体管(均未标注)，图1所示平面布局图显示六个晶体管的有源区(未标注)及栅极。通常静态随机存储器存储单元包括第一驱动晶体管、第一负载晶体管、第二驱动晶体管和第二负载晶体管，由图1可知静态随机存储器存储单元位于矩形虚线框所包围区域。
[0059]需要特别说明的是，为了标注的清晰，本说明书的各附图中，在标注各栅极时，将引线从栅极层的其中一个位置引出。但是本领域技术人员应当理解，位于不同有源区上方的栅极层为不同栅极，即各栅极实际上是栅极层的其中一部分。例如图1中，栅极D11和栅极U11属于同一栅极层(未标注)，所述栅极层中，位于第一