同步动态随机存储器sdram的测试方法及装置的制造方法
【专利摘要】本发明提供了一种同步动态随机存储器SDRAM的测试方法及装置，其中，所述方法包括：获取对SDRAM的指定存储空间进行测试的测试策略，其中，所述SDRAM与现场可编程门阵列FPGA连接；根据所述测试策略对所述指定存储空间进行测试。采用本发明提供的上述技术方案，解决了相关技术中，无法预知SDRAM芯片的内部存储空间出错的问题，完成了对SDRAM中各个存储空间的测试，方便相关工作人员的定位和调试工作，提高了工作效率。
【专利说明】
同步动态随机存储器SDRAM的测试方法及装置
技术领域
[0001]本发明涉及通信领域，具体而言，涉及一种同步动态随机存储器(SynchronousDynamic Random Access Memory，简称为SDRAM)的测试方法及装置。
【背景技术】
[0002]近年来，随着现场可编程门阵列(Field Programable Gate Array，简称为FPGA)外挂SDRAM的应用场合越来越多，加上不同的FPGA厂商所支持SDRAM芯片参数的不同，以及各个SDRAM芯片厂商的参差不齐，每一块芯片的个体差异等等，往往在大规模使用时会带来问题的集中爆发，但相关技术中并没有提供能够在问题爆发前提前避免的方案。
[0003]另一方面，若在大规模的使用中，出现了 FPGA与SDRAM之间的数据交换错误，此时不能很快甄别出是FPGA的逻辑问题还是SDRAM芯片个体差异所导致的内部存储颗粒(存储空间)出错的问题，这就为定位和调试带来很多不便，并且，在某些应用场合，需要FPGA与外挂SDRAM芯片之间数据交换的准确，不能有任何误码，
[0004]针对相关技术中，无法预知SDRAM芯片的内部存储空间出错的问题，尚未提出有效的解决方案。
【发明内容】
[0005]为了解决上述技术问题，本发明提供了一种SDRAM的测试方法及装置。
[0006]根据本发明的一个方面，提供了一种SDRAM的测试方法，包括:获取对SDRAM的指定存储空间进行测试的测试策略，其中，所述SDRAM与现场可编程门阵列FPGA连接；根据所述测试策略对所述指定存储空间进行测试。
[0007]优选地，获取对SDRAM的指定存储空间进行测试的测试策略，包括:获取对所述指定存储空间进行测试所采用的测试数据；和/或获取所述指定存储空间对应的测试地址；和/或获取对所述指定存储空间进行测试所采用的测试方式。
[0008]优选地，根据所述测试策略对所述指定存储空间进行测试，包括:按照所述测试方式将所述测试数据写入到所述测试地址所对应的指定存储空间。
[0009]优选地，根据所述测试策略对所述指定存储空间进行测试之后，还包括:从所述指定存储空间读取所述测试数据；对读取到的所述测试数据进行校验，其中，在校验通过时，判定所述指定存储空间连接的地址线和/或所述指定存储空间连接的数据线均无误。
[0010]优选地，对读取到的所述测试数据进行校验之后，还包括:在校验未通过时，存储所述读取到的测试数据、所述测试数据进行测试的测试地址、写入到所述指定存储空间的测试数据。
[0011]优选地，获取对SDRAM的指定存储空间进行测试的测试策略之前，还包括:根据用户输入的配置参数确定所述测试策略。
[0012]根据本发明的另一个方面，还提供了一种同步动态随机存储器SDRAM的测试装置，包括:获取模块，用于获取对SDRAM的指定存储空间进行测试的测试策略，其中，所述SDRAM与现场可编程门阵列FPGA连接；测试模块，用于根据所述测试策略对所述指定存储空间进行测试。
[0013]优选地，所述获取模块，还用于获取对所述指定存储空间进行测试所采用的测试数据；和/或获取所述指定存储空间对应的测试地址；和/或获取对所述指定存储空间进行测试所采用的测试方式。
[0014]优选地，所述测试模块，包括:写入单元，用于按照所述测试方式将所述测试数据写入到所述测试地址所对应的指定存储空间。
[0015]优选地，所述装置还包括:读取模块，用于从所述指定存储空间读取所述测试数据；校验模块，用于对读取到的所述测试数据进行校验，其中，在校验通过时，判定所述指定存储空间连接的地址线和/或所述指定存储空间连接的数据线均无误。
[0016]通过本发明，采用根据获取到的测试策略对SDRAM的指定存储空间的指定测试空间进行测试的技术方案，解决了相关技术中，无法预知SDRAM芯片的内部存储空间出错的问题，完成了对SDRAM中各个存储空间的测试，方便相关工作人员的定位和调试工作，提高了工作效率。
【附图说明】
[0017]此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中:
[0018]图1是根据本发明实施例的SDRAM的测试方法的流程图；
[0019]图2是根据本发明实施例的SDRAM的测量方法的流程图；
[0020]图3是根据本发明实施例的SDRAM的测量模式的细节流程图；
[0021]图4为根据本发明实施例的SDRAM的测试装置的结构框图；
[0022]图5为根据本发明实施例的SDRAM的测试装置的另一结构框图；
[0023]图6是根据本发明实施例的测量装置的结构示意图。
【具体实施方式】
[0024]下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
[0025]本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
[0026]为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
[0027]在本实施例中提供了一种SDRAM的测试方法，图1是根据本发明实施例的SDRAM的测试方法的流程图，如图1所示，包括以下步骤:
[0028]步骤S102，获取对SDRAM的指定存储空间进行测试的测试策略，其中，上述SDRAM与FPGA连接；
[0029]步骤S104，根据上述测试策略对上述指定存储空间进行测试。
[0030]通过上述各个步骤，能够根据获取到的测试策略对与FPGA连接的SDRAM的指定存储空间进行测试(也可以按照顺序对SDRAM的存储空间进行测试)，解决了相关技术中，无法预知SDRAM芯片的内部存储空间出错的问题，完成了对SDRAM中各个存储空间的全方位多角度的测试，方便相关工作人员的定位和调试工作，提高了工作效率。
[0031]在具体实施过程中，上述步骤S102可以通过以下过程实现:获取对上述指定存储空间进行测试所采用的测试数据；和/或获取上述指定存储空间对应的测试地址；和/或获取对上述指定存储空间进行测试所采用的测试方式，也就是说，步骤S102中，在对SDRAM的指定存储空间进行测试之前，需要获取到上述测试数据，测试地址以及测试方式，即按照上述测试方式将上述测试数据写入到上述测试地址所对应的指定存储空间。
[0032]可选地，在执行步骤S104所体现的技术方案之后，还可以执行以下技术方案:从上述指定存储空间读取上述测试数据；对读取到的上述测试数据进行校验，其中，在校验通过时，判定上述指定存储空间连接的地址线和/或上述指定存储空间连接的数据线均无误，在校验不通过时，则可以获取校验错误的数据、校验错误的数据对应的地址，以及校验错误数据对应的正确数据，进而存储上述读取到的测试数据、上述测试数据进行测试的测试地址、写入到上述指定存储空间的测试数据。
[0033]需要说明的是，上述测试策略中的参数是根据用户输入的配置参数所确定的，用户可以根据需要和实际情况配置参数，并且，上述指定内容存储空间可以是发生误码等问题时，通过手动输入对上述已经发生误码的存储空间。
[0034]为了更好的理解上述SDRAM的测试流程，以下结合示例进行说明，但不用于限定本发明实施例的保护方案，如下所示:
[0035]图2是根据本发明实施例的SDRAM的测量方法的流程图，如图2所示:
[0036]步骤S201 =SDRAM芯片准备好，或者配置重新测试时，进入测试流程。
[0037]步骤S203:考虑到对于测试过程中必须使用一种测试算法，故该步骤必须执行，不能省略，使用哪种测试算法由用户配置产生。
[0038]步骤S205:步骤S203执行完成后检查用户是否配置了其他测试算法，如有，则继续进行测试，没有则进入到S209。
[0039]步骤S207:执行用户配置的其他测试算法(包括测试模式2-测试模式η)。
[0040]步骤S209:在以上步骤完成对整片SDRAM的地址测试后，根据数据校验模块的校验结果判断是否有错误，并把出错的地址/数据，以及对应的正确数据存储下来。
[0041 ] 步骤S211: SDRAM测试结束.
[0042]图3是根据本发明实施例的SDRAM的测量模式的细节流程图，如图3所示:
[0043]步骤S301:测试模式初始化。
[0044]步骤S303:读取配置信息，如测试地址，测试数据和测试方式等。
[0045]步骤S305:测试数据生成模块准备测试数据和地址信息。
[0046]步骤S307:根据相关配置信息对于SDRAM进行写操作。
[0047]步骤S309:测试数据校验模块对于SDRAM进行读操作，检验返回的数据是否正确，并将结果存储。
[0048]步骤S311:测试模式结束。
[0049]在本实施例中还提供了一种SDRAM的测试装置，应用于FPGA中，用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述，下面对该装置中涉及到的模块进行说明。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。图4为根据本发明实施例的SDRAM的测试装置的结构框图。如图4所示，该装置包括:
[0050]获取模块40，用于获取对SDRAM的指定存储空间进行测试的测试策略，其中，上述SDRAM与现场可编程门阵列FPGA连接；
[0051]测试模块42，用于根据上述测试策略对上述指定存储空间进行测试。
[0052]通过上述各个模块的综合作用，根据获取到的测试策略对与FPGA连接的SDRAM的指定存储空间进行测试(也可以按照顺序对SDRAM的存储空间进行测试)，解决了相关技术中，无法预知SDRAM芯片的内部存储空间出错的问题，完成了对SDRAM中各个存储空间的全方位多角度的测试，方便相关工作人员的定位和调试工作，提高了工作效率。
[0053]其中，获取模块40，还用于获取对上述指定存储空间进行测试所采用的测试数据；和/或获取上述指定存储空间对应的测试地址；和/或获取对上述指定存储空间进行测试所采用的测试方式。
[0054]图5为根据本发明实施例的SDRAM的测试装置的另一结构框图，如图5所示，测试模块42，包括:写入单元420，用于按照上述测试方式将上述测试数据写入到上述测试地址所对应的指定存储空间。
[0055]可选地，上述装置还包括:读取模块44，用于从上述指定存储空间读取上述测试数据；校验模块46，与读取模块44连接，用于对读取到的上述测试数据进行校验，其中，在校验通过时，判定上述指定存储空间连接的地址线和/或上述指定存储空间连接的数据线均无误。
[0056]另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
[0057]通过位于FPGA的SDRAM的测试装置来产生各种测试方案以达到测试两种芯片之间的地址线，数据线是否有断线，地址/数据线在高频率翻转，颗粒的数据保持能力以及临近颗粒的偶联关系上是否会产生误码的目的，采用本发明实施例提供的上述技术方案，在出现误码时能够很快定位，方便调试，达到提高工作效率的目的，实现了对外挂芯片(SDRAM)高强度，全方位，多角度的测试。
[0058]综上所述，本发明实施例提供的是一种基于对FPGA外挂SDRAM存储器内部颗粒(存储空间)进行测试的装置，该装置提供几种测试算法可分别配置是否使能，顺序执行，在颗粒测试完成后可以对输出结果进行存储，同时可以输出每种对应测试方法校验出错的数据，地址以及对应的正确数据。
[0059]为了更好的理解上述SDRAM的测试装置，本发明实施例从另外角度提供了另一种SDRAM的测试装置，主要由以下几个部分组成:
[0060]图6是根据本发明实施例的测量装置的结构示意图，如图6所示，包括:测试数据生成模块60，测试数据校验模块62，错误数据/地址存储模块64，配置模块66。
[0061]其中，测试数据生成模块60根据用户配置参数产生一系列的测试算法，这些算法可用于判断地址线是否有断线，地址线/数据线在高频率翻转时的稳定性，颗粒存储数据的保持能力，临近颗粒之间的偶联关系，以及对整个芯片颗粒的全覆盖测试。测试数据校验模块62根据对SDRAM读回来的数据进行对应的算法校验，并给出校验结果。错误数据/地址存储模块64用来存储校验出错时的数据，地址以及对应的正确数据，方便定位是哪一块颗粒出了问题。配置模块66完成校验算法的是否使能，算法间是否顺序执行以及是否进行手动校验的配置工作。
[0062]由上面分析可知，本发明实施例提及的SDRAM的测试装置主要具有以下几个方面的优势:1、只需要在FPGA内部占用不多的资源就能实现上述的全部功能，另外该装置不区分FPGA厂商，可用于任意厂商的芯片上面，对任意厂商的SDRAM芯片依然适用。2、该测试算法产生的读写数据可与正常的数据通路使用同一套外挂读写控制器接口，不需要额外开发接口。3、使用该测试算法中的一种可以完成用户需要的某种特定测试，方便用户定制。4、用户可以通过配置在不需要时，完全屏蔽该装置的功能。5、在出现误码时可以通过手动模式完成快速定位。
[0063]综上所述，本发明实施例达到了以下技术效果:解决了相关技术中，无法预知SDRAM芯片的内部存储空间出错的问题，完成了对SDRAM中各个存储空间的全方位多角度的测试，方便相关工作人员的定位和调试工作，提高了工作效率。
[0064]在另外一个实施例中，还提供了一种软件，该软件用于执行上述实施例及优选实施方式中描述的技术方案。
[0065]在另外一个实施例中，还提供了一种存储介质，该存储介质中存储有上述软件，该存储介质包括但不限于:光盘、软盘、硬盘、可擦写存储器等。
[0066]需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的对象在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0067]显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
[0068]以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种同步动态随机存储器SDRAM的测试方法，其特征在于，包括: 获取对SDRAM的指定存储空间进行测试的测试策略，其中，所述SDRAM与现场可编程门阵列FPGA连接； 根据所述测试策略对所述指定存储空间进行测试。2.根据权利要求1所述的方法，其特征在于，获取对SDRAM的指定存储空间进行测试的测试策略，包括: 获取对所述指定存储空间进行测试所采用的测试数据；和/或 获取所述指定存储空间对应的测试地址；和/或 获取对所述指定存储空间进行测试所采用的测试方式。3.根据权利要求2所述的方法，其特征在于，根据所述测试策略对所述指定存储空间进行测试，包括: 按照所述测试方式将所述测试数据写入到所述测试地址所对应的指定存储空间。4.根据权利要求3所述的方法，其特征在于，根据所述测试策略对所述指定存储空间进行测试之后，还包括: 从所述指定存储空间读取所述测试数据； 对读取到的所述测试数据进行校验，其中，在校验通过时，判定所述指定存储空间连接的地址线和/或所述指定存储空间连接的数据线均无误。5.根据权利要求4所述的方法，其特征在于，对读取到的所述测试数据进行校验之后，还包括: 在校验未通过时，存储所述读取到的测试数据、所述测试数据进行测试的测试地址、写入到所述指定存储空间的测试数据。6.根据权利要求1所述的方法，其特征在于，获取对SDRAM的指定存储空间进行测试的测试策略之前，还包括: 根据用户输入的配置参数确定所述测试策略。7.一种同步动态随机存储器SDRAM的测试装置，其特征在于，包括: 获取模块，用于获取对SDRAM的指定存储空间进行测试的测试策略，其中，所述SDRAM与现场可编程门阵列FPGA连接； 测试模块，用于根据所述测试策略对所述指定存储空间进行测试。8.根据权利要求7所述的装置，其特征在于，所述获取模块，还用于获取对所述指定存储空间进行测试所采用的测试数据；和/或获取所述指定存储空间对应的测试地址；和/或获取对所述指定存储空间进行测试所采用的测试方式。9.根据权利要求8所述的装置，其特征在于，所述测试模块，包括: 写入单元，用于按照所述测试方式将所述测试数据写入到所述测试地址所对应的指定存储空间。10.根据权利要求9所述的装置，其特征在于，所述装置还包括: 读取模块，用于从所述指定存储空间读取所述测试数据； 校验模块，用于对读取到的所述测试数据进行校验，其中，在校验通过时，判定所述指定存储空间连接的地址线和/或所述指定存储空间连接的数据线均无误。
【文档编号】G11C29/08GK105989897SQ201510098495
【公开日】2016年10月5日
【申请日】2015年3月5日
【发明人】郭欣
【申请人】中兴通讯股份有限公司