一种适用于静态随机存储器的写复制电路的制作方法
【技术领域】
[0001]本发明涉及静态随机存储器设计领域，具体为一种适用于静态随机存储器的写复制电路。
【背景技术】
[0002]静态随机存储器作为集成电路中的重要的存储元件，由于其高性能，高可靠性，低功耗等优点被广泛的应用于高性能计算器系统(CPU)，片上系统(SOC)，手持设备等计算领域。
[0003]随着工艺技术的不断演进，半导体器件尺寸的不断缩小，本地和全局的工艺偏差，对集成电路的性能，可靠性造成的影响越来越大。为了克服这种影响，一些对工艺电压温度(PVT)不敏感的片上自适应技术近年来得到了广泛的研究与应用。通过在片上增加复制电路，来跟踪PVT环境变化对整个芯片性能，可靠性的影响，并反馈给控制系统，调整电路中某些关键参数，使芯片工作在当前PVT环境下所能达到的性能和可靠性最佳的状态。
[0004]写复制电路就是这样一种应用于静态随机存储器中，用来跟踪不同PVT环境下，产生正常写操作时能够可靠，快速完成对存储单元写访问所需要的字线脉冲宽度的一种技术。如图3的传统写复制单元设计原理图所示。该单元300包括交叉耦合的反相器301、302，匪OS传输门303、304以及反相器305。该写复制单元模拟正常写操作时的一个存储单元。在保持模式时，复制字线134为低，匪OS传输门303关断；复制字线反310为高，NMOS传输门304打开，写复制单元数据313被写入“O”，写复制单元数据反312被写入“I”，写结束反信号137为高。在写操作时，复制字线反310为低，NMOS传输门304关断;复制字线134为高，匪OS传输门303打开，写复制单元数据反312被写入“O”，写复制单元数据313被写入“I”，写结束反信号137为低有效。从复制字线134的上升沿，到写结束反信号137的下将沿的延时，即为正常写操作所需要的自定时时间。该写复制单元300只模拟了正常写操作时的字线，并没有模拟正常写操作时的位线及写驱动器，且写操作时为单端写操作，因此不够精准。
【发明内容】
[0005]针对现有技术中存在的问题，本发明提供一种适用于静态随机存储器的写复制电路，通过模拟正常写操作时对存储单元的写操作，为静态随机存储器在不同工艺电压温度下的写操作提供精确的自定时。
[0006]本发明是通过以下技术方案来实现:
[0007]—种适用于静态随机存储器的写复制电路，包括行译码器、存储阵列、复制位线负载、控制电路与预译码器，复制字线负载、写复制单元、灵敏放大器及写驱动器、写复制驱动器和状态机;行译码器通过多条字线WLs连接存储阵列和复制位线负载;存储阵列通过多条位线BLs连接复制字线负载，灵敏放大器及写驱动器;复制位线负载通过复制位线和复制位线反DBL&DBL_N连接写复制单元和写复制驱动器;控制电路与预译码器通过写开始信号WR_START连接状态机和写复制驱动器;控制电路与预译码器的输入端连接地址和写使能/时钟;复制字线负载通过复制字线DWL连接状态机、写复制单元和写复制驱动器;写复制单元通过写结束反信号WR_DONE_N和复位信号RST连接状态机;灵敏放大器及写驱动器通过输入输出电路连接写数据和读数据信号;状态机通过字线使能WL_EN连接行译码器。
[0008]优选的，所述写复制单元用于模拟正常写操作时被改写的存储阵列中的存储单元;接收状态机所产生的复制字线信号，在写复制驱动器的驱动下，模拟正常写操作时写驱动器改写存储阵列中的存储单元的过程，并在写复制单元被改写结束时为状态机提供写结束反信号。
[0009]优选的，所述的写复制单元由交叉耦合的第一、二反相器，写结束驱动反相器，负载反相器，第一、二 NMOS传输管，第一、二复位NMOS晶体管组成;第一 NMOS传输管和第一复位NMOS晶体管的漏端分别经写复制单元数据反与第一反相器，负载反相器的输入和第二连接反相器的输出连接;第二 NMOS传输管和第二复位匪OS晶体管的漏端分别经写复制单元数据与第二反相器，写结束驱动反相器的输入和第一反相器的输出连接；写结束驱动反相器的输出端接写结束反信号;第一、二 NMOS传输管的栅端分别连接复制字线;第一 NMOS传输管的源端连接复制位线反;第二 NMOS传输管的源端连接复制位线;第一、二复位NMOS晶体管的栅端分别连接复位信号；第一复位NMOS晶体管的源连接电源电压；第二复位NMOS晶体管的源端接地。
[0010]优选的，所述写复制驱动器用于模拟正常写操作时的写驱动器，在写开始信号到来时，改写复制位线，并在复制字线到来时，改写写复制单元。
[0011]优选的，所述写复制驱动器包括第三反相器和第一、二三态反相器;第三反相器的输入接写开始信号，输出接第一三态反相器的输入;第一三态反相器的使能端接电源电压，输出接复制位线;第二三态反相器的输入接写开始信号，使能端接电源电压，输出接复制位线反。
[0012]优选的，所述状态机用于为写复制单元提供复制字线，为正常写操作提供字线使能;在写开始信号到来时，产生复制字线和字线使能信号；在模拟写操作完成时，由写结束反信号复位状态机，将复制字线和字线使能信号关断，从而产生正常写操作所需要的字线自定时时间。
[0013]优选的，所述状态机由交叉耦合的第四、五反相器，以及第六、七、八、九反相器，第一、二NMOS晶体管和两输入与非门组成；其中交叉耦合的第四、五反相器，第六、七反相器，以及第一、二 NMOS晶体管构成RS触发器;两输入与非门的一个输入端连接写开始信号，另一个输入端分别与第四反相器的输出端、第五反相器的输入端和第二匪OS晶体管的漏端连接，输出端连接第八、九反相器的输入端;第八反相器的输出端连接复制字线信号;第九反相器的输出端连接字线使能信号；第六反相器的输入端连接写开始信号，输出端经复位信号连接第一匪OS晶体管的栅端;第一WOS晶体管的漏端分别连接第四反相器的输入端、第五反相器的输出端，源端接地;第七反相器的输入端连接写结束反信号，输出端经写结束信号连接第二 NMOS晶体管的栅端;第二 NMOS晶体管的源端接地。
[0014]与现有技术相比，本发明具有以下有益的技术效果:
[0015]本发明通过复制位线负载、复制字线负载分别模拟正常位线和字线的负载。写复制单元模拟正常写操作时被改写的存储单元，接收状态机所产生的复制字线信号，在写复制驱动器的驱动下，模拟正常写操作时写驱动器改写存储单元的过程，并在写复制单元被改写结束时为状态机提供写结束反信号。写复制驱动器模拟正常写操作时的写驱动器，在写开始信号到来时，改写复制位线，并在复制字线到来时，改写写复制单元。状态机为写复制单元提供复制字线，为正常写操作提供字线使能。在写操作开始信号到来时，产生复制字线和字线使能信号;在模拟写操作完成时，由写结束反信号复位状态机，并将复制字线和字线使能信号关断，从而产生正常写操作所需要的字线自定时时间。本发明通过增加的写复制驱动器，模拟了正常写操作时写驱动器驱动位线，改写存储单元的过程;且写操作为双端写，与正常写存储单元操作更加匹配。相比现有技术，本发明写操作时的字线自定时时间减小了15% ο
【附图说明】
[0016]图1为本发明实例中所述静态随机存储器的一个典型数据通路示意图。
[0017]图2为本发明实例中所述的静态随机存储器的写复制电路示意图。
[0018]图3为现有技术中写复制单元结构原理图。
[0019]图4为本发明实例中所述的写复制单元电路结构原理图。
[0020]图5为本发明实例中所述的复制位线选择器与复制写驱动器电路结构原理图。
[0021 ]图6为本发明实例中所述的状态机电路结构原理图。
【具体实施方式】
[0022]下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
[0023]如图1所示，静态随机存储器的一个典型数据通路实例。该数据通路包括预充电电路，存储单元，灵敏放大器和写驱动器。
[0024]预充电电路由PMOS晶体管12，13，15构成。存储单元由