专利名称：与电路一体化的光接收器件及其制造方法
技术领域：
本发明涉及与电路一体化的光接收器件，其中将接收的光线转换为电信号的光电二极管和处理转换的信号的集成电路提供在同一个硅衬底上，并且涉及与电路一体化的光接收器件的制造方法。
与电路一体化的光接收器件主要用在光拾取器(optical pickup)中。例如，与电路一体化的光接收器件检测焦点误差信号，进而将半导体激光器的光达到磁盘上的焦点。此外，器件检测径向误差信号，进而用于使激光达到磁盘(轨迹)上的凹坑。近来，光拾取器用在发展越来越快的CD-ROM或DVD-ROM驱动器等中。需要一种能够用在这种光拾取器中的高速和高性能的与电路一体化的光接收器件。
图10示出了具有分离光电二极管结构的常规与电路一体化的光接收器件500(日本专利公开No．2731115)。显示在图10中的分离光电二极管结构的特点为提供N型埋置扩散层103和P型扩散层109以减少低响应的扩散电流。半导体衬底101由P型<111>40Ωcm制成，以减小结电容。这种材料的使用导致耗尽层扩展，造成具有低迁移率的扩散载流子移动的距离减小。为此，提高了光电二极管的响应。器件500的光电二极管部分获得了约30MHz的fc(-3dB)的响应。
作为抗反射膜的氮化硅膜111进一步提供在P型扩散层109上。由此相对于用于CD-ROM约780nm的激光波长，降低了器件500的反射率。
在与电路一体化的光接收器件500的集成电路部分中，使用PN结隔离区将元件相互隔离。用离子注入将砷(As+)和硼(B+)分别注入到发射极和基极内。所得NPN晶体管的fTmax约3GHz。器件500的集成电路部分得到约20MHz的响应。
下面参考图11A到11H介绍与电路一体化的光接收器件500的制造工艺。
如图11A所示，在P型<111>40Ωcm的衬底101上，P型埋置扩散层102提供在隔离区和分离光电二极管的区域内。为了提高分离光电二极管的响应，N型埋置扩散层103提供在光电二极管部分内。N型埋置扩散层103提供在NPN晶体管部分内。N型外延层104提供在埋置扩散层102和103上。
接下来，如图11B所示，形成P型扩散层105、垂直PNP(V-PNP)晶体管的基极区(未示出)、以及NPN晶体管部分的集电极补偿扩散层106。
接下来，如图11C所示，进行硼离子注入形成NPN晶体管的基极区(内部基极区107和外部基极区108)、V-PNP晶体管的发射区(未示出)、以及P型扩散层109，以提高分离光电二极管的响应。
接着，如图11D所示，通过砷离子注入形成NPN晶体管的发射区110。
之后，如图11E所示，从分离光电二极管的光接收区除去场硅氧化膜。通过CVD在分离光电二极管的光接收区上形成氮化硅膜111。以此方式，可以得到具有预定厚度的抗反射膜。
随后，如图11F所示，腐蚀接触部分的硅氧化膜。然后通过溅射形成由AlSi制成的第一层导体112A。通过干腐蚀形成导体部分112。此时，没有腐蚀分离光电二极管的光接收区上存在的部分AlSi。原因如下。干腐蚀减少了作为抗反射膜的氮化硅膜111。在干腐蚀期间产生的等离子体损伤了光电二极管，降低了光电二极管的泄漏特性。
接下来，形成层间绝缘膜113，在集成电路中形成通孔。通过腐蚀除去形成在光电二极管上的层间绝缘膜113。如图11G所示，通过溅射形成AlSi膜，然后构图(pattern)形成第二层导体114，同时从光电二极管的光接收区除去AlSi膜。
最后，如图11H所示，通过湿腐蚀腐蚀由AlSi膜制成的第二层导体114和分离光电二极管部分(第一层导体112A和第二层导体114)。干腐蚀会减少作为抗反射膜的氮化硅膜111，并且降低了光电二极管的泄漏特性。此后，形成覆盖绝缘膜115。
由此，得到了图10中所示的与电路一体化的光接收器件500。近来，需要一种高速的与电路一体化的光接收器件。进行了尝试以获得高速分离光电二极管和高速集成电路。
要得到高速分离光电二极管，需要降低时间常数CR。具体地，需要降低光电二极管的电容Cpd或串联电阻Rs。
日本特许公开No．10-107243提出了一种图12所示的光电二极管的示例结构。这种结构仅在实际上接收来自半导体激光器的激光的部分上形成N型埋置扩散层103。所述光电二极管的结面积减少，因此结电容也减少，同时由于图10所示结构保持了提高的响应。此时，在接收光的区域中，在P型扩散层109和N型外延层104之间存在一个结。为此，需要使用硅热氧化膜116作为抗反射膜。如果沉积膜通过CVD等方法直接形成在硅膜上，那么设置在表面部分的P型扩散层109和N型外延层104之间的结上存在一个增加的泄漏电流。为避免之，形成硅氧化膜116。
每个晶体管需要更快以得到高速集成电路。例如，对于NPN晶体管，有效的方式是减小发射极和基极之间的电容。为此，需要降低发射极和基极的杂质浓度，或者需要减少发射极和基极的面积。然而，前一个策略不可行，是由于载流子注入效率降低，并且由此降低了电流放大系数(hFE)。
要减少发射极和基极的面积，尝试开发一种刻蚀技术，以便尽可能地减小掩模的对准余量。也采取了结构措施，以使发射极和基极之间的面积最小。例如，使用掺有例如砷的N型半导体的多晶硅作为发射极扩散源(多晶硅发射极)或电极。在该技术中，发射极扩散区和接触的对准余量都不必要。因此可以减小发射极和基极之间的面积，由此减小了发射极和基极之间的电容。
使用多晶硅发射极还允许浅发射极扩散区和基极扩散区的形成。也可以减小基极的宽度，由此得到了高速光电二极管。
使用多晶硅发射极还可以有效地减小基极和集电极之间的电容。发射极面积减小导致基极面积减少。
为了隔离，可使用LOCOS(硅的局部氧化)。该技术能够形成减少基极和集电极之间电容的壁形基极结构。也可以减小集电极和衬底之间的电容。
使用以上介绍的多晶硅发射极可以将NPN晶体管的fTmax由约3GHz(常规的NPN晶体管)提高到约6GHz。
以上介绍的高速与电路一体化的光接收器件存在许多问题，其中显示在图12中的分离光电二极管和具有多晶硅发射极的高速集成电路以及LOCOS形成在同一衬底上。
问题分为两组，即问题A和B。问题A与在分离光电二极管上形成的抗反射膜有关，问题B与隔离的LOCOS有关。问题A包括以下不足A1．降低了晶体管的成品率；A2．由于整个(through)氧化膜厚度的变化造成晶体管特性变化；以及A3．减少了抗反射膜(反射率增加并且变化增加)
下面介绍这些问题。
A1．降低了晶体管的成品率当作为抗反射膜的沉积膜通过CVD等方法形成在P型扩散层109和N型外延层104之间的结上和分离光电二极管的光接收表面上时，图12中所示的分离光电二极管在它的光接收表面处存在一个增加的泄漏电流。为此，需要使用硅热氧化116作为抗反射膜。为此，形成掺有如砷等N型半导体的多晶硅；此后通过进行适当的热处理得到发射极扩散区；以及进行热氧化。然而，现已发现由于晶体缺陷造成晶体管的成品率降低。
A2．由于整个氧化膜厚度的变化造成晶体管特性变化通过离子注入穿过氧化膜(整个氧化膜)形成NPN晶体管的内部基极区。整个氧化膜的厚度差异导致注入离子杂质浓度的不均匀剖面。当在光电二极管上形成抗反射膜之后形成内部基极区时，由于形成抗反射膜时预处理和腐蚀造成内部基极区上的整个氧化膜减少。这产生膜厚度变化，即内部基极区的浓度剖面变化，导致晶体管特性变化。为此，可以在形成抗反射膜之后形成整个氧化膜。由于需要除去和氧化预先形成的硅氧化膜，即增加了工序，因此造成制造成本增加。
A3．减少了抗反射膜(反射率增加并且变化增加)当使用多晶硅发射极时，阻挡金属需要提供在用做实际导体材料的AlSi和多晶硅之间。TiW等可用做阻挡金属。通常通过溅射和腐蚀同时形成阻挡金属和导体(多导体层的第一层)。阻挡金属的腐蚀是干腐蚀。当用于小尺寸IC需要减少导体宽度时，优选通过干腐蚀构图。然而，通过干腐蚀腐蚀已有预定厚度的抗反射膜。由此削弱了设计具有最低值的反射率，反射率的变化变得很显著。此外，由于干腐蚀中产生等离子体造成的损伤导致泄漏电流增加。
B．由于隔离的LOCOS工艺造成串音特性(cross-talk characteristics)以下面的方式形成隔离扩散层5(图13C)。通常，如图13A所示形成确定有源区的氮化硅膜7。然后将硼离子注入到将作为隔离扩散层5的区域内。通过LOCOS将硼离子进一步向下扩散，如图13C所示。对将元件相互隔离的所有区域进行LOCOS(下文称做LOCOS隔离)。在进行了LOCOS的区域和没有进行LOCOS的区域之间的界面产生一工艺过程(所述工艺在下文中称作LOCOS工艺)。
因此，LOCOS工艺在分离光电二极管的分离部分处进行，如图14所示。LOCOS工艺使入射光散射，由此分离光电二极管不能接收均匀的入射光。这导致串音特性变坏。
当使用多晶硅发射极和LOCOS隔离在同一衬底上形成高速集成电路和高速分离光电二极管时，可以解决以上介绍的问题。
根据本发明的一个方面，与电路一体化的光接收器件包括集成电路和光电二极管。集成电路和光电二极管形成在同一半导体衬底上。集成电路包括以多晶硅作为发射极扩散源和电极的晶体管。使用局部氧化将包括在集成电路中的元件相互隔离。
在本发明的一个实施例中，半导体衬底包括第一导电类型的半导体衬底。光电二极管包括形成在第一导电类型的半导体衬底上的第二导电类型的第一半导体层以及将第二导电类型的第一半导体层分为多个第二导电类型的半导体层的第一导电类型的半导体层。光电二极管包括使用第二导电类型的第一半导体层和第一导电类型的半导体层检测光信号的多个分离光电二极管。多个分离光电二极管的光接收区和第一导电类型的半导体层表面受到局部氧化。
在本发明的一个实施例中，半导体衬底包括第一导电类型的半导体衬底。光电二极管包括形成在第一导电类型的半导体衬底上的第二导电类型的第一半导体层以及将第二导电类型的第一半导体层分为多个第二导电类型的半导体层的第一导电类型的半导体层。光电二极管包括使用第二导电类型的第一半导体层和第一导电类型的半导体层检测光信号的多个分离光电二极管。多个分离光电二极管的光接收区和第一导电类型的半导体层表面不受到局部氧化。
在本发明的一个实施例中，抗反射膜形成在光电二极管的光接收区上。抗反射膜包括硅氧化膜。
在本发明的一个实施例中，抗反射膜还包括形成在硅氧化膜上的氮化硅膜。
根据本发明的另一方面，提供一种制造与电路一体化的光接收器件的方法，所述与电路一体化的光接收器件包括集成电路和光电二极管，其中集成电路和光电二极管形成在同一半导体衬底上。集成电路包括以多晶硅作为发射极扩散源和电极的晶体管。使用局部氧化将包括在集成电路中的元件相互隔离。半导体衬底包括第一导电类型的半导体衬底。光电二极管包括形成在第一导电类型的半导体衬底上的第二导电类型的第一半导体层以及将第二导电类型的第一半导体层分为多个第二导电类型的半导体层的第一导电类型的半导体层。光电二极管包括使用第二导电类型的第一半导体层和第一导电类型的半导体衬底检测光信号的多个分离光电二极管。方法包括以下工艺(a)通过局部氧化工艺隔离包括在光电二极管中的元件；以及(b)使用多晶硅形成晶体管。
在本发明的一个实施例中，多个分离光电二极管包括第一分离光电二极管和第二分离光电二极管，抗反射膜形成在第一分离光电二极管的光接收区和第二分离光电二极管的光接收区上。抗反射膜包括第一硅氧化膜。该方法还包括以下工艺(c)在多个分离光电二极管的光接收区上形成抗反射膜，其中在工艺(b)之前进行工艺(c)。
在本发明的一个实施例中，抗反射膜还包括形成在第一硅氧化膜上的氮化硅膜。
在本发明的一个实施例中，该方法还包括以下工艺(d)在集成电路中形成晶体管的内部基极区，其中在工艺(a)之后进行工艺(d)。
在本发明的一个实施例中，对多个分离光电二极管的光接收区和第一导电类型的半导体层的光接收区进行局部氧化。该方法还包括以下工艺(e)在集成电路中形成晶体管的内部基极区。
在本发明的一个实施例中，该方法还包括以下工艺(f)在集成电路中形成晶体管的内部基极区，其中在工艺(a)之后进行工艺(f)。
在本发明的一个实施例中，对多个分离光电二极管的光接收区和第一导电类型的半导体层的光接收区进行局部氧化。为多个分离光电二极管的光接收区形成抗反射膜。抗反射膜包括第一硅氧化膜。抗反射膜还包括形成在硅氧化膜上的氮化硅膜。该方法还包括以下工艺(g)在多个分离光电二极管的光接收区上形成第二硅氧化膜。
在本发明的一个实施例中，工艺(c)包括同时形成第一硅氧化膜和整个氧化膜的工艺，整个氧化膜用于形成晶体管的内部基极区。
在本发明的一个实施例中，第一硅氧化膜的厚度从约10nm到约40nm。
在本发明的一个实施例中，抗反射膜还包括形成在第一硅氧化膜上的氮化硅膜。该方法还包括同时形成第一氮化硅膜和第二氮化硅膜，第二氮化硅膜形成在集成电路的电容器部分的氮化硅膜上。
在本发明的一个实施例中，抗反射膜还包括形成在第一硅氧化膜上的氮化硅膜。该方法还包括以下工艺(h)在氮化硅膜上形成第二硅氧化膜，第二硅氧化膜保护氮化硅膜。
在本发明的一个实施例中，该方法还包括以下工艺(i)在所有的干腐蚀工艺之后腐蚀第二硅氧化膜。
在本发明的一个实施例中，该方法还包括以下工艺(j)腐蚀覆盖绝缘膜。在工艺(i)之后进行工艺(i)。
在本发明的一个实施例中，半导体衬底包括具有高电阻率的第一导电类型的半导体。
在本发明的一个实施例中，半导体衬底包括具有低电阻率的第一导电类型的半导体衬底；以及具有高电阻率的第一导电类型的外延层，第一导电类型的外延层形成在第一导电类型的半导体衬底上。
由此，这里介绍的本发明提供了(1)使用多晶硅发射极和LOCOS隔离的高速集成电路和高速分离光电二极管形成在同一衬底上的与电路一体化的光接收器件，及其制造方法；(2)具有满意晶体管成品率的与电路一体化的光接收器件，及其制造方法；(3)由整个氧化膜的厚度变化造成的晶体管特性变化范围窄的与电路一体化的光接收器件，及其制造方法；(4)抗反射膜的厚度优化地设计以降低反射率并且反射率变化减小的与电路一体化的光接收器件，及其制造方法；以及(5)具有满意的串音特性的与电路一体化的光接收器件，及其制造方法。
通过阅读和理解下面参考附图的详细说明，对于本领域的技术人员来说，本发明的这些和其它优点将变得很显然。
图1A示出了根据本发明例1的与电路一体化的光接收器件(包括分离光电二极管和NPN晶体管)的剖面图。
图1B示出了例1的与电路一体化的光接收器件的制造方法流程图。
图2A到2H示出了介绍例1的与电路一体化的光接收器件的制造方法的示意图。
图3A示出了波长λ=650nm时SiO2反射率的计算结果的曲线图。
图3B示出了波长λ=780nm时SiO2反射率的计算结果的曲线图。
图4A示出了根据本发明例2的与电路一体化的光接收器件(包括分离光电二极管和NPN晶体管)的剖面图。
图4B示出了例2的与电路一体化的光接收器件的制造方法流程图。
图5A到5D示出了介绍例2的与电路一体化的光接收器件的制造方法的示意图。
图6A示出了根据本发明例3的与电路一体化的光接收器件(包括分离光电二极管和NPN晶体管)的剖面图。
图6B示出了例3的与电路一体化的光接收器件的制造方法流程图。
图7A到7C示出了介绍例3的与电路一体化的光接收器件的制造方法的示意图。
图8A示出了根据本发明例4的与电路一体化的光接收器件(包括分离光电二极管和NPN晶体管)的剖面图。
图8B示出了例4的与电路一体化的光接收器件的制造方法流程图。
图9A到9C示出了介绍例4的与电路一体化的光接收器件的制造方法的示意图。
图10示出了常规的与电路一体化的光接收器件的剖面图。
图11A到11H示出了常规的与电路一体化的光接收器件的制造方法的示意图。
图12为说明减小结电容同时保持响应速度的扩散结构图。
图13A到13C示出了形成隔离扩散区和有源区的常规工艺图。
图14为说明由于LOCOS工艺光电二极管分离部分中串音特性变坏的示意图。
下面详细地介绍本发明的实施例。
(例1)图1A示出了根据本发明例1的与电路一体化的光接收器件100的剖面图。使用多晶硅16作为扩散源和电极形成NPN晶体管的发射极区15。为将集成电路部分上的元件相互隔离，进行局部氧化(也称做LOCOS)。在其上形成有集成电路的相同硅衬底上形成分离光电二极管。分离光电二极管具有扩散结构，从而增加了响应速度并降低了射频噪声。具体地，减小了具有慢响应的扩散电流分量，从而增加了响应速度。光电二极管的电容也降低(参见日本特许公开No．10-107243中的图12)。
在以上介绍的扩散结构的表面上形成抗反射膜以减少泄漏电流。为此，硅热氧化膜11(约26nm厚)形成在扩散结构的表面上，然后第一氮化硅膜12(约50nm厚)形成在硅热氧化膜11上。设计抗反射膜的厚度以获得相对于波长约780nm或650nm的实际激光的低反射率。
图1B示出了例1的与电路一体化的光接收器件的制造方法流程图。下面参考图1B和图2A-2H介绍与电路一体化的光接收器件的制造方法。如图2A所示，在P型半导体衬底1上，在将要作为隔离区的区域中形成P型埋置扩散层2。在分离光电二极管部和NPN晶体管部中形成N型埋置扩散层3。此后，在所得衬底1上生长N型外延层4。对于P型半导体衬底1，使用具有高电阻率(例如，约500Ωcm)的衬底以减小光电二极管的电容。此时，仅在P型埋置扩散层2的附近形成N型埋置扩散层3，以减小扩散电流分量。所得结构得到高速光电二极管(图1B，S101)。
接下来，如图2B所示，在外延层4上形成硅氧化膜6。然后在硅氧化膜6上形成氮化硅膜7。氮化硅膜7确定了随后的有源区。然后形成P型隔离扩散层5。
接下来，参考图2C，进行局部氧化(LOCOS)。腐蚀通过局部氧化没有被氧化的硅氧化膜6(S102)。最后，额外地形成硅氧化膜6A(几十纳米厚)，以得到具有预定厚度的整个氧化膜(S103)。通过离子注入穿过硅氧化膜6A形成垂直PNP晶体管的基极区(未示出)以及NPN晶体管的集电极补偿扩散层8和内部基极区9。此时，形成NPN晶体管的内部基极区9的同时形成分离光电二极管的P型扩散层10(S104)。
接下来，如图2D所示，形成硅热氧化膜11(约26nm厚)和第一氮化硅膜12(约50nm厚)，作为分离光电二极管的抗反射膜。通过CVD等在抗反射膜上形成硅氧化膜13，以防止由形成导体时的腐蚀造成的抗反射膜减少。形成硅热氧化膜11作为抗反射膜可以形成图12所示的光电二极管的扩散结构。然而，使用形成在硅热氧化膜11上的氮化硅膜12会减小光电二极管的反射率。第二氮化硅膜12A形成在集成电路中氮化硅膜电容器部分上(S105)。
设计以上介绍的膜的厚度以便相对于典型的光拾取器使用的约650nm或约780nm波长的半导体激光的反射率最低(参见图3A和3B)。从图3A和3B中可以看出，当硅热氧化膜11的厚度约10nm到约40nm时，反射率为约7％或以下。
形成NPN晶体管的内部基极区9之后形成分离光电二极管的抗反射膜(硅热氧化膜11)。为此，作为整个氧化膜的硅氧化膜6A不会受到由形成抗反射膜时进行的预处理或腐蚀引起的膜厚度变化的影响。此外，晶体管特性的变化不会增加。同时形成第一和第二氮化硅膜12和12A，由此避免了制造成本增加。
此外，如图2E所示，形成V-PNP晶体管的发射极区(未示出)和NPN晶体管的外部基极区14和多晶硅16。多晶硅16作为形成发射极区15时的扩散源和电极。通过注入法将砷离子注入到多晶硅16内并退火形成发射极区15(S106)。在形成发射极区15之前提供抗反射膜，由此防止了晶体管的成品率降低。
接下来，如图2F所示，形成接触孔之后构图第一层导体17，在所得结构的整个表面上形成如AlSi等的导电材料。对于第一层导体17的腐蚀，进行干腐蚀，以腐蚀阻挡金属(TiW)并减小导体17的宽度。此时，形成硅氧化膜13(由CVD等形成)以保护形成在光电二极管上的抗反射膜。为此，抗反射膜在干腐蚀中没有减少，由此抗反射膜的厚度可以保持在最佳值。此外，抗反射膜没有被等离子体损伤，由此防止了光电二极管的泄漏电流特性变坏。
接着，如图2G所示，形成层间绝缘膜18，然后形成第二层导体19。通过干腐蚀形成这些膜。同样在此时，形成硅氧化膜13(由CVD等形成)以保护形成在分离光电二极管上的抗反射膜。为此，在干腐蚀中抗反射膜没有减少，由此抗反射膜的厚度可以保持在最佳值。此外，抗反射膜没有被等离子体损伤，由此防止了光电二极管的泄漏电流特性变坏。
图2H示出了完整的例1的与电路一体化的光接收器件。形成第二导体19之后，作为覆盖绝缘膜的氮化硅膜20形成在第二层导体19上(S107)。最后，使用构图的氮化硅膜20作为保护膜，对用做保护不受前面腐蚀影响的硅氧化膜13进行湿腐蚀(S108)。这省却了光刻工艺，由此降低了制造成本。此外，所有的干腐蚀工艺完成之后，除去用做保护的硅氧化膜13，由此可以保护抗反射膜不受所有的干腐蚀影响。
根据以上介绍的制造方法，可以形成作为分离光电二极管的抗反射膜的硅热氧化膜11和氮化硅膜12，同时晶体管特性不变化。此外，通过干腐蚀可以形成具有小宽度的导体，由此可以在不降低分离光电二极管的感光灵敏度的同时提高集成电路的规模，并且它的泄漏电流特性不降低。
优选采用具有高电阻率的衬底，以降低光电二极管的电容。当衬底的电阻率太高时，光电二极管的串联电阻变大并且光电二极管的响应速度随CR时间常数降低。因此，要得到更高速度的光电二极管，可在具有低电阻率(例如，约4Ωcm)的P型衬底上形成具有高电阻率(例如，约1000Ωcm)的P型外延层，由此可以减小光电二极管的串联电阻，同时不增加光电二极管的电容。
(例2)图4A示出了根据本发明例2的与电路一体化的光接收器件200的剖面图。与电路一体化的光接收器件200的制造方法的特征在于，用于集成电路部分中隔离的局部氧化(LOCOS)不会在例1中形成的分离光电二极管的分离部分中发生LOCOS工艺。由于所述原因，串音特性基本上没有变坏。图4B示出了例2的与电路一体化的光接收器件200的制造方法流程图。下面参考图4B和图5A到5D介绍制造方法。
参考图5A，在P型半导体衬底1上，在将作为隔离区的区域中形成P型埋置扩散层2。在NPN晶体管部分中形成N型埋置扩散层3。此后，在所得衬底1上生长N型外延层4(图4B，S401)。对于P型半导体衬底1，出于和例1中介绍的相同目的使用具有高电阻率(例如，约500Ωcm)的衬底。
接下来，如图5B所示，在外延层4上形成硅氧化膜6。然后在硅氧化膜6上形成氮化硅膜7。氮化硅膜7确定了随后的有源区。然后以下面类似于例1中介绍的方式形成P型隔离扩散层5。将硼离子注入到将成为隔离扩散层5的区域内。通过局部氧化(LOCOS)进一步向下扩散硼离子。
与例1不同，在分离光电二极管的光接收区的整个表面上进行局部氧化(参见图5C)，以在分离部分中不发生LOCOS工艺(S402)。这样可以防止由分离部分中发生的LOCOS工艺造成的串音特性变坏。类似于例1，进行用于集成电路部分的局部氧化，除去氮化硅膜7，之后形成具有预定厚度的硅氧化膜6A。
接下来，如图5D所示，通过离子注入形成NPN晶体管的集电极补偿扩散层8和内部基极区9(S404)。由于厚局部氧化膜覆盖了光接收区的表面，因此没有形成和例1中的内部基极区同时形成的光电二极管的P型扩散层10。此后，用做抗反射膜的硅热氧化膜11形成在分离光电二极管上。类似于例1，形成内部基极区之后提供硅热氧化膜11，由此可以防止整个氧化膜的厚度变化。
随后的工艺类似于例1，由此省略了对应的附图。形成氮化硅膜12和硅氧化膜13(通过CVD等形成)。氮化硅膜12作为抗反射膜。硅氧化膜13防止了由形成导体时的腐蚀等造成的抗反射膜减少。氮化硅膜12和氮化膜电容器部分中的第二氮化硅膜12A同时形成(S405)，由此避免了制造成本的增加。
接下来，形成V-PNP晶体管的发射极区和NPN晶体管的外部基极区14和多晶硅16。多晶硅16作为扩散源和电极。将砷离子注入到多晶硅16内然后退火形成发射极区15(S406)。此后，形成接触孔。如AlSi等的导电材料形成在所得结构的整个表面上，之后通过构图得到第一层导体17。形成层间绝缘膜18和第二层导体19之后，形成作为覆盖绝缘膜的氮化硅膜20(S407)。最后，使用构图的氮化硅膜20作为保护膜湿腐蚀已由CVD等形成用于保护不受干腐蚀影响的硅氧化膜13。
如以上例2中所示，除了例1的优点之外，可以防止由分离光电二极管的分离部分中发生的LOCOS工艺造成的串音特性变坏。此外，同样在例2中，为得到更高速的光电二极管，在具有低电阻率(例如，约4Ωcm)的P型衬底上形成具有高电阻率(例如，约1000Ωcm)的P型外延层，由此可以减小光电二极管的串联电阻，同时不增加光电二极管的电容。
(例3)图6A示出了根据本发明例3的与电路一体化的光接收器件300的剖面图。在例3的器件300中，类似与例2，在光电二极管的分离部分中不发生LOCOS工艺。此外，形成提高光电二极管的响应所需要的P型扩散层10。在例2中没有所述P型扩散层10。图6B示出了与电路一体化的光接收器件300的制造方法流程图。下面参考图6B以及图7A到7C介绍它的制造方法。
类似于例1，在P型半导体衬底1上，形成P型埋置扩散层2和N型埋置扩散层3。在所得结构上生长N型外延层4。类似与例1和2，P型半导体衬底1具有约500Ωcm的电阻率。
接下来，与例1和2类似，形成硅氧化膜6(未示出)和氮化硅膜7(未示出)。然后形成P型隔离扩散层5。此后，类似与例2，以在分离部分中不发生LOCOS工艺的方式，在分离光电二极管的光接收区的整个表面上进行局部氧化。这样可防止由分离部分中发生LOCOS工艺造成的串音特性变坏(S602)。
之后，通过局部氧化除去氮化硅膜7(见图7A)。腐蚀光电二极管光接收区中的局部氧化膜。仅形成作为抗反射膜的硅热氧化膜11。这是由于如果在硅热氧化膜11上形成氮化硅膜12，那么分离光电二极管的P型扩散层10不能与NPN晶体管的内部基极区9同时形成。此时，同时形成具有预定厚度硅氧化膜6A(S603)。这省却了形成整个氧化膜的需要，并且减少了工序，由此降低了制造成本。
此后，如图7B所示，通过离子注入形成集电极补偿扩散层8和NPN晶体管的内部基极区9以及分离光电二极管的P型扩散层10。此外，形成氮化硅膜12和硅氧化膜13。氮化硅膜12作为分离光电二极管的抗反射膜。通过CVD等形成硅氧化膜13以防止由形成导体时的腐蚀造成的抗反射膜减少。氮化硅膜12和氮化膜电容器部分中的第二氮化硅膜同时形成，由此制造成本没有增加(S605)。
然后，如图7C所示，形成V-PNP晶体管的发射极区(未示出)和NPN晶体管的外部基极区14和多晶硅16。多晶硅16作为形成发射极区15时的扩散源和电极。将砷离子注入到多晶硅16内并退火形成发射极区15(S606)。同样在例3中，在形成发射极区之前提供抗反射膜，由此晶体管的成品率没有降低。
由于随后的工艺类似与例1和2中介绍的，因此省略了对应的附图。此后形成接触孔。如AlSi等的导电材料形成在所得结构的整个表面上，之后通过构图得到第一层导体17。所述构图需要干腐蚀以减小导体的宽度。此时，通过CVD等在分离光电二极管上提供的抗反射膜上形成硅氧化膜13。由于硅氧化膜13保护了抗反射膜，因此干腐蚀没有腐蚀氮化硅膜12。因此，具有最佳厚度的氮化硅膜没有减少。基本上没有受到干腐蚀中的等离子体的损伤。防止了光电二极管的泄漏电流特性的退化。形成层间绝缘膜18和第二层导体19之后，形成作为覆盖绝缘膜的氮化硅膜20(S607)。最后，使用构图的氮化硅膜20作为保护膜湿腐蚀已由CVD等形成用于保护不受干腐蚀影响的硅氧化膜13(S608)。
如以上例3中所示，除了例1和2的优点之外，还可以使用图12中所示可以得到高速分离光电二极管的结构。此外，同样在例3中，为得到更高速的光电二极管，在具有低电阻率(例如，约4Ωcm)的P型衬底上形成具有高电阻率(例如，约1000Ωcm)的P型外延层，由此可以减小光电二极管的串联电阻，同时不增加光电二极管的电容。
(例4)图8A示出了根据本发明例4的与电路一体化的光接收器件400的剖面图。与电路一体化的光接收器件400的制造方法的特征在于用于集成电路部分中隔离的局部氧化(LOCOS)不会在例1中形成的分离光电二极管的分离部分中发生LOCOS工艺。由于所述原因，串音特性基本上没有变坏。与例2和3不同的是，在包括光电二极管的分离部分的整个光接收区上基本上没有进行局部氧化。下面参考图8B和图9A到9C介绍制造方法。
和例1到3相似，形成P型埋置扩散层2和N型埋置扩散层3，生长N型外延层4(S801)。在例4中，形成P型隔离扩散层5的工艺顺序与例1到3中的不同。具体地，如图9A所示，形成硅氧化膜6。形成P型隔离扩散层5之后，提供确定有源区的氮化硅膜7。与例1到3不同的是，在形成氮化硅膜7之前形成P型隔离扩散层5。因此当硼离子注入形成P型隔离扩散层5之后形成确定了有源区的氮化硅膜7时，在包括光电二极管的分离部分的整个光接收区上基本上没有进行局部氧化。当使用与例1到3中介绍的相同的工艺顺序时，在由氮化硅膜7覆盖的区域内没有形成P型隔离扩散层5，即没有分离光电二极管。因此在分离部分中没有发生LOCOS工艺，由此可以防止分离光电二极管的串音特性变坏。
接下来，如图9B所示，局部氧化之后除去氮化硅膜7(S802)。要得到具有预定厚的整个氧化膜，腐蚀局部氧化没有氧化的部分，形成硅氧化膜6A作为整个氧化膜(S803)。
之后，通过离子注入形成集电极补偿扩散层8和NPN晶体管的内部基极区9以及分离光电二极管的P型扩散层10(S804)。NPN晶体管的内部基极区9和分离光电二极管的P型扩散层10同时形成。
和例1到3相似，形成硅热氧化膜11、氮化硅膜12和硅氧化膜13(参见图9C，S805)。硅热氧化膜11和氮化硅膜12作为分离光电二极管的抗反射膜。通过CVD等形成硅氧化膜13以保护抗反射膜。氮化硅膜12和氮化膜电容器部分中的第二氮化硅膜同时形成，由此避免了制造成本增加。
由于随后的工艺类似与例1和2中介绍的，因此省略了对应的附图。然后，形成V-PNP晶体管的发射极区(未示出)和NPN晶体管的外部基极区14和多晶硅16。多晶硅16作为形成发射极区15时的扩散源和电极。将砷离子注入到多晶硅16内并退火形成发射极区15(S806)。在形成发射极区15之前提供抗反射膜，由此晶体管的成品率没有降低。
此后，形成接触孔。如AlSi等的导电材料形成在所得结构的整个表面上，之后通过构图得到第一层导体17。所述构图需要干腐蚀以减小导体的宽度。此时，通过CVD等在分离光电二极管上提供的抗反射膜上形成硅氧化膜13。由于硅氧化膜13保护了抗反射膜，因此干腐蚀没有腐蚀氮化硅膜12。因此，具有最佳厚度的氮化硅膜没有减少。基本上没有受到干腐蚀中的等离子体的损伤。防止了光电二极管的泄漏电流特性的退化。
形成层间绝缘膜18和第二层导体19之后，形成作为覆盖绝缘膜的氮化硅膜20(S807)。最后，使用构图的氮化硅膜20作为保护膜湿腐蚀已由CVD等形成用于保护不受干腐蚀影响的硅氧化膜13(S808)。
如以上例4中所示，除了例1的优点之外，与例2和3类似，可以防止由分离光电二极管的分离部分中发生的LOCOS工艺造成的串音特性变坏。
同样在例4中，为得到更高速的光电二极管，在具有低电阻率(例如，约4Ωcm)的P型衬底上形成具有高电阻率(例如，约1000Ωcm)的P型外延层，由此可以减小光电二极管的串联电阻，同时不增加光电二极管的电容。
如上所述，本发明提供一种使用多晶硅发射极和LOCOS隔离将高速集成电路和高速光电二极管形成在同一衬底上的与电路一体化的光接收器件，及其制造方法。
此外，本发明提供一种具有满意晶体管成品率的与电路一体化的光接收器件及其制造方法。
此外，本发明提供一种由整个氧化膜的厚度变化造成的晶体管特性变化范围窄的与电路一体化的光接收器件及其制造方法。
此外，本发明提供一种抗反射膜的反射率变化范围窄的与电路一体化的光接收器件及其制造方法。
此外，本发明提供一种具有满意串音特性的与电路一体化的光接收器件及其制造方法。
在本发明的与电路一体化的光接收器件的制造方法中，使用多晶硅作为扩散源和形成发射极的电极。使用LOCOS隔离作为元件隔离形成高速集成电路。所述高速集成电路和分离光电二极管能够形成在同一硅衬底上，同时保持了分离光电二极管的响应特性、光灵敏度特性、串音特性、泄漏电流特性等。由此可以提供一种具有高速响应能力、高灵敏度以及更低噪声的与电路一体化的光接收器件。
对于本领域的技术人员来说，在不脱离本发明的范围和精神的前提下，各种其它的修改很显然并且容易做出。因此，附带的权利要求书的范围不限于这里的说明，权利要求书由广泛的范围构成。
权利要求
1．一种与电路一体化的光接收器件，包括集成电路和光电二极管，其中集成电路和光电二极管形成在同一衬底上；集成电路包括晶体管，其具有多晶硅，作为发射极扩散源和电极；以及包括在集成电路中的元件使用局部氧化相互隔离。
2．根据权利要求1的与电路一体化的光接收器件，其中半导体衬底包括第一导电类型的半导体衬底；光电二极管包括形成在第一导电类型的半导体衬底上的第二导电类型的第一半导体层以及将第二导电类型的第一半导体层分为多个第二导电类型的半导体层的第一导电类型的半导体层；光电二极管包括使用第二导电类型的第一半导体层和第一导电类型的半导体衬底检测光信号的多个分离光电二极管；以及多个分离光电二极管的光接收区和第一导电类型的半导体层表面受到局部氧化。
3．根据权利要求1的与电路一体化的光接收器件，其中半导体衬底包括第一导电类型的半导体衬底；光电二极管包括形成在第一导电类型的半导体衬底上的第二导电类型的第一半导体层以及将第二导电类型的第一半导体层分为多个第二导电类型的半导体层的第一导电类型的半导体衬底；光电二极管包括使用第二导电类型的第一半导体层和第一导电类型的半导体层检测光信号的多个分离光电二极管；多个分离光电二极管的光接收区和第一导电类型的半导体层表面不受到局部氧化。
4．根据权利要求1的与电路一体化的光接收器件，其中抗反射膜形成在光电二极管的光接收区上；以及抗反射膜包括硅氧化膜。
5．根据权利要求4的与电路一体化的光接收器件，其中抗反射膜还包括形成在硅氧化膜上的氮化硅膜。
6．一种制造与电路一体化的光接收器件的方法，所述与电路一体化的光接收器件包括集成电路和光电二极管，其中集成电路和光电二极管形成在同一衬底上集成电路包括晶体管，其具有多晶硅，作为发射极扩散源和电极；包括在集成电路中的元件使用局部氧化相互隔离；半导体衬底包括第一导电类型的半导体衬底；光电二极管包括形成在第一导电类型的半导体衬底上的第二导电类型的第一半导体层以及将第二导电类型的第一半导体层分为多个第二导电类型的半导体层的第一导电类型的半导体层；以及光电二极管包括使用第二导电类型的第一半导体层和第一导电类型的半导体衬底检测光信号的多个分离光电二极管，该方法包括以下工艺(a)通过局部氧化工艺隔离包括在光电二极管中的元件；以及(b)使用多晶硅形成晶体管。
7．根据权利要求6的方法，其中多个分离光电二极管包括第一分离光电二极管和第二分离光电二极管，抗反射膜形成在第一分离光电二极管的光接收区和第二分离光电二极管的光接收区上；抗反射膜包括第一硅氧化膜，该方法还包括以下工艺(c)在多个分离光电二极管的光接收区上形成抗反射膜，其中在工艺(b)之前进行工艺(c)。
8．根据权利要求7的方法，其中抗反射膜还包括形成在第一硅氧化膜上的氮化硅膜。
9．根据权利要求6的方法，该方法还包括以下工艺(d)在集成电路中形成晶体管的内部基极区，其中在工艺(a)之后进行工艺(d)。
10．根据权利要求7的方法，其中对多个分离光电二极管的光接收区和第一导电类型的半导体层的光接收区进行局部氧化，该方法还包括以下工艺(e)在集成电路中形成晶体管的内部基极区。
11．根据权利要求8的方法，该方法还包括以下工艺(f)在集成电路中形成晶体管的内部基极区，其中在工艺(a)之后进行工艺(f)。
12．根据权利要求6的方法，其中对多个分离光电二极管的光接收区和第一导电类型的半导体层的光接收区进行局部氧化；为多个分离光电二极管的光接收区形成抗反射膜；抗反射膜包括第一硅氧化膜；以及抗反射膜还包括形成在硅氧化膜上的氮化硅膜，该方法还包括以下工艺(g)在多个分离光电二极管的光接收区上形成第二硅氧化膜。
13．根据权利要求10的方法，其中工艺(c)包括同时形成第一硅氧化膜和整个氧化膜的工艺，整个氧化膜用于形成晶体管的内部基极区。
14．根据权利要求7的方法，其中第一硅氧化膜的厚度从约10nm到约40nm。
15．根据权利要求7的方法，其中抗反射膜还包括形成在第一硅氧化膜上的第一氮化硅膜；以及其中该方法还包括同时形成第一氮化硅膜和第二氮化硅膜，第二氮化硅膜形成在集成电路的电容器部分的氮化硅膜上。
16．根据权利要求7的方法，其中抗反射膜还包括形成在第一硅氧化膜上的氮化硅膜；以及该方法还包括以下工艺(h)在氮化硅膜上形成第二硅氧化膜，第二硅氧化膜保护氮化硅膜。
17．根据权利要求16的方法，其中该方法还包括以下工艺(i)在所有的干腐蚀工艺之后腐蚀第二硅氧化膜。
18．根据权利要求17的方法，该方法还包括以下工艺(i)腐蚀覆盖绝缘膜，其中在工艺(i)之后进行工艺(j)。
19．根据权利要求18的方法，其中工艺(j)还包括使用覆盖绝缘摸作为保护膜腐蚀第二硅氧化膜的工艺。
20．根据权利要求1的与电路一体化的光接收器件，其中半导体衬底包括具有高电阻率的第一导电类型的半导体。
21．根据权利要求6的方法，其中半导体衬底包括具有高电阻率的第一导电类型的半导体。
22．根据权利要求1的与电路一体化的光接收器件，其中半导体衬底包括具有低电阻率的第一导电类型的半导体衬底；以及具有高电阻率的第一导电类型的外延层，第一导电类型的外延层形成在第一导电类型的半导体衬底上。
23．根据权利要求6的方法，其中半导体衬底包括具有低电阻率的第一导电类型的半导体衬底；以及具有高电阻率的第一导电类型的外延层，第一导电类型的外延层形成在第一导电类型的半导体衬底上。
全文摘要
一种与电路一体化的光接收器件,包括集成电路和光电二极管。集成电路和光电二极管形成在同一衬底上。集成电路包括以多晶硅作为发射极扩散源和电极的晶体管。包括在集成电路中的元件使用局部氧化相互隔离。
文档编号H01L21/8234GK1282109SQ0012195
公开日2001年1月31日 申请日期2000年7月27日 优先权日1999年7月27日
发明者泷本贵博, 福永直树, 大久保勇, 笠松利光, 冈睦, 久保胜 申请人:夏普公司