专利名称：适用于自动对准金属硅化物工艺的二极管的制作方法
技术领域：
本发明是关于半导体集成电路抗静电放电技术，特别是关于一种适用于自对准金属硅化物(Salicide)工艺的二极管结构。
在亚微米MOS的技术领域中，静电放电(electrostatic discharge)效应是评价集成电路可靠度好坏时所需考虑的重要因素之一。如图1所示，现有集成电路是于集成电路接合垫(IC pad)1处设置二极管D1和D2，当静电放电事件发生时，利用二极管崩溃效应释放集成电路接合垫1处的静电放电应力，藉以保护内部电路2免于静电放电破坏。
请参照图2，所示为图1所示的二极管D1或D2实现于一半导体基底20内的剖面图示。图2中，是于一P型半导体基底20内设置绝缘结构21(譬如是以LOCOS局部氧化法形成的场氧化物)，将N型扩散区22形成于绝缘结构21所围绕的半导体基底20内，而以N型扩散区22与P型半导体基底20形成的图1所示的二极管D1或D2。另外，为能降低接触区表面阻值(sheet resistance)，可利用自对准金属硅化物(self-alignedsilicide，又以salicide简称)扩散工艺，在N型扩散区22上形成一金属硅化物层23。
然而，当于静电放电事件下，高电流及金属硅化物层23，却因金属硅化物层23的低表面阻值降低镇流阻值，或镇流电阻(ballasticresistance)，导致静电放电电流易汇集(current crowding)于边缘区24处，造成局部的热点(hot spot)效应。由于局部热点效应会产生大量的功率耗散，因而使边缘区24处的局部温度急遽升高；甚者，造成金属硅化物层23分解，因而破坏二极管组件。
因此，本发明的一目的，在于提供一种适用于自动对准金属硅化物工艺的二极管，在无须额外增加工艺步骤的前提下，兼容于自对准金属硅化物(Salicide)工艺。当于静电放电事件下，能将放电电流均匀地导通流经P/N接面，藉以避免电流过度集中于掺杂区边缘处。
本发明的目的可以通过以下措施来达到一种适用于自动对准金属硅化物工艺的二极管，包括
一第一型半导体层；一第二型扩散区，设置于该半导体层内；以及一第二型掺杂区，设置于该半导体层内环绕该第二型扩散区边缘，该第二型掺杂区具有较该第二型扩散区低的掺杂浓度，以提供一镇流阻值。
另外，本发明还涉及一种适用于自动对准金属硅化物工艺的二极管，包括一第一型半导体层；一第二型扩散区，设置于该半导体层内；一闸极环，环绕该第二型扩散区设置于该半导体层上；以及一第二型掺杂区，设置于该半导体层内环绕该第二型扩散区边缘，该第二型掺杂区具有较该第二型扩散区低的掺杂浓度，以提供一镇流阻值。
本发明还涉及一种适用于自动对准金属硅化物工艺的二极管，二极管结构，包括一第一型半导体层；一第二型扩散区，设置于该半导体层内；以及一第二型井区，设置于该半导体层内环绕该第二型扩散区边缘，该第二型井区具有较该第二型扩散区低的掺杂浓度，以提供一镇流阻值。
本发明相比现有技术具有如下优点为获致上述目的，本发明可利用提供一种适用于自对准金属硅化物工艺的二极管结构来完成。二极管结构包括一第一型半导体层、一第二型扩散区、一第二型掺杂区、以及一金属硅化层。第二型扩散区是设置于半导体层内，而第二型掺杂区则设置于半导体层内、环绕第二型扩散区边缘，金属硅化层则设置于第二型扩散区上。其中，第二型掺杂区具有较第二型扩散区低的掺杂浓度，以提供一镇流阻值。
因此，本发明是将扩散区边缘处以掺杂浓度较淡的掺杂区环绕，藉以增加二极管接触区的镇流阻值。当于静电放电事件下，使放电电流均匀流经金属硅化层与扩散区接面，再流经由扩散区与基底间P/N接面，藉以释放静电放电应力。因此，放电电流将不再集中于扩散区边缘处，得以确保二极管免于静电放电破坏。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下
图1是显示现有以二极管为静电放电保护组件的电路图；图2是显示现有技术将图1二极管实现于半导体基底内的剖面图示；图3是显示根据本发明第一实施例将图1二极管实现于半导体基底内的剖面图示；图4为图3的顶视图；以及图5是显示根据本发明第二实施例将图1二极管实现于半导体基底内的剖面图示。
图号说明1…集成电路接合垫；2…内部电路；20、30、50…P型半导体层；21、51…绝缘结构；22、36、52…N型扩散区；23、37、54…金属硅化层；31…闸极结构；32、33…间隔物；34、35…轻掺杂区；以及，53…N型井区。
实施例根据本发明，是将扩散区边缘处以轻掺杂区环绕，增加二极管接触区的镇流阻值。当于静电放电事件下，使放电电流均匀流经金属硅化层与扩散区接面，再流经由扩散区与基底间P/N接面，藉以释放静电放电应力。因此，放电电流将不再集中于扩散区边缘处，得以确保二极管免于静电放电破坏。下文便列举若干实施例，并配合附图的图号做详细说明。
实施例一请参照第3和4图，所示分别是根据本发明第一实施例将图1二极管实现于一半导体基底内的剖面图及顶视图。附图中，图号30代表一半导体基底或一井区，譬如是P型半导体基底或P型井区，以下以P型半导体层称之。
本例中，是于P型半导体层30上设置一环状闸极结构31。此闸极结构31由上而下包括一闸极电极层31A与一闸极介电层31B。在闸极结构31内环侧壁处设置有一内环侧壁间隔物32、在外环侧壁处设置有一外环侧壁间隔物33。在内环侧壁间隔物32与外环侧壁间隔物33下方的P型半导体层30内，分别设置有N型轻掺杂区(lightly-doped region)34与35。而一N型扩散区(重掺杂区)36则形成在N型轻掺杂区34所围绕的P型半导体层30内；换句话说，N型扩散区(重掺杂区)36边缘区是经N型轻掺杂区34所围绕，此N型掺杂区34具有较N型扩散区36低的掺杂浓度、以及较N型扩散区36浅的接面深度。再者，一金属硅化层37则形成于N型扩散区36上。
如图3和图4所示，是将N型扩散区36边缘处以N型轻掺杂区34环绕，增加二极管接触区的镇流阻值。当于静电放电事件下，使放电电流均匀流经金属硅化层37与N型扩散区36接面，再均匀地流经由N型扩散区36与P型半导体层30间P/N接面。因此，放电电流将不再集中于扩散区边缘处，得以确保二极管免于静电放电破坏。
再者，根据本实施例的结构均与内部电路所采用的自对准金属硅化物工艺、以及轻掺杂漏极(LDD)工艺兼容，故无需增加任何工艺步骤，便可提升抗静电放电的功效。另外，图3和图4所示的P型与N型仅为示例之用，若将P型与N型互换亦可适用。
实施例二请参照图5，它是根据本发明实施例二将图1二极管实现于一半导体基底内的剖面图。附图中，图号50代表一半导体基底或一井区，譬如是P型半导体基底或P型井区，以下以P型半导体层称之。
本实施例中，是于P型半导体层50上设置一环状绝缘结构51。此绝缘结构51譬如是以局部氧化法(LOCOS)所形成的氧化物所构成。在绝缘结构51间的P型半导体层50内形成有一N型扩散区(重掺杂区)52。而N型扩散区52均为一N型井区53所环绕，此N型井区53具有较N型扩散区52低的掺杂浓度、以及较N型扩散区52大的接面深度。再者，一金属硅化层54主要是覆于N型扩散区52上。
如图5所示，是将N型扩散区52边缘处以N型井区53环绕，增加二极管接触区的镇流阻值。当于静电放电事件下，使放电电流均匀流经金属硅化层54与N型扩散区52接面，再均匀地流经由N型扩散区52与P型半导体层50间P/N接面。因此，放电电流将不再集中于扩散区边缘处，得确保二极管免于静电放电破坏。
再者，根据本实施例的结构均与内部电路所采用的自对准金属硅化物工艺、以及井区工艺兼容，故无需增加任何工艺步骤，便可提升抗静电放电的功效。另外，图5所示的P型与N型仅为示例之用，若将P型与N型互换亦可适用。
综合上述，根据本发明的二极管结构，是将扩散区边缘处以轻掺杂区环绕，增加二极管接触区的镇流阻值。当于静电放电事件下，使放电电流均匀流经金属硅化层与扩散区接面，再流经由扩散区与基底间P/N接面，藉以释放静电放电应力。因此，放电电流将不再集中于扩散区边缘处，得确保二极管免于静电放电破坏。
虽然本发明已以若干较佳实施例揭露如上，然其并非用以限定本发明，任何熟知本领域技术者，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当视后附的权利要求并结合说明书和附图的保护范围为准。
权利要求
1.一种适用于自动对准金属硅化物工艺的二极管，其特征是包括一第一型半导体层；一第二型扩散区，设置于该半导体层内；以及一第二型掺杂区，设置于该半导体层内环绕该第二型扩散区边缘，该第二型掺杂区具有较该第二型扩散区低的掺杂浓度，以提供一镇流阻值。
2.如权利要求1所述的适用于自动对准金属硅化物工艺的二极管，其特征是尚包括一闸极环，环绕着该扩散区、设置于该半导体层上。
3.如权利要求2所述的适用于自动对准金属硅化物工艺的二极管，其特征是尚包括一间隔物，设置于该闸极环内侧壁、覆于该掺杂区上。
4.如权利要求3所述的适用于自动对准金属硅化物工艺的二极管，其特征是其中，该掺杂区具有较该扩散区浅的接面深度。
5.如权利要求1所述的适用于自动对准金属硅化物工艺的二极管，其特征是其中，该掺杂区是一井区。
6.如权利要求5所述的适用于自动对准金属硅化物工艺的二极管，其特征是其中，该掺杂区具有较该扩散区深的接面深度。
7.如权利要求1所述的适用于自动对准金属硅化物工艺的二极管，其特征是其中，该第一型是P型，该第二型是N型。
8.如权利要求1所述的适用于自动对准金属硅化物工艺的二极管，其特征是其中，该第一型是N型，该第二型是P型。
9.如权利要求1所述的适用于自动对准金属硅化物工艺的二极管，其特征是尚包括设置于该第二型扩散区上的一金属硅化层。
10.一种适用于自动对准金属硅化物工艺的二极管，其特征是包括一第一型半导体层；一第二型扩散区，设置于该半导体层内；一闸极环，环绕该第二型扩散区设置于该半导体层上；以及一第二型掺杂区，设置于该半导体层内环绕该第二型扩散区边缘，该第二型掺杂区具有较该第二型扩散区低的掺杂浓度，以提供一镇流阻值。
11.如权利要求10所述的适用于自动对准金属硅化物工艺的二极管，其特征是尚包括一间隔物，设置于该闸极环内侧壁。
12.如权利要求11所述的适用于自动对准金属硅化物工艺的二极管，其特征是其中，该掺杂区具有较该扩散区浅的接面深度。
13.如权利要求10所述的适用于自动对准金属硅化物工艺的二极管，其特征是其中，该第一型是P型，该第二型是N型。
14.如权利要求10所述的适用于自动对准金属硅化物工艺的二极管，其特征是其中，该第一型是N型，该第二型是P型。
15.如权利要求10所述的适用于自动对准金属硅化物工艺的二极管，其特征是尚包括设置于该第二型扩散区上的一金属硅化层。
16.一种适用于自动对准金属硅化物工艺的二极管，其特征是二极管结构，包括一第一型半导体层；一第二型扩散区，设置于该半导体层内；以及一第二型井区，设置于该半导体层内环绕该第二型扩散区边缘，该第二型井区具有较该第二型扩散区低的掺杂浓度，以提供一镇流阻值。
17.如权利要求16所述的适用于自动对准金属硅化物工艺的二极管，其特征是其中，该井区具有较该扩散区深的接面深度。
18.如权利要求16所述的适用于自动对准金属硅化物工艺的二极管，其特征是其中，该第一型是P型，该第二型是N型。
19.如权利要求16所述的适用于自动对准金属硅化物工艺的二极管，其特征是其中，该第一型是N型，该第二型是P型。
20.如权利要求16所述的适用于自动对准金属硅化物工艺的二极管，其特征是尚包括设置于该第二型扩散区上的一金属硅化层。
全文摘要
本发明可利用提供一种适用于自对准金属硅化物工艺的二极管结构来完成。二极管结构包括:一第一型半导体层、一第二型扩散区、一第二型掺杂区、以及一金属硅化层。第二型扩散区是设置于半导体层内,而第二型掺杂区则设置于半导体层内、环绕第二型扩散区边缘,金属硅化层则设置于第二型扩散区上。其中,第二型掺杂区具有较第二型扩散区低的掺杂浓度,以提供镇流电阻。
文档编号H01L29/66GK1377094SQ01110109
公开日2002年10月30日 申请日期2001年3月23日 优先权日2001年3月23日
发明者俞大立 申请人:华邦电子股份有限公司