专利名称：半导体器件及其制造方法
技术领域：
本发明涉及半导体器件及其制造方法，特别是包括叠层型的半导体器件及其制造方法。
背景技术：
在最近的电子装置中、在谋求小型化的同时正在谋求更高的功能。为了在谋求装置小型化的同时谋求高功能化，要求用尽可能小的安装面积而且尽可能小的安装体积安装大容量的半导体器件。
例如，在使用半导体存储器的电子装置中，在所处理的信息量增大的同时正在谋求装置进一步的小型化。随着电子装置处理的信息量的增大、除了为存储这些信息所使用的半导体存储器的大容量化外，还要求安装在装置内的半导体存储器也小型化以适应电子装置的小型化。即，要求安装在电子装置内的半导体存储器的安装面积及安装体积小型化。
因此，提出了将多个半导体存储器复合化、谋求存储容量的大容量化的半导体器件的各种提案。图1至图3示出了这样的半导体器件的一例。
在图1至图3所示的半导体器件中，首先准备构成半导体存储器的半导体芯片101。研磨该半导体芯片101的背面，即研磨与基板的连接用端子所形成的面的相反一侧的面102，形成减薄了厚度的安装用的半导体芯片103。将进行了该研磨的半导体芯片103反转，即将研磨面作为安装面，如图1所示那样安装在基板104上。在基板104的表里两面上，形成与布线图形电连接的基板间连接用电极105、106，而布线图形则与安装在该基板104上的半导体芯片103电连接。这些基板间连接用电极105、106通过穿设在基板104中的通孔107电连接。在形成于安装了半导体芯片103一侧的面上的基板间连接用电极105上，形成规定高度的焊料凸点108，形成图2所示的半导体器件109。
如图2所示，通过将所形成的多个半导体器件109以层叠方式重叠起来，使各焊料凸点108和基板间连接用电极108连接，形成图3所示的叠层型半导体器件110。
如上所述，通过研磨半导体芯片102，使其厚度减薄，以减小将这些半导体芯片102经多级层叠而成的叠层型半导体器件110的厚度，从而能够使将多个这样的半导体器件109层叠而成的叠层型半导体器件110的厚度减至相当薄。
但是，由于使用在上述叠层型半导体器件110中的半导体器件109是以单个方式研磨半导体芯片101以得到其厚度减薄了的安装用的半导体芯片103，所以加在半导体芯片101上的负荷大，造成半导体芯片101的裂纹等，损伤半导体芯片101的危险性增大。因此，减薄半导体芯片101存在限度，减薄到希望的厚度是困难的。
为了减缓研磨时施加在半导体芯片101上的负荷，考虑在将半导体芯片101安装到基板上后，用密封用的合成树脂完全覆盖半导体芯片101的整个周边表面，然后，与密封用树脂一起研磨半导体芯片101。这样一来，由于研磨时施加的负荷分散到密封用树脂方面，即使将半导体芯片101研磨到充分薄的程度也能避免半导体芯片101的裂纹等损伤。
当用密封用树脂覆盖安装在基板上的半导体芯片101的外周围的整个表面时，基板间连接用电极105、106也被密封用树脂覆盖。因此，为了层叠多个半导体芯片101，使用激光等除去覆盖基板间连接用电极的密封用树脂，或者需要在密封用树脂中形成到达基板间连接用电极的孔，进行将焊料堵塞该孔的作业。该孔是有底的孔，不使气泡进入该有底的孔中又要将焊料堵塞孔中是十分困难的作业，例如，用简便的丝网印刷法供给焊料是极端困难的。
发明内容
本发明的目的在于提供能够解决具有上述现有的半导体器件的问题的新的半导体器件及使用该半导体器件的叠层型半导体层以及这些半导体器件的制造方法。
本发明的另一目的在于提供实现进一步薄型化、而且在实现薄型化的同时能够做到大容量化的半导体器件、使用该半导体器件的叠层型半导体层及这些半导体器件的制造方法。
为解决上述课题，本发明的半导体器件具备具有在表里两面上形成的用通孔连接的基板间连接用电极的基板；具有与在上述基板上形成的布线图形连接的电极，与该电极形成面相反一侧的面被切削成平面的半导体芯片；设置在上述基板的基板间连接用电极上的与基板相反一侧的面被切削成平面的基板间连接用凸点；以及在设置在上述基板上的密封上述半导体芯片和上述基板间连接用凸点的同时，与基板相反一侧的面被切削成平面的密封用树脂，上述半导体芯片的切削平面、上述基板间连接用凸点的切削平面和上述密封用树脂的切削平面位于同一平面内，半导体芯片和基板间连接用凸点除上述切削平面外均被密封在密封用树脂内。
为达到上述目的而提出的本发明的半导体器件，由于半导体芯片与密封用树脂一起被切削并形成所希望的厚度，切削时的负荷被分散到密封用树脂上，能够减少半导体芯片的裂纹等的损伤，能够切削得更薄。
还有，由于基板间连接用凸点在基板间连接用电极上形成，而且在用密封用树脂覆盖后与密封用树脂一起被切削而使之露出，不存在与基板间连接用电极的连接不良的可能性，并且能形成规定面积的连接端面。
本发明的叠层型半导体器件具备具有在表里两面上形成的用通孔连接的基板间连接用电极的基板；在该基板的表面或者表里两面上，具有与基板上的布线图形连接的电极，与该电极形成的电极形成面相反一侧的面被切削成平面的半导体芯片；在基板的表面或者表里两面上，设置在基板间连接用电极上的与基板相反一侧的面被切削成平面的基板间连接用凸点；以及与设置在基板的表面或者表里两面上的密封半导体芯片和基板间连接用凸点的同时，与基板相反一侧的面被切削成平面的密封用树脂。在该叠层型半导体器件中，半导体芯片的切削平面、基板间连接用凸点的切削平面和密封用树脂的切削平面位于同一平面内，将半导体芯片和基板间连接用凸点除切削平面外均被密封在密封用树脂内的多片半导体器件层叠在一起，并将各半导体器件的基板间连接用凸点彼此之间连接在一起或者将基板间连接用凸点与基板间连接用电极连接在一起构成该叠层型半导体器件。
本发明的叠层型半导体器件能够将具备被切削成极薄的半导体芯片的多个半导体器件层叠在一起，能够实现小型、特别是薄型并实现集成度的进一步提高。
本发明的半导体器件的制造方法为，与在基板的表里两面上形成的用通孔连接的同时，在与布线图形连接的基板间连接用电极的表面一侧的电极或者表里两面的电极上形成其高度比需要的高度高的基板间连接用凸点，将半导体芯片的电极连接在基板上所形成的布线图形上并将半导体芯片的电极安装在基板的表面或者表里两面上，接着，将密封用树脂加到基板上，使之覆盖半导体芯片及基板间连接用凸点，接着，切削密封用树脂、半导体芯片及基板间连接用凸点的与基板相反一侧的面，使这些密封用树脂、半导体芯片及基板间连接用凸点的切削平面与基板之间的间隔成为规定的厚度。
在本发明的半导体器件的制造方法中，由于半导体芯片的切削与密封用树脂的切削一起进行，切削时加在半导体芯片上的应力减小，在半导体芯片的裂纹等损伤减少的同时，能够切削得更薄。
由于基板间连接用凸点在被预先加至基板间连接用电极上之后用密封用树脂密封，然后用切削使连接端面露出，所以基板间连接用凸点与基板间连接用电极之间的连接状态不会变得不稳定，由于能够确保规定面积的接触端面，在层叠多个半导体器件的情况下，能够容易地进行各半导体器件间的连接。
进而，在将半导体芯片安装到基板上之前，通过预先将基板间连接用凸点加到基板间连接用电极上，没有伴随着半导体芯片与基板上的布线图形之间的连接而使连接材料流出到基板间连接用电极上妨碍该基板间连接用电极与基板间连接用凸点之间的连接或者妨碍基板间彼此之间的连接的可能性，能够将基板间连接用电极设置在接近于半导体芯片的安装区域的位置上，使半导体器件的小型化、特别是平面形状的小型化成为可能。
本发明的叠层型半导体器件的制造方法为，与在基板的表里两面上形成的用通孔连接的同时、在与布线图形连接的基板间连接用电极的表面一侧的电极或者表里两面的电极上形成其高度比需要的高度高的基板间连接用凸点，将半导体芯片的电极连接在基板上所形成的布线图形上并将半导体芯片的电极安装在基板的表面或者表里两面上，接着，将密封用树脂加到基板上，使之覆盖半导体芯片及基板间连接用凸点，接着，切削密封用树脂、半导体芯片及基板间连接用凸点的与基板相反一侧的面，使这些密封用树脂、半导体芯片及基板间连接用凸点的切削平面与基板之间的间隔成为规定的厚度而形成的多个半导体器件层叠在一起，而且将各半导体器件的基板间连接用凸点彼此之间连接在一起或者将基板间连接用凸点与基板间连接用电极连接在一起。
在本发明的制造方法中，能够将具备被极薄地切削了的半导体芯片的多个半导体器件层叠在一起，能够制造小型、特别是薄型且集成度高的叠层型半导体器件，进而，能够高精度地进行各半导体器件间的连接。
本发明的另一半导体器件具备具有在表里两面上形成的用通孔连接的基板间连接用电极的基板；具有与在基板上形成的布线图形连接的电极，与该电极形成面相反一侧的面被切削成平面的半导体芯片；设置在基板的基板间连接用电极上，预先被压扁到规定的厚度后，在与基板相反一侧的面被切削成平面的基板间连接用凸点；以及位于包围基板与上述半导体芯片之间及半导体芯片的侧面，将半导体芯片固定在基板上的高分子材料，半导体芯片的切削平面和基板间连接用凸点的切削平面位于同一平面内。在该半导体器件中，由于半导体芯片被位于包围与基板之间及侧面的位置的高分子材料固定在基板上，切削时的负荷被分散到高分子材料及基板上，能够减少半导体芯片的裂纹等损伤，能够切削得更薄。
由于基板间连接用凸点在基板间连接用电极上形成后被压扁到规定的厚度，然后与半导体芯片一起被切削，没有与基板间连接用电极的连接不良的可能性，并且形成了规定面积的连接端面。此外，由于基板间连接用凸点被压扁，基板与基板间连接用电极的粘附变得更好，没有因切削引起的从基板上脱落的可能性。还有，由于通过预先被压扁而形成接近于最终厚度的厚度，切削变得容易。
本发明的另一叠层型半导体器件具备具有在表里两面上形成的用通孔连接的基板间连接用电极的基板；在基板的表面或者表里两面中，具有与基板上的布线图形连接的电极，与该电极形成面相反一侧的面被切削成平面的半导体芯片；设置在基板的基板间连接用电极上、预先被压扁到规定的厚度后，与基板相反一侧的面被切削成平面的基板间连接用凸点；以及位于包围基板与半导体芯片之间及半导体芯片的侧面，将半导体芯片固定在基板上的高分子材料，将半导体芯片的切削平面和基板间连接用凸点的切削平面位于同一平面内的多个半导体器件层叠在一起，将各半导体器件的基板间连接用凸点彼此之间连接在一起或者将基板间连接用凸点与基板间连接用电极连接在一起。通过应用本发明，能够将具备被切削得很薄的半导体芯片的多个半导体器件层叠在一起，能够得到小型、特别是薄型且集成度高的叠层型半导体器件。
本发明的另一制造方法为，与在基板的表里两面上形成的用通孔连接的同时，在与布线图形连接的基板间连接用电极的表面一侧的电极或者表里两面的电极上形成其高度比需要的高度高的基板间连接用凸点的同时，将基板间连接用凸点在基板的厚度方向上压扁使其厚度接近需要的高度，在将半导体芯片的电极连接在基板上所形成的布线图形上并且将半导体芯片的电极安装在基板的表面或者表里两面上的同时，用位于包围半导体芯片与基板之间及半导体芯片的侧面的高分子材料将半导体芯片固定在基板上，接着，切削半导体芯片及基板间连接用凸点的与基板相反一侧的面，使这些半导体芯片及基板间连接用凸点的切削平面与基板之间的间隔成为规定的厚度。按照本发明，由于半导体芯片的切削是在半导体芯片被高分子材料固定在基板上的状态下进行的，切削时施加在半导体芯片上的应力变小，在能够减少半导体芯片的裂纹等损伤的同时，能够比以往切削得更薄。
还有，由于基板间连接用凸点是在预先加到基板间连接用电极上后、一度被压扁，然后被切削的，在没有因切削而从基板脱落的同时，基板间连接用凸点与基板间连接用电极之间连接状态也不会变得不稳定，还有，由于能够确保规定面积的连接端面，当层叠多个半导体器件的情况下，各半导体器件间的连接能够容易地进行。
此外，在将半导体芯片安装到基板上之前，通过预先将基板间连接用凸点加到基板间连接用电极上，没有伴随半导体芯片与基板上的布线图形的连接而使连接材料流出到基板间连接用电极上，妨碍该基板间连接用电极与基板间连接用凸点之间的连接或基板间彼此之间的连接的可能性，因此，能够将基板间连接用电极设置在接近于半导体芯片的安装区域的位置上，能够实现半导体器件的小型化、特别是平面形状的小型化。
本发明的另一叠层型半导体器件的制造方法为，与在基板的表里两面上形成的用通孔连接的同时，在与布线图形连接的基板间连接用电极的表面侧的电极或者表里两面的电极上形成其高度比需要的高度高的基板间连接用凸点的同时，将基板间连接用凸点在基板的厚度方向上压扁使其厚度接近需要的高度，在将半导体芯片的电极连接在基板上所形成的布线图形上并且将半导体芯片的电极安装在基板的表面或者表里两面上的同时，用位于包围半导体芯片与基板之间及半导体芯片的侧面的高分子材料将半导体芯片固定在基板上，接着，切削半导体芯片及基板间连接用凸点的与基板相反一侧的面，使这些半导体芯片及基板间连接用凸点的切削平面与基板之间的间隔成为规定的厚度而形成的多片半导体器件层叠在一起，而且，将各半导体器件的基板间连接用凸点彼此之间连接在一起或者将基板间连接用凸点与基板间连接用电极连接在一起。
在本发明的另一制造方法中，与以往相比能够将具备被极薄地切削了的半导体芯片的多个半导体器件层叠在一起，能够制造小型、特别是薄型且集成度高的叠层型半导体器件。进而，能够高精度地进行各半导体器件间的连接。
本发明的其它的目的、由本发明得到的具体的优点从以下说明的实施形态中能够更加明白。
图1～图3是示出现有的半导体器件及叠层型半导体器件的制造方法的一例的剖面图，图1示出半导体芯片的安装工序，图2示出焊料凸点的形成工序，图3示出叠层型半导体器件。
图4是示出本发明的半导体器件的第1实施形态的概略剖面图。
图5是示出本发明的半导体器件的第2实施形态的概略剖面图。
图6是示出本发明的叠层型半导体器件的第1实施形态的概略剖面图。
图7是示出本发明的叠层型半导体器件的第2实施形态的概略剖面图。
图8至图12是示出本发明的半导体器件的制造方法的第1实施形态的剖面图，图8示出形成基板间连接用凸点的工序，图9示出在芯片用电极上形成柱式凸点的工序，图10示出半导体芯片的安装工序，图11示出使用密封用树脂的密封工序，图12示出研磨工序。
图13至图20是示出本发明的半导体器件的第2实施形态的剖面图，图13示出形成基板间连接用凸点的工序，图14示出在基板的一个面的芯片用电极上形成柱式凸点的工序，图15示出在基板的一个面上安装半导体芯片的工序，图16示出对基板的一个面使用密封用树脂的密封工序，图17示出在基板的另一个面的芯片用电极上形成柱式凸点的工序，图18示出对基板的另一个面结束密封工序的状态。图19示出对基板的一个面的切削工序，图20示出对基板的另一个面的切削工序。
图21是示出本发明的半导体器件的第3实施形态的剖面图，图22是其侧视图。
图23是示出本发明的叠层型半导体器件的第3实施形态的剖面图，图24是其简略侧视图。
图25是示出本发明的半导体器件的第4实施形态的剖面图。
图26至图31是按工序顺序示出为制造本发明的第4实施形态的半导体器件的半导体器件的制造方法的剖面图，图26示出将基板间连接用凸点做在基板上的工序，图27示出将基板间连接用凸点压扁成规定的厚度的工序，图28示出将电极安装在半导体芯片上的工序，图29示出将半导体芯片安装到基板上的工序，图30示出将半导体芯片安装到基板上并使之导通的工序，图31示出研磨工序。
图32是示出应用本发明的叠层型半导体器件的第4实施形态的半导体存储器的剖面图。
具体实施例方式
以下，参照
本发明的半导体器件、叠层型半导体器件、这些半导体器件及叠层型半导体器件的制造方法的实施形态。
首先，参照图4说明本发明的半导体器件的第1实施形态。图4所示的半导体器件1具有基板2，在基板2的一个面2a一侧安装半导体芯片3的同时设置基板间连接用凸点4。安装在基板2上的半导体芯片3及基板间连接用凸点4使用密封用树脂5密封。与这些半导体芯片3、基板间连接用凸点4及密封用树脂5的与基板2相反一侧的面，即在图4中面临半导体器件1的表面一侧的面成为被切削的切削平面3a、4a、5a。各切削平面3a、4a、5a被切削成全部位于同一平面内。
在图4所示的半导体器件1中，基板2的厚度D1为100μm～150μm，从基板2的一个面2a到各切削平面3a、4a、5a的厚度D2约为50μm，全体的厚度D3约为150μm～200μm。
其次，参照图5说明本发明的半导体器件的第2实施形态。在图5所示的半导体器件1A中，除了将半导体芯片3安装在基板2的一个面2a一侧外，还安装在另一个面2b一侧，并设置基板间连接用凸点4。即，在该半导体器件1A中，将半导体芯片3安装在基板2的两面上，并设置基板间连接用凸点4。即使在该半导体器件1A中，安装在基板2的另一个面2b一侧的半导体芯片3及基板间连接用凸点4也使用密封用树脂5密封，面临这些半导体芯片3、基板间连接用凸点4及密封用树脂5的表面一侧的面成为被切削成全部位于同一平面内的切削平面3a、4a、5a。
在图5所示的半导体器件1A中，基板2的厚度D1也是100μm～150μm，从基板2的一个面2a到各切削平面3a、4a、5a的厚度D2约为50μm，从基板2的另一个面2b到各切削平面3a、4a、5a的厚D4约为50μm，全体的厚度D5约为150μm～200μm。
接着，参照图6说明本发明的叠层型半导体器件的第1实施形态。
图6所示的本发明的叠层型半导体器件10是将4片上述图4所示的半导体器件1层叠构成。
在叠层型半导体器件10中，例如在位于第1层的半导体器件1的基板间连接用凸点4的切削平面4a上涂敷焊料，将构成第2层的半导体器件1的下侧的基板间连接用电极8重叠在该焊料上，同样地将构成第3层的半导体器件1及构成第4层的半导体器件1依次重叠后，用回流法使涂敷在半导体器件1之间的焊料熔融，通过各基板间连接用凸点4与基板间连接用电极8电连接，进行相互层叠的半导体器件10的电连接及机械连接。此外，构成各层的半导体器件1之间的连接方法不限于焊接，能够应用使用了ACF、导电膏或金凸点的连接等的各种连接方法。
此外，在将基板间连接用凸点4作为焊料凸点的情况下，在其切削平面4a上涂敷焊剂与上层的半导体器件1的下侧的基板间连接用电极8重叠，仅靠形成回流就能够将多个半导体器件1叠层在一起。由于露出的焊料凸点4的切削平面4a的周围被密封用树脂5包围，该密封用树脂5具有与阻焊剂同样的功能，能够实现安装难度高的窄间距的安装。例如，当半导体芯片3的研磨剩余厚度最大为0.1mm的情况下，各焊料凸点4的间隔能够与0.5mm以上的空间对应，实现高密度的安装。
在图6所示的叠层型半导体器件10中，在半导体芯片3上使用例如64兆字节的闪速存储器芯片的情况下，能够构成在0.7mm的厚度内内置了4个闪速存储器芯片的256兆字节的存储器组件。作为存储器组件而被构成的叠层型半导体器件10使用焊接等方法安装在电子装置的电路基板上，从而能够作为内置存储器使用，或者收容在规定的外壳内构成可拆卸型的存储器件。
此外，在图6所示的叠层型半导体器件10中，将4片仅在一个面或者另一面上安装了半导体芯片3的半导体器件1层叠在一起，但是半导体器件1的层叠片数不限于4片，4片以下或4片以上均可，可根据需要适当地选择。
在相互层叠构成叠层型半导体器件10的各半导体器件1的基板2上，将相同数目的基板间连接用电极7、8在相同的位置上分别形成以谋求共用基板3，当有必要在叠层了的各半导体器件1上制作用于识别各半导体器件1的识别符号ID的情况下，通过控制将基板间连接用凸点4加在基板2的哪一个基板间连接用电极7、不加在哪一个基板间连接用电极7，来规定各半导体器件1之间的连接关系，能够赋予各半导体器件1以固有的识别符号1D。在这种情况下，没有设置基板间连接用凸点4的基板间连接用电极7被密封用树脂5覆盖，由于该密封用树脂5具有阻焊剂的功能，能够防止因焊料的溢出而导致的误连接。因此，在焊料凸点4露出的面上涂敷焊剂后，叠层所需片数的半导体器件1，然后通过形成回流实现各半导体器件1之间的良好的电连接及机械连接。
接着，图7示出了本发明的叠层型半导体器件的第2实施形态。图7所示的叠层型半导体器件10A是除了在基板2的一个面2a一侧外，还在另一个面2b一侧安装半导体芯片3、用2片设置了基板间连接用凸点4的两面型半导体器件1A层叠而成。
在图7所示的叠层型半导体器件10A中，将加在位于下层的半导体器件1A的上侧的基板间连接用电极7上的基板间连接用凸点4与设置在位于上层的半导体器件的下侧的基板间连接用电极8上的基板间连接用凸点4相互连接起来。
在该叠层型半导体器件10A中，作为设置在各半导体器件1A上的半导体芯片3，例如在使用64兆字节的闪速存储器的情况下，能够构成在0.5mm厚度内内置4个闪速存储器芯片的256兆字节的存储器组件。还有，如果层叠4片半导体器件1A，则能够构成在1mm的厚度内内置8个闪速存储器芯片的512兆字节的存储器组件。
作为图7所示的存储器组件而构成的叠层型半导体器件10A，也与上述的叠层型半导体器件10同样，由焊接等方法安装在电子装置的电路基板上，能够作为内置存储器使用，或者收容在规定的外壳内构成可拆卸型的存储器件。
接着，说明上述图4所示的半导体器件1的制造方法。
构成该半导体器件1的基板2是例如在厚度约50μm的芯材的一个面一侧设置厚度约25μm的单侧图形，总厚度约100μm的插入基板，在半导体芯片安装区域上设置了用于将半导体芯片3，例如硅芯片的未图示的电极与未图示的布线图形连接的芯片用电极6，在半导体芯片安装区域的外侧设置了用于将芯片用电极6与外部连接的电极7、8。此外，由于使芯片用电极6与外部连接的电极7、8主要用于与基板2连接，在以下的说明中，使用「基板间连接用电极」这一名称进行说明。如图8所示，设置在基板2的一个面及另一个面，即表里两面上的基板间连接用电极7、8经穿过基板2的通孔9而进行电连接。此外，图8所示的基板2虽然仅示出了半导体器件1片部分的区域及其周围，实际应用时多个区域是形成为一体的，在全部工序结束后分割成一个一个的半导体器件1。还有，如图4所示，在仅在单面上安装半导体芯片3的基板2中，图形及芯片用电极6仅在一个面2a上形成，在另一个面2b上仅形成基板间连接用电极8。
为制造图4所示的半导体器件1，首先，如图8所示，在基板2的安装半导体芯片3一侧的面的基板间连接用电极7上形成基板间连接用凸点4。例如，当将基板间连接用凸点4作成焊料凸点时，在基板间连接用电极7上涂敷焊料，然后利用形成回流而形成。此外，基板间连接用凸点4被形成为比最终需要的高度为高。
其次，如图9所示，在设置在基板2的一个面2a一侧的芯片用电极6上形成柱式凸点11，该柱式凸点11例如是金柱式凸点，使用柱式凸点键合装置或引线键合装置形成。
接着，如图10所示，将半导体芯片3安装在基板2的一个面2a一侧。即，将半导体芯片3，例如硅芯片在面朝下的状态下安装到半导体芯片安装区域上，使半导体芯片3上的未图示的电极与柱式凸点11连接，在半导体芯片3与基板2之间流进增强用树脂12使之固化。此外，半导体芯片3的厚度比最终要求的厚度厚，例如，即使在要求最终的半导体芯片3的厚度为50μm的情况下，也能够使用200μm以上厚度的芯片。
半导体芯片上的电极与柱式凸点11的连接例如使用超声波键合装置从基板2的半导体芯片安装面2a的背面施加超声波而进行。此外，也可以用超声波键合法以外的方法，例如ACF、C4、ACP等其它的倒装芯片连接法进行半导体芯片的电极与芯片用电极6的连接。
在半导体芯片3的电极与芯片用电极6的连接结束后，在半导体芯片3与基板2的界面上流进增强用树脂12使之固化。该增强用树脂12可以是热固化型树脂，也可以是UV固化型树脂，可选择其中的适当树脂使用。还有，也可以在进行半导体芯片3的电极与芯片用电极6的连接之前，预先涂敷增强用树脂12、在超声波连接的同时进行增强用树脂12向界面的展开及固化。
接着，如图11所示，对基板2供给密封用树脂5，使之掩埋半导体芯片3及基板间连接用凸点4，其后使密封用树脂5固化。这时，使基板2的下表面，即与半导体芯片3被安装的面2a的相反一侧的面2b和密封用树脂5的上表面5a平行。因此，希望使用例如压铸装置那样，用模具固定基板2的另一面2b和密封用树脂5的上表面5a那种形态的装置。
接着，用平面研磨装置，将基板2的露出面，即，另一个面2b作为基准而加以固定，研磨位于基准面的相反一侧的密封用树脂5的上表面5a。这样，由于半导体芯片3及基板间连接用凸点4露出，所以进而将这些半导体芯片3及基板间连接用凸点4与密封用树脂5一起研磨至目标厚度，例如从基板2的安装面2a算起的半导体芯片3的高度为50μm为止(参照图12)。
而且，通过将具备各一个半导体芯片3的部分分别与其它的部分分离而形成各个单片，形成在150μm厚度之中具备一个半导体芯片3的如图4所示的半导体器件1。
接着，说明图7所示的叠层型半导体器件10A的制造方法。
在图7所示的叠层型半导体器件10A中，使用在两面具备图形和芯片用电极6的基板2。如图13所示，在该叠层型半导体器件10A中，在基板2的安装半导体芯片3的两面上分别设置了的基板间连接用电极7、8上形成基板间连接用凸点4、4。例如，在基板间连接用电极7、8上涂敷焊料，然后通过形成回流而形成这些焊料凸点4、4。这些基板间连接用凸点4也被形成为比最终需要的高度为高。
接着，如图14所示，在设置于基板2的一个面2a一侧的芯片用电极6上形成柱式凸点11。该柱式凸点11例如是金柱式凸点，使用柱式凸点键合装置或引线键合装置形成。
接着，连接柱式凸点11与半导体芯片3的电极，如图15所示，使增强用树脂12流进基板2与半导体芯片3的界面上，而且使之固化进行半导体芯片3的安装。然后，如图16所示，用密封用树脂5密封基板2的一个面2a的半导体芯片3和基板间连接用凸点4。
接着，如图17所示，在基板2的另一个面2b的芯片用电极6上也加上柱式凸点11，经过与对上述一个面2a进行的同样的工序，如图18所示，进行半导体芯片3的安装和使用密封用树脂5的密封。
接着，如图19所示，对基板2的一个面2a进行切削，接着，如图20所示，对基板2的另一个面2b也进行切削。例如，如果对于基板2的一个面及另一个面2a、2b切削到希望的厚度，例如从安装基板2的半导体芯片3的各面2a、2b算起的半导体芯片3的高度H1为50μm为止，则能够使用厚度D1从100μm到150μm的基板2，在总厚度D6为200μm的范围内收容2个半导体芯片3、3。
通过在基板2的各面2a、2b上将具备各一个的半导体芯片3的部分分别与其它的部分分离而形成各个单片，能够在厚度D6为200μm的范围内形成具备2个半导体芯片3的如上述图5所示的半导体器件1A。
在上述的本发明的半导体器件1及半导体器件1A中，使用密封用树脂5将面朝下安装在基板2上的半导体芯片3密封后，与切削密封用树脂5一起切削半导体芯片3。因此，伴随切削而施加的负荷分散到密封用树脂5上，施加在半导体芯片3上的负荷变得极小，能够可靠地防止伴随切削而引起的半导体芯片3的裂纹等的损伤，能够切削成更薄，能够提高在规定的厚度内的半导体芯片3的安装密度。
由于在将半导体芯片3安装到用于进行基板2之间或者基板2与外部的连接部之间的电连接的基板间连接用电极7及/或8上之前预先形成基板间连接用凸点4，所以随着在半导体芯片3安装时倒装芯片连接，即使连接材料流出到基板间连接用电极方面，与基板间连接用凸点4接触或者掩埋基板间连接用凸点4，由于用后续的切削工序除去了连接材料，能够使半导体芯片3的安装区域与基板间连接用凸点4之间的间隔及基板间连接用凸点4彼此之间的间隔接近，因此，能够使半导体器件1及半导体器件1A的平面形状减小。
接着，参照图21及图22说明本发明的半导体器件3的实施形态。
在图21及图22示出的第3实施形态的半导体器件1B中，使设置在上述第3实施形态的半导体器件1A中的通孔9及基板间连接用凸点4形成为在基板2的侧面露出。即通孔9及基板间连接用凸点4被形成为能够从图21中箭头A方向的半导体器件1B的侧面部分目视。为制造这样的半导体器件1B，在上述图5所示的半导体器件1A的制造工序中，当将在基板2的两面上具备各一个的半导体芯片3的部分形成为各个单片时，借助于在通孔9及基板间连接用凸点4所在的部分切断而形成。此外，当形成为各个单片时也可以在通孔9及基板间连接用凸点4所在的部分的外侧切断，然后切断通孔9及基板间连接用凸点4所在的部分，使这些通孔9及基板间连接用凸点4在侧面露出。
接着，参照图23及图24说明本发明的叠层型半导体器件的第3实施形态。
图23及图24所示的叠层型半导体器件10B是使通孔9及基板间连接用凸点4在基板2的侧面露出的图21及图22所示的半导体器件1B多片层叠构成。
如上所述，在使通孔9及基板间连接用凸点4在基板2的侧面露出的半导体器件1B多个层叠起来制造叠层型半导体器件10B时，能够从侧面部分通过目视确认上下叠层的各半导体器件1B的基板间连接用凸点4彼此之间的连接状态，能够可靠地减少各半导体器件1B间的连接不良。还有，例如，在用焊料形成基板间连接用凸点4等，通过加热进行基板间连接用凸点4之间的连接的情况下，上述第1实施形态的半导体器件1及第2实施形态的半导体器件1A中，不能直接加热焊剂等的连接材料或基板间连接用凸点4，但是，第3实施形态的叠层型半导体器件10B却由于基板间连接用凸点4在基板2的侧面露出，所以能够从该器件10B的侧面例如用烙铁等直接对连接材料及基板间连接用凸点4加热使之连接起来。
再次，参照图25说明本发明的半导体器件的第4实施形态。
图25所示的半导体器件1C是在基板2的一个面2a及另一个面2b这两面上分别安装半导体芯片3、3而成，切削与相向于各半导体芯片3、3的基板2的面相反一侧的面3a、3a，使其厚度减薄。此外，各半导体芯片3、3与基板2之间用高分子材料13、13连接，高分子材料13、13环绕各半导体芯片3、3的4个侧面而粘附。此外，在图25中示出了高分子材料13粘附在半导体芯片3的相向的2个面上的状态。
还有，在设置在基板2的一个面2a上的基板间连接用电极7及设置在另一个面2b上的基板间连接用电极8上分别设置基板间连接用凸点4。这些基板间连接用凸点4在各电极7、8上形成后，被压扁成规定的厚度，进而被形成为具有被切削成位于与半导体芯片3的切削平面3a的同一平面内的平面4a。
在如图25所示那样形成的半导体器件1C中，由于在基板2的两面2a、2b上分别配置了的各半导体芯片3、3被围绕其侧面的高分子材料13、13固定在基板2上，所以当研磨到所希望的厚度时，施加在各半导体芯片3上的负荷被分散，抑制了研磨时施加在半导体芯片3、3上的负荷，能够可靠地保护这些半导体芯片3、3，同时能够谋求进一步的薄型化。
此外。图25所示的半导体器件1C与上述的各半导体器件1、半导体器件1A、半导体器件1B不同，由于仅仅在半导体芯片3的周围被密封用树脂覆盖，半导体芯片3的整体并没有被掩埋在密封用树脂中，当研磨到规定的厚度时，没有必要研磨密封用树脂，所以能够高效率地进行研磨，而且也能够减轻研磨装置的消耗。
在图25所示的半导体器件1C中，为了将半导体芯片3固定在基板2上，而且将半导体芯片3的电极连接到基板2上的芯片用电极6上，例如，能够使用各向异性导电材料。通过使用各向异性导电材料，通过热压介于半导体芯片3与基板2之间的各向异性导电材料，由于能够一次进行半导体芯片3向基板2的固定和半导体芯片3的电极与基板2上的芯片用电极6之间的导通，所以操作性良好。各向异性导电材料虽然可以以ACP(各向异性导电膏)的形态提供，但是，当以ACF(各向异性导电膜)的形态供给时，处理容易，能够提高半导体器件1C的制造方法的可操作性。用AFC将半导体芯片3定位在基板2上并粘附，在该状态下通过热压在将半导体芯片3的电极与基板上的芯片用电极6之间电连接的同时，使用作为AFC的粘结剂的高分子材料将半导体芯片3固定在基板2上。此外，将半导体芯片3固定在基板2上的高分子材料13不一定需要使用各向异性导电材料。
还有，在图25所示的半导体器件1C中，在将基板间连接用凸点4设置在基板2上后，将该基板间连接用凸点4压扁到接近研磨高度，然后研磨到规定的厚度。由于在基板2上形成的基板间连接用凸点4经压扁工序使基板2及在基板2上形成的基板间连接用电极7、8之间的接触变得紧密而强固，能够可靠地防止因研磨引起基板间连接用凸点4从基板脱落，提高了所得到的半导体器件1C的可靠性。
此外，在图25所示的半导体器件1C中，虽然是在基板2的各面2a、2b上安装半导体芯片3，但不言而喻，也可将本发明应用于仅仅在基板2的某个面2a或者2b上安装半导体芯片3的半导体器件。
接着，参照图26至图31说明上述第4实施形态的半导体器件1C的制造方法。
如图26所示，为制造半导体器件1C，准备在一个面2a及另一个面2b上分别形成了芯片用电极6、6及基板间连接用电极7、8的基板2。在该基板2上形成将分别在一个面2a及另一个面2b上形成的芯片用电极6、6与基板间连接用电极7、8电连接的未图示的导体图形，进而穿设为与分别在一个面2a及另一个面2b上形成的基板间连接用电极7、8电连接的通孔9。在形成于基板2的各面2a、2b上的基板间连接用电极7、8上，如图26所示那样形成基板间连接用凸点4。这些基板间连接用凸点4被形成为使其高度t1比半导体芯片3在研磨后的高度T(参照图25)稍微高些。
当在基板间连接用电极7、8上形成的基板间连接用凸点4是焊料凸点的情况下，首先，例如用丝网印刷法在基板2的一个面2a上涂覆焊料，对其施加回流，接着，在基板2的另一个面2b上同样地用丝网印刷法涂覆焊料，对其施加回流而形成焊料凸点。因此，在基板2的一个面2a及另一个面2b这两面上分别形成构成圆顶状的焊料凸点4。
如图27所示，分别在基板2的各面2a、2b上形成的基板间连接用凸点4通过压铸成形同时压扁形成规定的高度t。该规定的高度t是比半导体芯片3在研磨后的高度稍微高一点的高度。此外，在用焊料凸点构成基板间连接用凸点4的情况下，即使使用焊料供给量比较均匀的丝网印刷法也不能避免焊料供给量的离散性。焊料供给量的离散性虽然成为所供给的焊料高度的离散性表现出来，但通过进行本压扁工序，基板间连接用凸点4的高度t能够以优良的精度均匀化。这样，通过改善基板间连接用凸点4在研磨前的高度精度，研磨时施加在基板2的厚度方向的压力能够被分别位于相反一侧的基板间连接用凸点4均匀地接受，能够防止研磨时基板2的弯曲。
此外，如图28所示，在半导体芯片3的未图示的电极上，形成柱式凸点11。柱式凸点11例如是金柱式凸点，使用柱式键合装置或引线键合装置形成。
接着，如图29所示，将形成了柱式凸点11的半导体芯片3在对位的状态下安装到基板2的一个面及另一个面的各面2a、2b上。即半导体芯片3被配置在基板2的各面2a、2b上，使得形成了柱式凸点11的面与基板2的各面2a、2b相向，柱式凸点11位于芯片用电极6上。
配置在基板2上的半导体芯片3例如利用ACF(各向异性导电膜)14分别粘附在基板2的各面2a、2b上。ACF是将导电性粒子分散到由高分子材料构成的粘结剂内形成为膜状被覆在隔离片上形成。通过剥离未图示的隔离片，使ACP介入半导体芯片3和基板2之间，将半导体芯片3贴附在基板2上。此外，在通过各向异性导电材料将半导体芯片3、3与基板2进行连接的情况下，虽然也能够使用膏状的各向异性导电材料(ACP)，但是，在以ACP的形式供给的情况下，需要专用的分配器，在使装置大型化的同时处理也变得麻烦，通过使用上述的ACF，处理变得容易，同时也无需大型的装置。
在通过ACF将半导体芯片3贴附在各面2a、2b的基板2上，施加热压。即，向图30箭头B的方向热压，使得在稍高的温度下将半导体芯片3对基板2一侧按压。通过对半导体芯片3施加这种热压，设置在该芯片3上的电极和与该电极相向的基板2一侧的芯片用电极6之间因柱式凸点11及各向异性导电材料14的导电性粒子而被导通，互相相向的电极以外的空间被粘结剂绝缘。同时，因加热而软化了的粘结剂绕进半导体芯片3的侧面，并将其覆盖。其结果是，通过将粘结剂覆盖在半导体芯片3与基板2相向的面及侧面上而将半导体芯片3固定在基板2上。
在上述图29及图30所示的例子中，通过使用各向异性导电材料，在将半导体芯片3机械地固定在基板2上的同时也谋求与基板2之间的电导通，但不限于此，也可以采用其它的方法，例如也可以在谋求半导体芯片3与基板2之间的电导通之后，在半导体芯片3与基板2之间供给高分子材料以谋求机械方面的固定。
如上所述，安装在基板2的各面2a、2b上的半导体芯片3及形成在基板2的各面2a、2b上的基板间连接用凸点4被研磨成从基板2的各面2a、2b算起的厚度为规定的厚度。通过将半导体芯片3及基板间连接用凸点4分别研磨成所希望的厚度，本发明的半导体器件1C被认为是安装在电子装置等上的已完成的半导体器件。图31所示的半导体器件1C被形成为其厚度DT约为0.28mm。
此外，研磨后的半导体芯片3的厚度与基板2的厚度BT最好被设定为大致相等的厚度。例如，基板2的基材的厚度是0.055～0.065mm、包含电极6、7、8的导体图形的厚度在0.011～0.015mm的范围内，半导体芯片3在研磨前向基板2安装时的厚度约为0.2mm，经研磨成为0.06～0.08mm，半导体器件1C总体的厚度定为约0.28mm。
此外，在制造仅在基板2的某个面上安装了半导体芯片3的半导体器件的情况下，仅对基板2的单面进行上述各工序即可。
再次，作为本发明的第4实施形态，图32示出了将4片上述半导体器件1C层叠而成的叠层型半导体器件10C和使用该叠层型半导体器件10C的半导体存储器件15。
图32所示的叠层型半导体器件10C的厚度LT被形成为约1.15mm。该叠层型半导体器件10C在安装到母板16上之前，在上下的各面上贴附保护基板17、18，以提高可处理性。此外，在下侧的保护基板18上形成使叠层型半导体器件10C与保护基板18的下表面的未图示的电极导通的未图示的图形及通孔。下表面的电极被形成在从基板2的厚度方向的上下方向看时偏离基板间连接用电极7、8的位置上。
在如图32所示那样构成的半导体器件1C中，在母板16的未图示的电极上设置多个焊料凸点19，通过这些焊料凸点19与母板16上的电路连接。安装了叠层型半导体器件10C的母板16被收容在封装体20内，例如构成半导体存储器件21。此外，将下侧的保护基板18的下表面的电极形成在从上下方向观察时偏离基板间连接用电极7、8的位置上，是为了在基板2的厚度方向上施加压力的情况下，避免应力集中在基板间连接用电极7、8及基板间连接用凸点4所在的部位。
此外，使用仅在基板2的单面上安装了半导体芯片3的多片半导体器件层叠而成的叠层型半导体器件，就能够制造与上述图32所示的半导体存储器件15同样的半导体存储器件。
还有，上述各实施形态中所示的各部的形状及结构示出了在实施本发明时所进行的一个具体例子，在不变更本发明的要旨的范围内能够适当地加以变更。
产业上利用的可能性如上所述，按照本发明，由于安装在基板上的半导体芯片与密封用树脂一起被切削，形成所希望的厚度，所以通过使切削时的负荷不集中在半导体芯片上而被分散到密封用树脂上，能够减少半导体芯片的裂纹等损伤，能够可靠地进行薄的切削。由于在设置于基板上的基板间连接用电极上所形成的基板间连接用凸点也是在用密封用树脂覆盖后，通过与密封用树脂一起被切削而露出，所以能够可靠地防止与基板间连接用电极的连接不良，形成具有规定的面积的连接端面的基板间连接用凸点。
本发明在谋求薄型化的同时谋求存储容量的大容量化，而且能够得到可靠性高的半导体器件，通过使用该半导体器件，能够在使其厚度减薄的同时，谋求大容量化，得到可靠性高的半导体器件。
权利要求
1.一种半导体器件，其特征在于具备具有在表里两面上形成的用通孔连接的基板间连接用电极的基板；具有与在上述基板上形成的布线图形连接的电极，与该电极形成面相反一侧的面被切削成平面的半导体芯片；设置在上述基板的基板间连接用电极上的与基板相反一侧的面被切削成平面的基板间连接用凸点；以及与设置在上述基板上的密封上述半导体芯片和上述基板间连接用凸点的同时，与基板相反一侧的面被切削成平面的密封用树脂，上述半导体芯片的切削平面、上述基板间连接用凸点的切削平面和上述密封用树脂的切削平面位于同一平面内，半导体芯片和上述基板间连接用凸点除上述切削平面外均被密封在密封用树脂内。
2.如权利要求1所述的半导体器件，其特征在于半导体芯片、基板间连接用凸点和密封用树脂被设置在上述基板的两面上。
3.如权利要求1所述的半导体器件，其特征在于厚度在150μm～200μm的范围内。
4.如权利要求2所述的半导体器件，其特征在于厚度在200μm～250μm的范围内。
5.一种叠层半导体器件，其特征在于具备具有在表里两面上形成的用通孔连接的基板间连接用电极的基板；在上述基板的表面或者表里两面上，具有与基板上的布线图形连接的电极，与该电极形成面相反一侧的面被切削成平面的半导体芯片；在上述基板的表面或者表里两面上，设置在上述基板间连接用电极上的与基板相反一侧的面被切削成平面的基板间连接用凸点；以及与设置在上述基板的表面或者表里两面上的密封上述半导体芯片和上述基板间连接用凸点的同时，与基板相反一侧的面被切削成平面的密封用树脂，上述半导体芯片的切削平面、上述基板间连接用凸点的切削平面和上述密封用树脂的切削平面位于同一平面内，将半导体芯片和基板间连接用凸点除上述切削平面外均被密封在密封用树脂内的多个半导体器件层叠在一起，将各半导体器件的基板间连接用凸点彼此之间连接在一起或者将基板间连接用凸点与基板间连接用电极连接在一起而成。
6.如权利要求5所述的叠层半导体器件，其特征在于将仅在上述基板的表面上设置了半导体芯片、基板间连接用凸点及密封用树脂的4个半导体器件层叠而成，其厚度在0.65mm～0.85mm的范围内。
7.如权利要求5所述的叠层半导体器件，其特征在于将在上述基板的表里两面上设置了半导体芯片、基板间连接用凸点及密封用树脂的2个半导体器件层叠而成，其厚度在0.45mm～0.55mm的范围内。
8.如权利要求5所述的叠层半导体器件，其特征在于上述通孔及基板间连接用凸点在与半导体器件的层叠方向正交的方向的侧面露出。
9.一种半导体器件的制造方法，其特征在于与在基板的表里两面上形成的用通孔连接的同时，在与布线图形连接的基板间连接用电极的表面一侧的电极或者表里两面的电极上形成其高度比需要的高度高的基板间连接用凸点，将半导体芯片的电极连接在基板上所形成的布线图形上并将半导体芯片的电极安装在上述基板的表面或者表里两面上，接着，将密封用树脂加到上述基板上，使之覆盖上述半导体芯片及基板间连接用凸点，接着，切削上述密封用树脂、上述半导体芯片及上述基板间连接用凸点的与上述基板相反一侧的面，使这些密封用树脂、半导体芯片及基板间连接用凸点的切削平面与基板之间的间隔成为规定的厚度。
10.一种叠层半导体器件的制造方法，其特征在于与在基板的表里两面上形成的用通孔连接的同时，在与布线图形连接的基板间连接用电极的表面一侧的电极或者表里两面的电极上形成其高度比需要的高度高的基板间连接用凸点，将半导体芯片的电极连接在基板上所形成的布线图形上并将半导体芯片的电极安装在上述基板的表面或者表里两面上，接着，将密封用树脂加到上述基板上，使之覆盖上述半导体芯片及基板间连接用凸点，接着，切削上述密封用树脂、上述半导体芯片及上述基板间连接用凸点的与上述基板相反一侧的面，使这些密封用树脂、半导体芯片及基板间连接用凸点的切削平面与基板之间的间隔成为规定的厚度而形成的多个半导体器件层叠在一起，然后，将各半导体器件的基板间连接用凸点彼此之间连接在一起或者将基板间连接用凸点与基板间连接用电极连接在一起。
11.一种叠层半导体器件的制造方法，其特征在于与在基板的表里两面上形成的用通孔连接的同时，与布线图形连接的基板间连接用电极的表面一侧的电极或者表里两面的电极上形成其高度比需要的高度高的基板间连接用凸点，将半导体芯片的电极连接在基板上所形成的布线图形上并将半导体芯片的电极安装在上述基板的表面或者表里两面上，接着，将密封用树脂加到上述基板上，使之覆盖上述半导体芯片及基板间连接用凸点，接着，切削上述密封用树脂、上述半导体芯片及上述基板间连接用凸点的与上述基板相反一侧的面，使这些密封用树脂、半导体芯片及基板间连接用凸点的切削平面与基板之间的间隔成为规定的厚度的同时，将上述基板、通孔、基板间连接用凸点及密封用树脂在通孔及基板间连接用凸点所在的部位切断，使通孔及基板间连接用凸点在侧面露出而成的多个半导体器件层叠在一起；然后，将各半导体器件的基板间连接用凸点彼此之间连接在一起或者将基板间连接用凸点与基板间连接用电极连接在一起。
12.一种半导体器件，其特征在于具备具有在表里两面上形成的用通孔连接的基板间连接用电极的基板；具有与在上述基板上形成的布线图形连接的电极，与该电极形成面相反一侧的面被切削成平面的半导体芯片；设置在上述基板的基板间连接用电极上的、预先被压扁到规定的厚度后与基板相反一侧的面被切削成平面的基板间连接用凸点；以及位于包围上述基板与上述半导体芯片之间及半导体芯片的侧面，将半导体芯片固定在基板上的高分子材料，上述半导体芯片的切削平面和上述基板间连接用凸点的切削平面位于同一平面内。
13.如权利要求12所述的半导体器件，其特征在于在上述基板的两面上设置半导体芯片、基板间连接用凸点和高分子材料。
14.如权利要求12所述的半导体器件，其特征在于厚度在200μm～220μm的范围内。
15.如权利要求13所述的半导体器件，其特征在于厚度在197μm～280μm的范围内。
16.一种半导体器件的制造方法，其特征在于与在基板的表里两面上形成的用通孔连接的同时，与布线图形连接的基板间连接用电极的表面侧的电极或者表里两面的电极上形成其高度比需要的高度高的基板间连接用凸点的同时，将该基板间连接用凸点在基板的厚度方向上压扁使之成为接近需要高度的厚度，在将半导体芯片的电极连接在基板上所形成的布线图形上并将半导体芯片的电极安装在上述基片的表面或者表里两面上的同时，用位于包围半导体芯片与基板之间及半导体芯片的侧面的高分子材料将半导体芯片固定在基板上，接着，切削上述半导体芯片及与上述基板间连接用凸点的上述基板相反一侧的面，使这些半导体芯片及基板间连接用凸点的切削平面与基板之间的间隔成为规定的厚度。
17.如权利要求16所述的半导体器件的制造方法，其特征在于由以下工序构成在将半导体芯片的电极连接在基板上所形成的布线图形上并将半导体芯片的电极安装在上述基板的表面或者表里两面上的同时，用位于包围半导体芯片与基板之间及半导体芯片的侧面的高分子材料将半导体芯片固定在基板上的工序；用各向异性导电材料将半导体芯片安装到基板上的工序；以及在施加压力将半导体芯片按压向基板方面的同时进行加热的工序。
18.如权利要求17所述的半导体器件的制造方法，其特征在于上述各向异性导电材料以薄膜的形态供给。
19.一种叠层半导体器件，其特征在于具备具有在表里两面上形成的用通孔连接的基板间连接用电极的基板；在上述基板的表面或者表里两面中，具有与基板上的布线图形连接的电极，与该电极形成面相反一侧的面被切削成平面的半导体芯片；设置在上述基板的基板间连接用电极上、预先被压扁到规定的厚度后，与基板相反一侧的面被切削成平面的基板间连接用凸点；以及位于包围上述基板与上述半导体芯片之间及半导体芯片的侧面，将半导体芯片固定在基板上的高分子材料，将上述半导体芯片的切削平面和上述基板间连接用凸点的切削平面位于同一平面内的多个半导体器件层叠在一起，将各半导体器件的基板间连接用凸点彼此之间连接在一起或者将基板间连接用凸点与基板间连接用电极连接在一起而成。
20.一种叠层半导体器件的制造方法，其特征在于与在基板的表里两面上形成的用通孔连接的同时，与布线图形连接的基板间连接用电极的表面侧的电极或者表里两面的电极上形成其高度比需要的高度高的基板间连接用凸点，将上述基板间连接用凸点在基板的厚度方向上压扁使其厚度接近需要的高度，在将半导体芯片的电极连接在基板上所形成的布线图形上并将半导体芯片的电极安装在上述基板的表面或表里两面上的同时，用位于包围半导体芯片与基板之间及半导体芯片的侧面的高分子材料将半导体芯片固定在基板上，接着，切削上述半导体芯片及上述基板间连接用凸点的与上述基板相反一侧的面，使这些半导体芯片及基板间连接用凸点的切削平面与基板之间的间隔成为规定的厚度而形成的多个半导体器件层叠在一起，然后，将各半导体器件的基板间连接用凸点彼此之间连接在一起或者将基板间连接用凸点与基板间连接用电极连接在一起。
全文摘要
本发明是将半导体芯片(3)安装在基板(2)上的半导体器件，具备具有在表里两面上形成的用通孔(9)连接的基板间连接用电极(7)(8)的基板；具有与在基板上形成的布线图形连接的电极、与电极形成面相反一侧的面被切削成平面的半导体芯片；与设置在基板的基板间连接用电极上的基板相反一侧的面被切削成平面的基板间连接用凸点(4)；以及与设置在基板上的密封半导体芯片和基板间连接用凸点的同时，与基板相反一侧的面被切削成平面的密封用树脂(5)，半导体芯片的切削平面(3a)、基板间连接用凸点的切削平面(4a)和密封用树脂的切削平面(5a)位于同一平面内，半导体芯片和基板间连接用凸点除切削平面外被密封在密封用树脂内。
文档编号H01L23/532GK1465098SQ01815386
公开日2003年12月31日 申请日期2002年6月14日 优先权日2000年9月8日
发明者小池敏彦, 本田学, 加藤益雄 申请人:索尼公司