专利名称：屏蔽的微电子接插件及制造方法
优先权要求本发明专利申请要求从美国专利申请序列号为09/732098，申请日期为2000年12月6日，标题为“屏蔽的微电子接插件及制造方法，以及PCT专利申请号为PCT/US01/46588，申请日期为2001年12月3日，标题与上相同，中获得优先权。
背景技术：
发明领域本发明一般涉及微电子接插件，并特别地涉及制造多路接插件的一种改进设计和方法，该多路接插件含有噪声屏蔽和内部电子元件。
相关技术描述电子连接器技术上已知多路接插件。如
图1a-1c所示，这种接插件100通常包括排列成多排101和多列103的单连接器104(例如RJ11或RJ45型)，以致允许若干个模块插头同时插进并连接到连接器的插头座106。设计和制造这种多路接插件中有几个主要方面需要考虑，包括(i)屏蔽单连接器，防止外部产生的电磁干扰(EMI)或“噪声”，(ii)接插件所占的大小或体积，(iii)可靠性，及(iv)制造成本。
关于EMI，先前技术的多路接插件，例如图1a-1c，通常包括模压塑料壳体102，在接插件壳体102内整体地形成单连接器104；和外部金属的噪声屏蔽罩172，该金属屏蔽罩缠绕或包围了接插件壳体的大部分外表面区域。然而，仅使用外部“环绕”的噪声屏蔽罩172的这种方法有几个缺点。特别地，这样的布置不能给接插件100中的单连接器104提供完全的或甚至接近完全的屏蔽，因为考虑到由于连接器导线120和金属屏蔽罩172间的电短路引起连接器可靠性的降低，接插件壳体的底表面111大部分常常未屏蔽。这种屏蔽上的“间隙”通过由增加的噪声引起信噪比(SNR)的降低，降低了接插件100的整体性能。另外，这种环绕外部屏蔽罩172不能解决连接器交叉噪声泄漏问题；即，由接插件内一个连接器元件幅射的干扰其他连接器的噪声，反之亦然。
因此，已经试图在接插件单连接器之间提供额外的屏蔽，包括在其上的连接器之间提供一个或多个屏蔽元件。见美国专利申请号为5531612，标题为“多端口模块插座组件”，发布日期为1 996年7月2日(‘612专利)。虽然仅用“环绕”噪声屏蔽罩改进前述的先前技术装置，‘612专利的本发明缺少几方面能力，尤其包括(i)在接插件和安装接插件的衬底(例如，印刷电路板(PCB))之间不能提供噪声屏蔽；和(ii)使用实际上垂直的模压导线插头140a，140b或基架(每个连接器两个)，这使该装置的制造和装配更复杂，并增加制造成本。另外，在‘612专利中披露的装置不包括滤波，电压变换，或其他集成在该接插件内每个连接器的电子元件；因此，也没有提供对所提供的元件进行物理调节和屏蔽。
一个相关问题涉及在接插件连接器中使用如发光二极管(LED)160的噪声发射源；这样的元件还可能潜在地是重要的EMI源，并因此，为了达到最佳的性能，应在多种情况将这些元件与其他连接器元件屏蔽隔离。如图1a-1c的先前技术的或‘612专利的多路接插件通常没有提供LED与其他接插件元件的屏蔽隔离，是一个严重的问题。相反地，LED160通常物理地放置外部屏蔽罩172内，常常接近其他连接器元件，例如，导线120和串联电子滤波器(未示出)。
因为消费者一般对多路接插件的成本和价格很敏感，在生产性能尽可能最好(噪声)而成本尽可能最低的多路接插件之间存在一种恒定关系(张力)。因此，最希望的情况是对整个产品成本的影响较小，又能对外部和交叉元件噪声实现彻底地屏蔽。另外，因为底板的空间(“占用面积”(footprint))和体积是使电子元件小型化，改善性能和噪声屏蔽的重要因素，理想地应决不增加元件的尺寸。最后，接插件还必须较佳地包括信号滤波/调节(conditioning)元件，例如感应电扰器(即，“扼流圈”线圈)，变压器，及其他不影响空间或噪声性能的类似元件。
依据前述，最大的期望是提供一种改进的多路接插件及制造多路接插件的方法。这样一种改进的接插件应当是可靠的，并提供加强的外部和内部连接器噪声压制，包括集成电子元件和安装接插件的衬底之间的噪声压制，而占用最小的体积。另外，这样的改进装置应是容易制造并且成本合算的。
发明摘要本发明通过提供一种改进的屏蔽多路接插件，以及制造该接插件的方法，满足上述需要。
在本发明的第一方面，披露一种改进的屏蔽接插件，尤其用在印刷电路板或其他电子衬底上。在一个示范实施例中，该接插件包括连接器壳体，含有多个连接器插座；许多导线，放置在多个连接器插座的每个插座内；和屏蔽的衬底，相对于连接器壳体放置，并由此提供屏蔽。连接器壳体由非导电的聚合体构成，并包括多排单个RJ45或RJ11连接器，每个连接器含有许多与相应模块插头导线相配的导线，该模块插头插在各自的连接器插座内。形成每个单连接器的导线，以避免需要重新模压基架，并放置在一个可移动的电子元件包内。导线的线端穿过放置在接插件壳体底部的屏蔽衬底，该衬底是特别构成的多层装置，能屏蔽电磁干扰(EMI)或其他有害的电子噪声。此外，该衬底进一步有助于配准导线的接线端(terminal ends)，有利于快速地，方便地连接到外部元件。还安装了外部噪声屏蔽，以屏蔽经过壳体表面，而不是底部发射的电子噪声。在第二实施例中，屏蔽的衬底包括单层铜合金屏蔽层，定形该屏蔽层，以覆盖连接器底部上大多数表面区。
在第二实施例中，接插件进一步包括，顶到底的屏蔽元件，实际上放置在水平的几排连接器之间，顶到底屏蔽层在每排连接器导线之间提供噪声隔离。在一种变化不中，顶到底屏蔽元件包括一条可移动金属条，固定在一条预先形成的凹槽内，该凹槽位于几排单连接器之间。在另一种变化中，在制造过程中，将顶到底屏蔽层形成为接插件壳体内的一层薄金属膜。接插件进一步包括单个前到后屏蔽元件，放置在每个单连接器的电子元件包之间，该前到后屏蔽元件在每个相邻元件包内的电子元件之间提供噪声隔离。在一种变化中，前到后屏蔽元件包括铜合金接头(insert)，固定在第一排和第二排连接器的元件包之间的位置上。在另一种变化中，该屏蔽元件包括一层薄铜膜，放置在第一排元件包的后面。
在第三实施例中，接插件进一步包括多个光源(例如，发光二极光，或LED)，适合于运行期间操作员的观察。这些光源有利于操作员只要简单地观看接插件前面板，就能确定每个单连接器的状态。还披露了离LED最近的选项屏蔽，用于压制由LED发射的噪声。
在本发明的第二方面，披露利用上述接插件的一种改进的电子组件。在一个示范性实施例中，电子组件包括上述屏蔽的接插件，安装在印刷线路板(PCB)衬底上，该印刷线路板含有在印刷线路板上形成的多条导电印刷线，并通过焊接处理将屏蔽接插件焊接到印刷板上，由此形成从印刷线通过元件包各自连接器导线的导电通路。在另一个实施例中，接插件安装在中间衬底上，用一个占用面积减少的接线端阵列(terminal array)，将后者安装到PCB上或其他元件上。
在本发明第三方面，披露制造本发明接插件的一种改进方法。该方法一般包括下列步骤形成接插件壳体，接插件壳体含有多个模块插头座，在至少第一和第二排上形成这些插头座；提供许多导线，包括第一组导线，适合与壳元件内的第一排连接器一起使用，和第二组导线，适合与第二排连接器一起使用；形成导线的线端(end)，放置在上述插头座内，以致与模块插头的相应导线紧密配合；提供屏蔽的衬底和外部屏蔽层；将第一组导线安装在壳体元件中的第一排连接器内；将第二组导线安装在壳体元件中的第二排连接器内；将屏蔽的衬底安装在壳体元件的一边；以及将外屏蔽层安装在壳体元件剩余的暴露边的至少一部分上。在一个实施例中，连接器包括RJ11连接器，而制造方法进一步包括提供至少一种电气元件(例如，滤波器或扼流圈)，该电气元件位于几组导线中的至少一组导线的导电通路内，以调节通过这些导线的信号。外部屏蔽层焊接到屏蔽衬底的各点上，以给接插件增加刚性。在另一个实施例中，制造方法进一步包括提供顶到底屏蔽层和多个前到后屏蔽元件；将顶到底屏蔽层安装第一排和第二排连接器之间；将前到后屏蔽元件安装在电子元件之间，这些电子元件位于各种连接器的导电通路上；以及将前到后屏蔽元件连接到顶到底屏蔽元件上，并将顶到底屏蔽元件连接到外部屏蔽层。
附图简述从下面连同附图的详细描述中，将更能理解本发明的特点，目标和优点，其中图1a是一种典型先前技术的屏蔽多路接插件的透视装配图，描述其中的元件。
图1b是图1a接插件在装配和安装在衬底(PCB)后的透视图。
图1c是图1b组装接插件上沿线1-1截取的横截面图，描述各种元件的相互关系。
图2a是按照本发明接插件第一个示范性实施例的装配图，包括外部和衬底噪声屏蔽。
图2b是图2a组装连接器的底视平面图。
图2c是用在图2a接插件中的连接器正视平面图。
图2d是图2b的示范性接插件沿线2-2截取的横截面图。
图2e是本发明接插件替代实施例的后透视图，其中，用带有模压基架的直溜导线代替元件包。
图2f是本发明接插件替代实施例的底透视图，描述使用单层金属屏蔽衬底。
图2g是一种并有导线的接插件的部分(仅底排)侧视图，该导线含有与之相关的轮廓(contour)元件。
图3a是本发明接插件第二个示范性实施例的后视装配图，包括顶到底和前到后的屏蔽元件。
图3b是用在图3a接插件中的顶到底屏蔽层和相关插槽的正透视图。
图3c是图3a接插件连接器壳体的正视平面图。
图3d是用在图3a接插件的前到后屏蔽层(在变形前)的顶视平面图，示出“T”形的形状。
图4a和4b分别是本发明接插件第三示范性实施例的部分装配和横截面图，包括发光二极管。
图4c是图4a-4b连接器的部分后视平面图，描述将LED导线放置于上排连接器元件包的后面板上形成的凹槽内。
图5是一种互锁基座组件实施例的装配图，选择地与本发明一起使用。
图5a是环形磁芯变压器示范性配置的部分横截面图，可以与本发明连接器一起使用。
图6是本发明接插件的透视图，安装在典型的衬底(PCB)上，以形成电子组件。
图7是一张逻辑流程图，描述制造本发明接插件方法的一个示范性实施例。
图7a是一张逻辑流程图，描述制造接插件元件包方法的一个示范性实施例，图7b是一张逻辑流程图，描述制造接插件的衬底屏蔽层方法的一个示范性实施例，较佳实施例详述现在参考附图，其中全部附图中相似数字涉及相似部件。
应当注意，虽然下列描述主要是关于技术上已知类型的多个RJ型连接器和相关的模块插头，可以连同许多不同连接器类型使用本发明。因此，下列的RJ连接器和插头的描述仅是广泛概念的示范例。
现在参考图2a-2c，描述本发明接插件第一个实施例。如图2a-2c所示，接插件200一般包括接插件壳体元件202，含有多个单连接器204，在接插件壳体元件上形成。特别地，在所述实施例中，连接器204按并排方式排列在接插件壳体202内，这样形成两排208，210连接器204，一排放置在另一排的上面。每个单连接器204的前壁206a互相平行放置并互为共面，这样，模块插头(图2a)可以插进插头座212内，插头座212在每个连接器204内同时形成，没有物理干扰。插头座212每个适合于容纳一个模块插头(未示出)，该模块插头含有许多电导线，这些电导线按某一预定阵列放置，因此该导线阵列能与每个插头座212内各自导线220a紧密配合，由此在插头导线和连接器导线220a之间形成电连接，如下面详细描述的。虽然认可可以令人信服地使用其他材料，聚合物或类似材料，描述的实施例内的连接器壳体元件202是非电导的，并由一种热塑料形成(例如，PCT Thermx，IR廉容，UL94V-0)。虽然可以使用其他处理过程，依据所选材料，注入模压处理用于形成壳体元件202。技术上已知壳体元件的选择和制造，因此这儿不再描述。
一般在壳体元件202的每个连接器204的插头座212内形成许多凹槽222，这些凹槽222在壳体202内互相并行放置并垂直定向。将这些凹槽222隔开，适合于引导并容纳上述导线220，用于与模块插头导线216紧密配合。导线220形成某一种预定形状，并固定在多个电子元件包230，232(见图5)内，后者也与图2c所示的壳体元件202紧密配合。特别地，壳体元件202包括多个腔体234，在单连接器204的背面形成，一般邻近每个连接器204的后壁，每个腔体234适合顺序地容纳元件包230，232。腔体234的深度约为元件包230，232的厚度，这样，元件包可以按前后次序安装，底排的元件包232安装在顶排元件包230的前面(即，靠近接插件的前面板)。一般将每个腔体234定位在壳体元件202中的底排连接器内，而来自顶排元件包上排导线220a占据每个腔体234的上面部分235，因此，允许每个元件包230，232的上排导线220a之间的电隔离。使元件包的上导线220a变形，这样，当元件包230，232插进各自的腔体234时，能将上导线220a容纳在凹槽222内，并维持其位置，以使当将模块插头插入插头座212时，能与模块插头导线紧密配合，也能通过将隔离器223放置在凹槽222之间并定义凹槽222，维持电隔离。
直接由各自的锁住机构233将元件包230，232保持在它们的腔体234内，该锁住机构233模压进壳体元件202并从壳体元件的中间部分向后突出。在描述的实施例中，每个锁住机构233包括一个伸长的，扁平的并有点柔软的元件，该柔软元件含有一个锁钩239，放置在锁住元件237的末梢端。锁钩239与在顶排元件包230上表面上形成的一个相应插头座(recess)或锁槽243配合，由此当后者定位在腔体234内时，将元件包230锁住。在每个腔体234内侧壁247上和每个元件包230，232的外侧壁249上分别形成一套脊面245和相应的凹槽247，这样当后者安装在腔体234内时，能够适当地排列每个元件包230，232，并能防止错位。因此，当装配该装置200时，脊面245和凹槽247以及锁住机构233的组合可靠地将元件包固定在所希望的排列和位置上。
然而，应当认可，可以使用许多不同排列，用于将元件包230，232排列和保护在壳体元件202内，包括摩擦力，粘合剂，或机械技术上已知的任何其他类型的锁住机构。然而，所述的实施例具有优点尤其是易于装配，刚性，以及如果希望，具有折装能力，例如如果希望换出或替换单元件包。
注意，虽然图2a-2c中所述的实施例包括几个元件包，每个元件包中含有一对导线组220a，220b(即，每个元件包有四组导线)，可以用其他配置。例如，可以将本发明配置成每单连接器204带有单元件包230，232，或替代地，每个单元件包带有多于两个完整组的连接器导线220a，220b。作为替代，上壳体排上的所有连接器204的导线220a，220b可以包含在单元件包内(未示出)，跨越整个连接器壳体202的宽度。许多其他的这种替代例子都可能并认为落在这儿披露的本发明的精神内。
在所述实施例中，互相相对地放置两排连接器208，210，这样，元件包230的与顶排208有关的顶排导线220a的形状和长度不同于底排210元件包232相关的导线。这种形状和长度的不同极可能是人为因素，使每个共线元件包230，232低排导线220b的末梢端229容纳在衬底屏蔽层260，并以共面方式在接插件200的底表面终止，由此，允许连接到扁平元件或衬底上，例如PCB(见图6)。
同样在所述实施例中，每个连接器上排导线220a的两根导线294a，294b移到含有其他导线的平面295的外面，如图2d所示。这两根导线294a，294b是本实施例中的“发射”和“接收”导线，虽然应认可具有其他功能的导线可以受益于这儿所述的配置。为了消除或减少这些导线294a，294b之间的电子“串扰”，并保持相同连接器的上排导线，为每个连接器的发射和接收端提供上述的替代。特别地，因为上排导线220的长度变得更长，相关电容也增加，并因此，产生串扰的机会也增加。本发明中每根导线的一部分移出公共平面295，将增加两根导线294a，294b和那个连接器其他导线之间的距离，由此，减少磁场强度，并因此减少它们之间的串扰。然而应注意，虽然本发明实施例利用将导线294a，294b垂直地移动其有效长度的基本部分，可以使用其他技术，例如在两根导线294a，294b和该连接器其他导线之间提供屏蔽元件，或者将这两根导线294a，294b侧向地移离其他导线一段运行的距离。可以使用其他方法，如技术熟练人员已知的方法。
又注意到，虽然图2a-2c的实施例包括顶排和底排连接器元件包230，232，如这儿参考图5所述，所有的或部分这样的元件包是选项，如果电气上不需要，可以从设计中删去，如图2e替代实施例所示的。例如，在不需要信号滤波或电压变换的应用中，除去元件包之间的电子元件，并且可以用“直溜”导线290替代元件包230，232及它们相关的上下排导线220a，220b。如图2e(2d？)所示，直溜导线290从每个连接器204的背后部分露出，并随后按向下方向292突出，最后穿过衬底屏蔽260，到PCB或其他外部装置终止。导线290选择地固定在一个重新模压(overmolded)“基架”293内，用于增加刚性和调整性。然而应当欣赏可以使用不同于图2e(2d？)所示的配置，例如作为例子，利用在一个绝缘隔离器的前壁和后壁上形成的导向插槽，该绝缘隔离器位于几组导线的每组上(未示出)。
进一步注意，虽然图2a-2c的实施例包括两排208，210，每排四个连接器(由此形成一个2乘4的连接器阵列)，可以使用其他阵列配置。例如，可以替换使用一个2乘2阵列，含有两排，每排两个连接器。替代地，可以使用2乘8排列。作为另一个替代例，可以使用三排，每排四个连接器(即，3乘4)。又作为一个替代例，可以使用不对称排列，例如两排，每排含有不相数量的连接器(例如，顶排有两个连接器，而底排有四个连接器)。每个连接器的插头座212(和前面板206a)也不必需要如同图2a-2c实施例的共面。此外，在阵列中的某些连接器不需包含电子元件包，或替代地，元件包内含有的元件可以不同于同一阵列中的其他连接器。许多其他改变可能与本发明一致；因此，这儿所示的实施例仅是示范性的广泛概念。
图2a-2c实施例的排208，210按镜像方式放置，这样，顶排208中的每个连接器204的锁住机构250与底排210中的相应连接器的锁住机构反向或镜像。这种装置允许用户用最小的物理阻挠程度接近两排208，210的锁住机构250(在这种情况，一种RJ模块插座上常用类型的柔软键形物和插头座配置，虽然可用其他类型替代)。然而应当认可，顶排和底排208，210内的连接器的定位方向可以与相关的锁住机构250相同，例如，如希望，将两排连接器的所有锁住机构放置在插头座212的上面。
本发明接插件200进一步包括屏蔽衬底260，在描述的实施例中，该屏蔽衬底260放置在邻近PCB或衬底的接插件200的底面板上，接插件200(100？)随后安装在该PCB或衬底上(图6)。在实施例中，该屏蔽衬底包括至少一层玻璃纤维262，在该玻璃纤维上放置一层镀锡铜层或其他金属屏蔽材料层266。也可以选择地用聚合体涂在玻璃纤维262和金属屏蔽层两者的暴露部分上，用于增加可靠性和绝缘强度。衬底260进一步包括多个引线脚穿孔阵列268，在衬底260上，按相对于每个元件包230，232较低导线220b的预定位置形成该阵列268，这样当完全地组装接插件200时，较低的导线220b经过引线脚穿孔阵列268的各自小孔，穿过衬底260。也提供将金属屏蔽层266连接到外部噪声屏蔽层272的插针或其他元件(未示出)。用这种方式，屏蔽元件266和272电连接在一起，并最后接地，以避免静电电位的积累或其他潜在的有害效应。
在描述的实施例中，从紧邻和围绕引线脚阵列268区域270蚀刻或移去金属屏蔽层266，由此可消除在那些区域上能引起不希望的电气短路或电导的任何电位。因此，每个连接器的较低导线220b穿过衬底，仅与衬底260的非导电玻璃纤维层262接触，后者有利地为这些较低的导线220b提供机械支撑和位置定位。然而应当认可可以使用其他结构的衬底屏蔽层260，例如两层玻璃纤维，中间带有金属屏蔽层266的“三明治”结构，或甚至其他近似结构。
衬底260的金属屏蔽层266能屏蔽接插件200底面板，防止电子噪声传输。这消除了在这部分接插件200上围绕外部金属屏蔽层的需要，实际上看，很难进行这种屏蔽，因为导线220b也占据了该区域。更合适地，本发明衬底260提供接插件200的底部屏蔽，不会冒较低导线220b与外部屏蔽层短路的风险，同时还能给较低导线220b提供机械稳定性及定位。
在图2a-2c所示的另一个替代实施例中，屏蔽的衬底260可以包括金属屏蔽材料的单屏蔽层253(例如约0.005英寸厚的铜合金)，该屏蔽层253基本上覆盖了接插件底表面的全部区域，，如图2f所示。当使用图2a-2c的屏蔽衬底时，已经移去紧邻较低导线220b的部分单金属层，消除与屏蔽层253产生电短路的可能性。屏蔽层253还要焊接到255或另外导电连接到外部噪声屏蔽层272(下面描述)，为前者提供接地。图2f的实施例具有结构简单，制造成本低的优点，因为单层金属253的制造比图2a-2c所示实施例的多层配对更简单。
图2a-2c的接插件200还包括外部噪声屏蔽罩272，按一般包角方式安装在接插件壳体202上，如图2b所示。外部屏蔽罩272为金属结构，特别地为0.010英寸厚的铜基合金。在所述实施例中，当围绕接插件200大部分外部表面安装时(除壳体202的底表面206d，和每个连接器204的模块插头座外)，将外部屏蔽罩272分割成多段联锁的平面部分274a-e。因此，当外部屏蔽罩272与先前所述的衬底屏蔽260结合时，基本上减少或甚至消除壳体元件所有六个表面上的电子噪声发射。外部噪声屏蔽罩272进一步包括多个接地“销钉”277，沿侧边和后背屏蔽部分274b-d的下边缘放置，与PCB(未示出)上相应的接地孔或接地端紧密配合，用于屏蔽层的接地。在电子技术上已知外部金属噪声屏蔽的构造和使用，因此，这儿不再进一步描述。
还应认可，可将定位或保持元件(例如，“轮廓(contour)”元件，如美国专利申请号6116963，标题为“双件微电子连接器和方法”，发布日期为2000年9月12日中所述，已转让给专利代理人，并在这儿整体地并入作参考)选择地用作为本发明壳体元件202的一部分。这些定位或保持元件尤其用于定位相对于模块插头的单个上连接器220a，容纳在插头座212内，并由此给上导线220a提供机械枢轴点或支点。另外或替代地，这些元件给导线220a和任何相关元件包230，232起保持装置作用，由此，提供摩擦保持力，与从壳体202中移去元件包和导线的力相反。图2g描述在示范性连接器实体内这种轮廓元件的使用。技术上已知这种元件的结构，并因此这儿不再进一步描述。
现在参考图3a-3c，描述本发明接插件的第二个实施例。在第二个实施例300中，先前描述的图2a-2c的接插件适合于包括(i)顶到底噪声屏蔽元件305，和(ii)多个前到后屏蔽元件207，为了进一步减轻电子噪声发射。虽然先前实施例的衬底屏蔽260和外部屏蔽罩272能减轻或消除接插件200的六个外部表面上噪声发射，图3实施例的顶到底噪声屏蔽元件305和前到后屏蔽元件307通过分别地将上排导线308与下排310，以及将上排元件包230与下排元件包232屏蔽隔开，进一步减少噪声发射。在这种方式中，有效地消除该接插件中的所有重要接口上的噪声。
注意，这儿所用的术语“顶到底”和“前到后”意思是并不纯粹地包括分别相对于接插件平板379的水平或垂直方向。例如，本发明接插件的一个实施例(未示出)可以包括多个按阵列排列的单连接器，该阵列相对于平板表面是曲线排列或非线性排列，这样顶到底噪声屏蔽也可以是曲线或非线性，提供连接器连续排之间的屏蔽。相似地，前到后屏蔽元件能够按某一方向放置，该方向与相应的垂直方向成一个角度，或甚至放置在与连接器壳体202的侧面板平行的连接器之间，取决于元件包230，232的方向。因此，上述术语决不限制所披露屏蔽元件305，307可取方向和/或形状。
相似地，虽然这儿按术语单个，整体元件描述这种屏蔽元件305，307，应当欣赏屏蔽元件305，307中的一种或两种均可以包括物理上互相分隔的2个或多个子元件。因此，本发明期望使用“多部分”屏蔽。
在描述实施例中的顶到底屏蔽元件305(图3b和3c)由铜锌合金(260)，回火H04形成，其厚度约为0.008英寸，并在不光滑的镍底板(约为0.00005至0.00012英寸厚)上镀有93％/7％的明亮锡铅合金(约为0.00008至0.00015英寸厚)。然而，可以依据特殊应用，替代地使用其他的材料，结构和厚度值。屏蔽元件305进一步包括两个接合点394，位于元件305的任意一端，在完全装配了接插件300后，与外部屏蔽罩272中的两条侧向凹槽397合作将顶到底屏蔽元件305连接到外部屏蔽罩272。将接合点394选择地焊接到或另外接触外部屏蔽层的侧向凹槽边缘，如果希望，由此形成电气传导通路。屏蔽元件(或屏蔽元件上的部分区域)也可以选择地配置绝缘外涂层，例如一层KaptonTM型的聚酰亚胺带。
顶到底屏蔽元件305容纳在凹槽(groove)或插槽(slot)311内，该凹槽是在连接器壳体元件302的前面板313上形成，具有某一深度，这样完成接插件300的顶排308和底排310之间的屏蔽。在描述实施例中，屏蔽元件305包括保保持器翼片(retainer tab)392，通过在所需的位置上，将屏蔽元件305的外侧边缘317弯曲成与屏蔽元件的平板319成某一角度，形成保持器翼片392。这种配置允许将屏蔽元件305插入凹槽311内达到某一预定深度，由此，减少电位在深度上的变化，在制造过程中，该屏蔽元件从一个组件穿过另一组件。然而应当认可，可以利用用于定位顶到底屏蔽元件305的其他配置，例如，销钉，掣子，粘合剂等等，技术上已知所有的这些。
一般将前到后屏蔽元件307制成“T”形，如图3d所示。每个元件307的伸长部分321容纳在相应的插槽323内，插槽323通常按水平面在壳体302上前到后运行，将壳体302分成顶排308和底排310。当安装屏蔽元件307时，它的平板元件331按垂直方向定位，并保持与顶排元件包230的前表面325以及底排元件包232的后表面327接触，由此，就幅射电噪声而论，有效地将这两个元件包隔开。使每个屏蔽元件307的伸长部分321从平面部分321变形约90度，并将它的末梢端333连接到顶到底屏蔽元件305，例如通过焊接，由此形成这两个元件间的电连接和公共电位。
所述实施例的前到后屏蔽元件307由技术上已知类型的铜薄膜制成，其厚度约为0.002至0.003英寸。虽然如同顶到底屏蔽元件305，可以用其他材料和厚度。
除了衬底屏蔽层260，外部屏蔽罩272，顶到底屏蔽305，和前到后屏蔽307外，本发明的接插件300可以进一步配置有内连接器屏蔽(未示出)，横向地放置在顶排308和底排310的单连接器304的单连接器之间。可以将这样的内部连接器屏蔽形成为分开的离散元件，这些元件插进在连接器壳体302内形成的插槽内，类似于顶到底屏蔽305的情况(除了按垂直方向)，或替代地形成为薄膜涂层或薄膜层，放置在制造壳体302期间形成的某一给定排308，310中单个相邻连接器304壁板之间。能横向地屏蔽连接器304的其他配置也有可能与这儿披露的本发明相一致。
现在参考图4a-4c，描述本发明接插件的又一个实施例。如图4a-4c所示，接插件400进一步包括多个光源403，目前按发光二极管LED的格式，技术上已知这些发光二极管LED的类型。如已了解的，光源403用于指示每个连接器内的电气连接状态。图4a-4c实施例的LED403放置在底排410的底部边缘409和顶排408的顶部边缘414，每个连接器的两个LED邻近并位于模块插头锁住机构450的任一边，以致能从接插件400的前面板可以看见。在本实施例中，单个LED容纳在壳体元件402的前面板形成的LED插头座444内。每个LED包括两根导线411，这两根导线在引线通道447内，一般按某一水平方向从LED的后背引向连接器壳体402的背面部分，在壳体元件402内形成导线通道447。将LED导线411变形或变曲成这样的一个角度，使它们的末梢端417能朝下，以使末梢端417能够穿过在屏蔽衬底460上形成的相应小孔419，并从小孔419露出，一般与从顶排元件包230和底排元件包232的较低导线220b平行，由此导线阵列，有利端接到PCB或其他外部元件上。如图4c所示，LED导线411摩擦地固定在互补的垂直凹槽497内，该凹槽497是在与上排连接器相关的元件包230后面板上形成。这些凹槽497帮助将导线411固定在与元件包230的较低导线220b的相对位置上，由此有利于插入穿过衬底屏蔽460。
相似地，形成一组互补凹槽499，在壳体402底面板终止，与底排连接器LED的导线411相一致。这些凹槽499允许LED导线固定在各自的LED插头座444内，并依据从LED插头座444背后端露出程度，使它如图4b所示向下变形，靠摩擦力固定在它们各自的凹槽499内。然后，将较低的元件包232插入壳体402，较低元件包232的前面板与凹槽499壁的后突部分接触，由此为底排连接器LED的导线411形成闭合通道，并将它们维持在适合位置上(与插头座444和凹槽499的摩擦效应一起)。
当插入LED时，壳体元件402内形成的每个插头座444包围在它们各自LED的周围，并经过LED403和插头座(未示出)内壁之间的摩擦力可靠地将LED固定在适当位置上。替代地，可以使用松配合和粘合剂，或使用摩擦力和粘合剂两种。作为又一个替代，插头座444可以仅包括两个内壁，主要靠LED的导线411将LED固定适当位置上，它们靠摩擦力固定在连接器壳体邻近表面上形成的凹槽内(例如，定位为连接器壳体的前到后方向)。这种方法的优点是使连接器外壳减少到最小，因为没有LED插头座的外面两壁，可以不需要连接器额外的宽度和高度。
作为又一个替代，外部屏蔽罩272可以用于在插头座444内提供LED的支撑和保持，LED插头座444包括安装LED的三边通道。可以使用能将LED安装和保持在相关壳体元件402的位置上的许多其他配置，这样的配置在相关技术上是已知的。
每个连接器404的两个LED403发射所需波长的可见光，例如一个LED的绿光，及另一个LED的红光。虽然，如果希望，可以替代使用多彩色装置(例如“白光”LED)，或者甚至其他类型的光源。例如，可以应用能将光从远地光源传送到接插件400前面板一种光导管装置，例如使用光纤或导管。也可能使用许多其他替代装置，例如白炽光或甚至液晶(LCD)或薄膜晶体管(TFT)装置，所有这些在电子技术上已知。
如果希望，带有LED403的接插件400可进一步配置成包括单个LED的噪声屏蔽。注意，在图4a-4b的实施例中，LED403定位在外部噪声屏蔽罩272的内部(即，在连接器壳体边)。如果希望屏蔽单连接器404和它们相关的导线和元件包免受LED幅射噪声的影响，在接插件400内可以包括许多不同方式的屏蔽。在一个实施例中，通过一层薄金属(例如，铜，镍，或铜锌合金)层实现LED的屏蔽，在插入每个LED之前，该薄金属层是在插头座444内壁(或甚至在LED本身的非电导部分上)上形成。在第二个实施例中，能够使用与连接器壳体402分离的离散屏蔽元件(未示出)，形成每个屏蔽元件，以使适合它各自的LED，并同样适合装在它各自的插头座444内。又在另一个实施例中，外部噪声屏蔽层272可以在插头座444内构成和变形，以在该屏蔽的外表面上容纳LED403，由此，提供LED和单连接器404之间的噪声隔离。如果希望，也可以使用能屏蔽连接器404免受LED影响的无数其他方法，只有一个约束，在接插件的LED导线和其他金属元件必须有充分的电隔离，以避免电短路。
图5描述连同图2a-2c，3a-3c，和4a-4b的实施例使用的电子元件包230，232的一个示范性实施例。在描述实施例中，每个元件包230，232包括上导线组220a和下导线组220a，220b；互锁基座组件502，和一个或多个电子元件504，放置在互锁基座组件502内。用在元件包230，232内的电子元件504可以包括多个不同的装置，例如环形磁芯变压器装置，如电感感应器的滤波元件(即“扼流圈”)，电感，电容，或甚至集成电路(IC)装置，用于调节经相关连接器传送的电信号。如这儿所用的，应将术语“调节”理解为包括，但不受限制，信号电压变换，滤波，限流，采样，处理，及时间延迟。图5示出由代理人制造的示范性环形磁芯变压器。特别地，在一个示范性实施例中，环形磁芯变压器590包括由磁性渗透材料制成的磁环591；第一绕组592(例如，初级)，按层叠方式绕在环形室内；一层或多层聚合绝缘材料(例如帕利灵)593，覆盖在第一绕组592上；至少一组第二绕组(即，次级)594，绕在环形室并在绝缘材料的上面。控制使用绝缘材料，这样，在绕组的长度上获得所需的电气性能，包括到该元件外部终止的自由端。真空沉积处理方便地应用于使用帕利灵(或其他绝缘材料)，由此提供均匀性最佳的材料厚度，均匀性最佳的材料厚度依次允许该装置的物理外形尽可能地最小。在环形磁芯内选择地提供一个或多个间隙595，以能满足电气和磁性参数的要求，例如储能及最小的温度变化。
如电子元件技术所理解的，互锁基座502包括绝缘基座元件506，包括在那里形成的一个或多个元件插头座510，以及多个导线通道512，在基座元件506的侧壁514上形成。电子元件504放置在插头座510内，而元件504的导线522导引到导线通道512所选的一个通道内，用于到上导线和下导线220a，220b的电终止，如达到电连续地经过电子元件504的需要。为了机械稳定性和保护作用，又进一步选择地将基座组件502密封在环氧或其他合适的材料中，如电子技术上已知的。尤其在美国专利申请号5105981，标题为“电子微型封装和方法”，披露日期为1991年5月14日中详细地描述了例如图5所示的互锁基座组件结构。该专利已转让给代理人。然而应当认可，虽然在图5实施例中描述互锁基座结构，可以使用与本发明一致的用于电连接和机械支撑这种电子元件的其他装置。例如，电子元件504的导线522可以直接到元件包的上导线和下导线220a，220b时终止，例如，通过绕线绕在导线220a，220b上形成的槽口内，或绕接和焊接。然后，用环氧或其他绝缘密封剂重新模压电子元件504和导线220a，220b，以保护元件的物理关系。作为又一个替代，元件包230，232可以包括IC装置，其封装引脚按图2a-2c接插件的上导线和下导线220a，220b的形状和大小形成。在这种方式中，每片IC装置直接插进连接器壳体202，IC装置的引脚起到上导线和下导线220a，220b的作用。
图6描述安装在外部衬底的图2a-2c的接插件，在这种情况中，该外部衬底为PCB板。如图6所示，这样安装接插件200，以至下导线220b穿过在PCB606上形成的各自的小孔602，将下导线焊接到紧绕着小孔的导线印刷线608，由此在它们之间形成永久电接触。注意，虽然图6中示出导线/小孔方法，也可以使用其他的安装技术和配置。例如，可以将下导线220b形成这样一种配置，允许将接插件200的表面安装到PCB606上，由此不需要小孔602。作为另一个替代，可以将接插件200安装到中间衬底上(未示出)，该中间衬底经过表面安装线端阵列，安装到pCB606，例如球栅阵列(BGA)，引线栅阵列(PGA)，或其他非表面安装技术。减少相对于接插件200的线端阵列的印刷引线，并调节PCB606和中间衬底之间的垂直空间，这样，其他元件可以安装在中间衬底端阵列占用面积外的PCB606上，但在接插件200占用面积。
制造方法现参考图7，7a，和2a，详细描述上述接插件200的制造方法700。注意，虽然图7方法700的下列描述是依据两排接插件的情况，本发明概括性方法同样适用于其他配置中。
在图7实施例中，方法700一般包括在步骤702，首先形成图2a接插件壳体元件202。虽然可用其他处理，该壳体是用技术上已知类型的注入模压处理形成。选择注入模压处理是因为它能精确地复制模具的小细节，低成本，及易于处理的优点。接着，在步骤704，提供几组导线。如先前所述，导线组包括金属(例如，铜，或铝合金)条，其横截面基本上为方形或矩形，其大小适合于安装在壳体202连接器的导线插座内。
在步骤706，导线分成组；第一级用作壳体202内的第一排导线，而第二组用作第二排，模压在它们各自的基架293内，并分别形成这些应用所需的形状。用技术上已知类型的成形模具或机器将导线形成所需的形状。
作为选择，在步骤707，装配元件包230，232。如图7a实施例中所示，装配元件包的处理过程730包括首先形成互锁基座元件506(步骤732)。接着在步骤734形成含有多组第一排和第二排导线的引线框架组件(未示出)，该引线框架适合于与互锁基座元件506引线通道512合作。接着在步骤736形成和准备一个或多个电子元件，例如前述的环形线圈，并装进基座元件506(步骤738)，带有放置在引线通道512内的元件导线自由端。然后在步骤740，将引线框架安装在基座元件506上，并在步骤742，例如经过焊接处理将元件导线焊接到引线框架上。将互锁基座组件密封在环氧或其他密封材料内(步骤744)。然后在步骤746，修剪引线框架，并使元件包每边的导线变形成所需形状(步骤748)。注意，元件包230，232两边的引线框架导线分别包括上导线和下导线220a，220b。
接着在步骤708，制造衬底屏蔽层260。在一个实施例(图7b)中，制造过程760包括在步骤762，按所需形状由非导电材料形成第一层，并随后在玻璃纤维层的一边形成铜或合金的薄金属层(步骤764)。注意，每步763，在几个预定区域掩膜衬底，以防止在该衬底的这些区域内涂上金属层；当将连接器导线最后引导穿过衬底260的厚度时，这可防止金属屏蔽层和连接器导线之间可能产生的短路。
然后在步骤766，如果希望，可随意地在金属层的暴露一侧上形成另一层非导电材料层。因此，由处理过程760产生的衬底260包括玻璃纤维层的一侧上形成的金属层，或替代地，当使用两层玻璃纤维层时，包括“夹”在两层非导电层之间的金属层。
接着在步骤768，在多层衬底上打孔，穿过它的厚度，使先前掩膜区域内含有许多个预定大小的小孔。将小孔配置成具有某一间隔(即，孔距)的阵列，使它们的位置相应于所希望的端接图案。可以使用许多不同的衬底打孔方法，包括旋转钻头，冲孔，加热探头，或甚至激光能。替代地，在形成非导电层(步骤762和766)期间，在非导电层内形成小孔。
在步骤710，随意地形成顶到底屏蔽元件305。在本实施例中，通过从一张上述类型的铜基金属合金中压制屏蔽层制造该屏蔽元件305，然后使压制的屏蔽层在一侧边缘和末端上变形，以形成屏蔽保持器(shield retainer)392和末端接合点394。
接着在步骤716，随意地制造前到后屏蔽元件307。这些屏蔽元件的制造过程包括一张所需厚度的铜合金，并然后，按所需形状(例如，前述的“T”形)对该张铜合金进行压制或打孔。
接着在步骤718形成外部屏蔽层272。如先前所述，外部屏蔽层包括磷青铜或“弹壳黄铜”26000材料，在冶金学技术上已知这些材料的制造。在许多互锁的，基本上平面部分上制造屏蔽层272，当装配时，该屏蔽层272覆盖了连接器壳体的大部分外部表面。
然后在步骤720，将底部元件包232插进壳体元件202，这样，将该元件包容纳在腔体234内，而该元件包的上导线220a位于在接插件壳体202上形成的每个连接器凹槽222中的各自槽中。
如果在每步716制造前到后屏蔽元件307，接着在步骤722，将这些屏蔽元件307安装在壳体元件202内和该安装元件包的后面板上，带有容纳在壳体元件202内的插槽323上的“T”的伸长部分321，如先前所述。使屏蔽元件307这样变形，将伸长部分321弯曲形成约90度角，以使元件307平铺在该安装的(底部)元件包232的后面板上。
接着在步骤724，将顶部元件包230插进壳体元件202，这样元件包容纳在腔体234内，直接在下排元件包232的背后，并且元件包的上导线220a位于接插件壳体202上形成的每个连接器的凹槽222中的各自槽内。顶排元件包230的前面板与每个插头座内安装的前到后屏蔽层307的暴露面接触，当完全装配好后，该屏蔽层牢固地固定在两个元件包230，232之间位置上。
接着在步骤726，将顶到底屏蔽元件305安装到壳体元件202内，屏蔽层305的平坦部分319容纳在壳体202前面板上形成的插槽311内。
接着在步骤727，将在步骤708制造的衬底屏蔽层260安装在接插件200上，两个元件包230，232的下导线220b固定在并延伸穿过在衬底屏蔽层260上形成的相关阵列小孔。
最后在步骤728，将外部屏蔽罩272安装在接插件的外部，并在步骤729进行焊接(包括将前到后屏蔽元件307焊接到顶到底屏蔽元件305，并将顶到底屏蔽元件接合点394焊接到外部屏蔽罩272上相应的位置上)。通过在一个或多个位置上的焊接，粘合，或其他技术将衬底屏蔽层可靠地固定到外部屏蔽罩上。这种一个或多个位置是沿外部屏蔽罩272下边缘的周围，并在元件之间具有足够的交叠部分，以形成这样的一种结合。
应当认识可，虽然按照一种方法特定顺序步骤描述本发明的某些方面，这些描述仅是本发明概括方法的说明性的，可以依据特殊应用的需要作修改。在某些情况下，某些步骤可以放弃或作为选项。此外，可以将某些步骤或功能添加到所披露的实施例中，或改变两个或更多步骤的执行次序。所有这样的改变应考虑到包含在这儿所披露的和权利要求的本发明范围内。
虽然上面详细描述中已经示出，描述，并指出本发明的新颖特点，如应用于各种实施例中的，应当明白，那些技术熟练人员在所述装置格式和细节或处理过程中可以做出各种省略，替代，和变化，并没有背离本发明。前面的描述具有企图实现本发明的最佳方式。这种描述决不是意指受到限制，而宁可说是应当考虑为本发明一般原理的说明。应当根据权利要求书确定本发明的范围。
权利要求
1.一种接插件，其特征在于，包括连接器壳体，包括多个连接器，每个所述连接器含有一个插头座，适合于容纳模块插头的至少一部分，所述模块插头含有放置在其上的多根第一导线；多根第二导线，至少部分地放置在所述插头座内，所述第二导线配置成当所述模块插头插在所述插头座内时，能与所述第一导线中的各自一根导线形成电接触，并在所述第一导线和外部装置之间形成电通路；及衬底屏蔽层，放置到最接近所述多个连接器区域，所述屏蔽层含有相应于所述第二导线的多个小孔，所述第二导线固定在所述小孔内，所述屏蔽层进一步配置成，在所述连接器中至少一个连接器工作期间，使穿过所述屏蔽层的电噪声发射减少到最小。
2.按照权利要求1的所述接插件，其特征在于，将与所述多个连接器中的邻近一个连接器相关的所述第二导线与地连接在一起，这样所述邻近连接器的所述第二导线至少形成一个整体元件包，所述整体元件包至少部分地容纳在所述连接器壳体内。
3.按照权利要求2的所述接插件，其特征在于，进一步包括多个电子元件，所述电子元件中的每个放置在所述电子通路中的各自一条电子通路上，以调节沿所述通路传输的电信号，所述电子元件设置在至少一个整体元件包中，使所述元件包和电子元件形成为一个整体。
4.按照权利要求2的所述接插件，其特征在于，所述电子元件包括至少一个环形磁芯装置。
5.按照权利要求3的所述接插件，其特征在于，所述至少一个环形磁芯装置包括一个多绕组装置，所述绕组装置含有一层绝缘层，放置在所述多绕组中至少两个绕组之间。
6.按照权利要求1的所述接插件，其特征在于，进一步包括至少一个轮廓元件，放置在所述插头座内，定形所述第二导线的至少一根导线，以能与所述至少一个轮廓元件合作，由此将所述第二导线固定在相对于所述连接器壳体的位置上。
7.按照权利要求2的所述接插件，其特征在于，将所述连接器按某一阵列放置，作为所述连接器壳体的一部分，所述阵列包括所述连接器的一个行和列配置。
8.按照权利要求7的所述接插件，其特征在于，所述行和列配置至少包括第一排连接器，包含多个连接器，按并排布局放置；及第二排连接器，包含多个连接器，按并排布局放置；其中，所述第一排实际上放置在所述第二排的上面，而所述第一排和所述第二排连接器的所述第二导线的至少一部分按某一预定阵列穿过所述衬底屏蔽层。
9.按照权利要求8的所述接插件，其特征在于，进一步包括多个电子元件，所述电子元件中的每一个放置在所述电通路中各自的一条通路内，以调节沿所述通路传输的电信号，所述电子元件设置在至少一个整体元件包中，使所述元件包和电子元件在壳体内形成为一个整体。
10.按照权利要求8的所述接插件，其特征在于，进一步包括多个光源，与所述单连接器中的各自一个相联系，所述光源含有穿过所述衬底屏蔽层的导线。
11.按照权利要求10的所述接插件，其特征在于，与所述连接器中每一个连接器相关的所述光源的所述导线穿过所述衬底屏蔽层，作为所述预定阵列的一部分。
12.按照权利要求7的所述接插件，其特征在于，进一步包括至少一个噪声水平屏蔽层，放置在所述单连接器的行和列配置中所述排中的至少两排连接器之间。
13.按照权利要求12的所述接插件，进一步包括多个电子元件，所述电子元件中的每一个放置在所述电通路中各自的一条通路内，以便调节沿所述通路传输的电信号。
14.按照权利要求13的所述接插件，进一步包括多个噪声屏蔽元件，放置在与第一排连接器相关的所述电子元件和与第二排连接器相关的所述电子元件之间。
15.按照权利要求14的所述接插件，其特征在于，所述噪声屏蔽元件中至少一个与所述至少一层水平噪声屏蔽层处于电接触。
16.按照权利要求14的所述接插件，进一步包括至少一个横向噪声屏蔽元件，放置在所述连接器中的邻近连接器之间，所述连接器是所述阵列中某一给定排的连接器。
17.按照权利要求2或权利要求3的所述接插件，其特征在于，所述多个连接器放置在所述壳体内，以致形成第一排和第二排连接器，所述第一排放置在所述第二排的上面，这样与所述第一排连接器相关的至少一个元件包基本上放置在与所述第二排连接器相关的至少一个元件包的后面。
18.一种电子组件，其特征在于，包括第一基层，具有多个电导终端；多个以阵列布置在所述基层上的接插件，所述各个接插件具有一个插头座，适合于容纳模块插头，所述模块插头含有放置在其上的多根第一导线；多根第二导线，适于传导在所述模块插头的所述第一导线和所述基层的电导终端间的电信号；和至少一个电子元件，设置在所述第一导线和所述导电终端间的电路中；第二基层，设置在第一基层和所述接插件阵列之间；所述第二基层适于至少对所述第二导线和所述至少一个电子元件屏蔽外部噪声。
19.如权利要求18所述的电子组件，其特征在于，还包括设置在所述多个接插件的至少两个间的横向屏蔽元件。
20.如权利要求19所述的电子组件，其特征在于，还包括设置在所述阵列的所述第一接插件的电子元件和所述第二接插件的电子元件间的至少一个屏蔽元件。
21.如权利要求20所述的电子组件，其特征在于，还包括在所述阵列设置的多个光源，各个所述接插件具有与之相应的所述多个光源中的一个光源，构建所述各个光源，使之根据其相应的接插件的预定条件发射光。
22.如权利要求18所述的电子组件，其特征在于，所述用于所述多个接插件中相邻接插件的第二导线编在一起，使所述相邻接插件的所述第二导线形成至少一个整体元件包，所述元件包至少部分容纳在所述接插件壳体中。
23.如权利要求22所述的电子组件，其特征在于，所述至少一个电子元件的相应元件基本设置在至少一个整体元件包中，使所述元件包和电子元件形成为一个整体。
24.如权利要求18所述的电子组件，其特征在于，所述与各个接插件相应的至少一个电子元件设置在联锁基件中。
25.一种制造电子装置的方法，其特征在于，包括多个形成阵列的电连接器，包括形成连接器壳体，含有按第一排和第二排配置的多个单连接器，每个所述连接器含有一个插头座，适合于容纳模块插头的至少一部分；提供第一组导线，具有第一种预定形状，所述第一种形状包括第一末端和第二末端；提供第二组导线，具有第二种预定形状，所述第二种形状包括第一末端和第二末端；将所述第一组导线的所述第一末端至少部分地放置在所述第一排每个所述连接器的所述插头座内；将所述第二组导线的所述第一末端至少部分地放置在所述第二排每个所述连接器的所述插头座内；提供一个衬底，适合于减轻那里的电子噪声交叉发射；在所述衬底上形成多个小孔；及将所述衬底定位在接近所述壳体的位置上，这样，所述第一和第二组导线的第二末端插在所述小孔中各自的一个小孔内。
26.按照权利要求25的所述方法，其特征在于，进一步包括提供第一个屏蔽元件；将所述第一个屏蔽元件的至少一部分放置在所述第一排和第二排中的至少一部分所述连接器之间；提供第二个屏蔽元件，适合于覆盖所述连接器壳体的至少部分所述外表面区域上；将所述第二屏蔽元件放置在所述连接器壳体上。
27.一种屏蔽电子连接器阵列，免受电子噪声干扰的方法，其特征在于，所述阵列包括至少第一排和第二排连接器，并安装在一个电子装置上，至少部分所述连接器含有导线及与之相关的电子信号调节元件，包括提供第一噪声屏蔽层；将所述第一噪声屏蔽层放置在至少部分所述连接器和所述电子组件之间，所述导线末梢端穿过所述第一噪声屏蔽层上形成的小孔；提供第二噪声屏蔽层；将所述第二噪声屏蔽层围绕在所述阵列的所述外表面；及用所述导线的所述末梢端，使所述阵列端接到所述电子装置；其中，所述第一和第二噪声屏蔽层合作，减轻通过所述阵列的所述外表面的噪声传播。
28.按照权利要求27的所述方法，其特征在于，进一步包括提供至少一层第三噪声屏蔽层；将所述至少第三噪声屏蔽层放置在所述至少第一排和第二排连接器之间；提供至少一层第四屏蔽层；及将所述至少一层第四屏蔽层放置在几个所述电子信号调节元件之间。
29.一种用在多路连接器阵列中的电子噪声屏蔽层，其特征在于，包括衬底，至少包括第一层，所述第一层实际上由金属材料构成，适合于减轻所述电子噪声传播；及第二层，放置在所述第一层上面，所述第二层包括电学上非导电材料；及多个小孔，在所述衬底上形成，所述小孔适合于容纳所述连接器导线的各自导线；其中，直接地围绕着所述小孔的所述衬底区域，并不含有所述第一层。
30.按照权利要求29的所述噪声屏蔽层，其特征在于，所述衬底进一步包括第三层，所述第三层包括电学上非导电材料，并放置在所述第一层上，所述第一层位于与第二层相对的一边。
全文摘要
一种先进的多路连接器电子组件(300)，并入多种不同的噪声屏蔽元件(307)，减少噪声干扰并增强性能。在一个实施例中，接插件(300)包括与电子元件相关的多个连接器(232)，排列成平行的两排，一排放置在另一排的上面，这样用户可以接近所有连接器的模块插头座。该接插件(30)利用衬底屏蔽层(260)，减轻通过该接插件(300)底表面的噪声传播，以及利用外部“卷绕”屏蔽罩，减轻通过剩余外表面的噪声传播。也披露一种制造上述接插件的方法。
文档编号H01R24/00GK1493097SQ01822513
公开日2004年4月28日 申请日期2001年12月3日 优先权日2000年12月6日
发明者A·J·古铁雷斯, A J 古铁雷斯, B·I·多伊尔, 多伊尔, D·A·迪安, 迪安 申请人:美商.帕斯脉冲工程