专利名称：封装基板的制作方法
技术领域：
本发明涉及一种封装基板，特别涉及一种在半导体封装时用以承载半导体芯片的封装基板。
近年来，基于大规模集成电路(VLSI)，甚至是超大规模集成电路(ULSI)的快速发展，高密度、高脚位数的半导体封装产品与技术也相对地提高，亦即是，封装基板的接点数需求逐渐提高，而且封装基板的布线密度与面积亦随之提高。然而，随着集成电路信号频率的日益提高，邻近信号在传输路径上互相干扰的问题就更趋明显，因此，必须在传输信号的信号焊垫(signal pad)之间设置保护焊垫(shieldingpad)，以便隔开邻近的信号焊垫，进而降低各邻近信号的串扰(crosstalk)。
如图1所示，现有的封装基板10包括有一基板11、一芯片接触区12、一内排垫部(inner pad portion)13、以及一外排垫部(outer padportion)14。其中，芯片接触区12形成于基板11一面的中央，内排垫部13形成于基板11一面并位于芯片接触区12周围，外排垫部14形成于内排垫部13周围，内排垫部13与外排垫部14分别包含多个信号焊垫(signal pad)15及多个保护焊垫(shielding pad)16(如图2所示)，而该信号焊垫15分别以接线方式(wire bonding type)与半导体芯片的焊垫(die pad)电气连接。另外，该信号焊垫15与保护焊垫16分别通过形成于基板11中的多个通孔(via hole)17与形成于基板11另一面的锡球(solder ball)电气连接(图中未显示)，该信号焊垫15通过锡球与外界进行信号的输出/输入(I/O)，而该保护焊垫16则通过锡球接地来保护各邻近的信号焊垫15，进而避免邻近信号在各信号焊垫15上传输时的互相干扰。
然而，由于必须为各保护焊垫16分别设置通孔17(如图2所示)，所以必须浪费许多面积在通孔17上，尤其是在内排垫部13周围，所能够使用的面积相当有限，因此，这些通孔17的设置将限制所能够提供的信号焊垫15与保护焊垫16的数量。
综上所述，由于封装基板表面的面积有限，而所需的通孔又会占据许多面积，因此，提供一种能够在有限的面积之下减少形成通孔的数量，进而增加信号焊垫与保护焊垫数量的封装基板，实是当前封装技术的重要课题之一。
为达上述目的，本发明的封装基板包括一基板、一芯片接触区、一内排垫部、一外排垫部、以及一导电层。其中，芯片接触区、内排垫部、外排垫部以及导电层形成于基板一面。在本发明中，芯片接触区形成于基板中央，内排垫部形成于芯片接触区周围，外排垫部形成于内排垫部周围，而内排垫部与外排垫部分别包含多个信号焊垫及多个保护焊垫，导电层则与各保护焊垫接触以电气连接各保护焊垫。
在本发明的封装基板中，基板另一面形成有多个锡球，且基板中形成有多个通孔，而上述的各信号焊垫分别经由各通孔与各锡球电气连接。另外，基板中更形成有一接地通孔(ground via hole)，其分别将各保护焊垫接地以避免邻近信号在各信号焊垫上传输时的互相干扰。
如上所述，由于本发明的封装基板利用导电层来电气连接各保护焊垫，所以不需要为每一保护焊垫设置一通孔，因此能够减少通孔的数量，进而增加焊垫的数量。
以下将参照相关附图，说明本发明较佳实施例的封装基板，其中相同的元件将以相同的参照符号加以说明。
图1为一示意图，显示现有封装基板的表面图案布局；图2为一示意图，显示如图1所示的封装基板的局部示意图，其显示部分内排垫部与外排垫部的示意图；图3为一示意图，显示依本发明较佳实施例的封装基板的表面图案布局；图4为一示意图，显示依本发明较佳实施例的封装基板的局部示意图，其显示部分内排垫部、外排垫部与导电层的示意图；图5为一示意图，显示依本发明另一较佳实施例的封装基板的局部示意图，其显示部分内排垫部、外排垫部与导电层的示意图。
图中符号说明10封装基板11基板12芯片接触区13内排垫部14外排垫部15信号焊垫16保护焊垫17通孔30封装基板31基板32芯片接触区33内排垫部34外排垫部35导电层36信号焊垫37保护焊垫38信号通孔39接地通孔
GND接地环POWER 电源环在本实施例中，芯片接触区32形成于基板31一面的中央。凡本领域技术人员都了解，芯片接触区32具有多个焊垫(图中未显示)，用来承接一半导体芯片以导通半导体芯片的部分焊垫(die pad)。
另外，在芯片接触区32的周围通常会依序形成一接地环(groundring)GND以及一电源环(power ring)POWER，用以分别提供上述的半导体芯片的接地电位及电压源电位，接地环GND与电源环POWER再分别经由一通孔(图中未显示)与基板31另一面的锡球电气连接，然后进一步与外界的接地端与电压源电气连接。需注意的是，在芯片接触区32周围可以形成有多个接地环GND与电源环POWER，而且，每一接地环GND与电源环POWER可以分别通过多个通孔与锡球电气连接。
内排垫部33形成于芯片接触区32、接地环GND以及一电源环POWER的周围，外排垫部34形成于内排垫部33的周围，而导电层35形成于外排垫部34与内排垫部33之间。凡本领域技术人员应当了解，外排垫部34与内排垫部33会通过多个导线(bonding wire)与上述的半导体芯片的焊垫电气连接，以便进行信号的输出/输入。在本实施例中，导电层35可以是利用铜工艺所形成，亦即是，导电层35的材料可以是铜。
如图4所示，内排垫部33与外排垫部34分别包括多个信号焊垫36及多个保护焊垫37。其中，信号焊垫36与保护焊垫37为交错排列，而且导电层35与该信号焊垫36电气连接，所以，保护焊垫37能够屏蔽各信号焊垫36，以避免邻近信号在各信号焊垫36上传输时的互相干扰。另外，本领域技术人员应该了解，上述的信号焊垫36及保护焊垫37通常为现有的金手指(gold finger)，因此，内排垫部33可以是内排手指部(inner finger portion)、外排垫部34可以是外排手指部(outerfinger portion)。
承上所述，基板中形成有多个信号通孔38，因此，各信号焊垫36能够分别经由各信号通孔38与位于基板31另一面的锡球(图中未显示)电气连接。
其次，为了让保护焊垫37能够屏蔽各信号焊垫36，必须将该保护焊垫37接地。在本实施例中，该保护焊垫37分别与导电层35电气连接，如图4所示，基板31上形成有一接地通孔(ground via hole)39，其直接与导电层35电气连接，接地通孔39还通过基板31另一面的锡球与外界的接地端连接，进而提供接地电位给导电层35，以便通过导电层35将该保护焊垫37接地。
另外，在本发明另一较佳实施例中，该保护焊垫37分别与导电层35电气连接，如图5所示，而接地通孔39与该保护焊垫37其中之一电气连接，因此，其它的保护焊垫37能够通过导电层35与接地通孔39电气连接，进而将该保护焊垫37接地。
需注意的是，虽然在上述的实施例中使用一接地通孔39，但是可以依据需要酌量增加多个接地通孔39(图中未显示)，来缩短各保护焊垫37与锡球的距离，以确保各保护焊垫37对各信号焊垫36的屏蔽效果。
如上所述，由于本发明的封装基板设置一导电层来电气连接各保护焊垫，然后利用一接地通孔将各保护焊垫接地，所以不需要为每一保护焊垫设置一接地通孔，而能够减少接地通孔的数量，因此，能够增加信号焊垫的通孔的数量进而增加信号焊垫的数量。
以上所述仅为举例性，而非为限制性。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包含于权利要求书中。
权利要求
1.一种封装基板，其特征在于包含一基板；一芯片接触区，其形成于该基板一面；一内排垫部，其形成于该芯片接触区周围；一外排垫部，其形成于该内排垫部周围，该内排垫部与该外排垫部分别包含多个信号焊垫及多个保护焊垫；以及一导电层，其与各保护焊垫接触以电气连接各保护焊垫。
2.如权利要求1所述的封装基板，其特征在于该信号焊垫与该保护焊垫交错排列，以便屏蔽信号焊垫。
3.如权利要求1所述的封装基板，其特征在于该基板另一面形成有多个锡球，且该基板中形成有多个通孔，该信号焊垫分别经由通孔与锡球电气连接。
4.如权利要求1所述的封装基板，其特征在于该基板具有一接地通孔，其与该导电层电气连接以便通过该导电层将保护焊垫接地。
5.如权利要求1所述的封装基板，其特征在于该基板具有一接地通孔，其与保护焊垫其中之一电气连接以便通过该导电层将保护焊垫接地。
6.如权利要求1所述的封装基板，其特征在于该导电层的材料为铜。
7.如权利要求1所述的封装基板，其特征在于该芯片接触区位于该基板一面的中央。
全文摘要
本发明提供一种封装基板，包括一基板、一芯片接触区、一内排垫部(inner pad portion)、一外排垫部(outer pad portion)、以及一导电层。芯片接触区、内排垫部、外排垫部以及导电层形成于基板一面，芯片接触区形成于基板中央，内排垫部形成于芯片接触区周围，外排垫部形成于内排垫部周围，其中，内排垫部与外排垫部分别包含多个信号焊垫(signal pad)及多个保护焊垫(shielding pad)，而导电层各保护焊垫接触以电气连接保护焊垫。
文档编号H01L23/14GK1442899SQ0210687
公开日2003年9月17日 申请日期2002年3月6日 优先权日2002年3月6日
发明者吴忠儒, 梁桂珍, 林蔚峰 申请人:矽统科技股份有限公司