专利名称：制造光学器件的方法以及相关的改进的制作方法
技术领域：
本发明涉及一种制造光学器件的方法，并且虽然不限于但更加特别的涉及制造集成光学器件或光电器件，例如诸如激光二极管、光调制器、光放大器、光开关等的半导体光电器件。本发明还涉及包括此类器件的光电集成电路(OEIC)和光子集成电路(PIC)。
背景技术：
量子阱混杂(Quantum Well IntermixingQWI)是一种已被报道为提供了实现单片光电集成的可行路线的工艺。QWI可在III/V族半导体材料中进行，例如铝镓砷(AlGaAs)和铟镓砷磷(InGaAsP)，该半导体材料可生长于二元衬底上，例如砷化镓(GaAs)或磷化铟(InP)。QWI通过量子阱与相关垒层的元素的相互扩散改变了所生长结构的带隙，从而产生了其组成成分的合金。该合金具有比所生长的QW的大的带隙。因此，产生于未发生QWI的QW中的光辐射(发光)可穿过对所述光辐射实际上透明的QWI或合金混杂区。
文献中已报道了各种QWI技术。例如，可通过将诸如锌的元素的高温扩散入包括QW的半导体材料来进行QWI。
QWI还可通过将诸如硅的元素注入至QW半导体材料中来进行。在此技术中，注入元素在半导体材料的结构中产生点缺陷，其通过高温退火步骤穿过在QW中引入混杂的半导体材料移动。
此QWI技术已在“Applications of Neutral Impurity Disordering inFabricating Low-Loss Optical Waveguides and Integrated Waveguide Devices”，Marsh et al，Optical and Quantum Electronics 23，1991，s941-s957中报道，其作为参考在里引述。
此类技术的问题在于，虽然QWI将在生长后改变(增大)半导体材料的带隙，但残留的扩散或注入杂质会由于这些杂质元素的自由载流子吸收系数而引入较大的损失。
无杂质空位扩散(Impurity Free Vacancy Diffusion)是又一种报道为提供混杂的QWI技术。在进行IFVD时，III/V族半导体结构的顶帽层(top caplayer)通常为砷化镓或铟镓砷(InGaAs)。在顶层上沉积氧化硅(SiO2)薄膜。接着对半导体材料进行快速热退火，使半导体合金中的成键断开，并使可被氧化硅(SiO2)接受的镓离子或原子扩散入氧化硅中，从而在帽层中留下空位。随后，空位穿过半导体结构扩散，例如在QW结构中引入层混杂。
IFVD 已在“Quantitative Model for the Kinetics of CompositionalIntermixing in GaAs-AlGaAs Quantum-Confined Heterostructures”，by Helmy etal，IEEE Journal of Selected Topics in Quantum Electronics，Vol 4，No 4，July/August 1998，pp 653-660中报道，其作为参考在里引述。
所报道的QWI，具体地对于IFVD法，存在大量的缺点，例如镓从半导体材料向氧化硅(SiO2)薄膜扩散的温度。
本发明至少一个方面的目的在于消除或至少减轻前述现有技术中的缺点/问题中的至少一个。
本发明至少一个方面的目的还在于提供并改善使用改善的QWI工艺制造光学器件的方法。
发明内容
根据本发明的第一方面，提供一种制造光学器件的方法，该器件是从一包括量子阱(QW)结构的器件基体部分制得的，该方法包括步骤沉积一介电层于该器件基体部分的表面的至少一部分上，从而将结构缺陷至少引入该器件基体部分的与该介电层邻近的部分。
根据本发明的另一方面，提供一种制造光学器件的方法，该器件是从一包括量子阱(QW)结构的器件基体部分制得的，该方法包括步骤在该器件基体部分的表面的至少一部分上进行等离子体蚀刻，从而将结构缺陷至少引入该器件基体部分的与该表面层邻近的部分，接着用一介电层覆盖该蚀刻过的表面。
该结构缺陷可包括点缺陷。
优选并且有利地，该等离子体蚀刻和该介电层的沉积通过溅射进行。
在优选实施例中，该介电层是通过使用双极溅射器的溅射沉积的。
该介电层优选主要包括氧化硅(SiO2)，或可包括另一介电材料，如氧化铝(Al2O3)。
优选，该溅射器包括一反应室，该反应室中可主要填充以惰性气体，如优选压强在约2微米Hg的氩气，或例如比例为90％/10％的氩气和氧气的混合物。
该沉积介电层的步骤可包括部分的用于该器件的制造的量子阱混杂(QWI)工艺。
该QWI工艺可包括无杂质空位扩散(IFVD)。
优选，该制造方法还包括在升高的温度下将包括该介电层的器件基体部分退火的后续步骤。
令人惊讶的是，通过利用溅射的、在诸如IFVD的QWI技术中采用的在介电层的沉积前蚀刻半导体表面，损伤引入的点缺陷被引入了器件基体部分与介电帽层邻近的部分中；该部分可，例如，包括顶或“帽”层。应理解在退火之前，帽层中就已经由于成键的破坏而产生了损伤，从而加速了镓和/或铟从帽层向介电层中的输运。
优选该制造方法还包括前面的步骤设置一衬底；在该衬底上生长一第一光学覆层、一包括一量子阱(QW)结构的芯导层和一第二光学覆层。
该第一光学覆层、芯导层和第二覆层可通过分子束外延(MBE)或金属有机物化学汽相沉积(MOCVD)生长。
在第一实施例中，该方法还可包括在该器件基体部分的表面上的光致抗蚀剂层中限定出图案、进行蚀刻并随后沉积介电层和剥落光致抗蚀剂从而在所述器件基体部分的表面的至少一部分上设置介电层的步骤。
在所述第一实施例中，该方法还包括在退火前，在该器件基体部分的表面上和该预蚀刻的介电层的表面上沉积另外的介电层的步骤，优选无需等离子体蚀刻过程，而采用溅射以外的技术，例如等离子体增强化学汽相沉积(PECVD)。
在第二实施例中，该方法可包括沉积另外的介电层，然后进行衬底蚀刻并沉积介电层的步骤。
在所述第一和第二实施例中，覆盖前面蚀刻过的层的该介电层可包括一混杂帽层；该另外的介电层可包括一混杂抑制帽层。
该等离子体蚀刻通常持续时间在0.5至10分钟之间，并且该覆盖介电层的厚度可在10纳米至几百个纳米之间。
该退火步骤可发生于约650℃至850℃之间的温度，进行约0.5至5分钟并且在一个实施例中基本上为800℃持续约1分钟。
根据本发明的第二方面，提供一种制造光学器件的方法，该器件是从一包括量子阱(QW)结构的器件基体部分制得的，该方法包括通过溅射在该器件基体部分的表面的至少一部分上沉积一介电层的步骤。
根据本发明的第三方面，提供一种从根据本发明的第一或第二方面的方法制造的光学器件。
该光学器件可以是集成光学器件或光电器件。
该器件基体部分可在III/V族半导体材料体系中制得。
在一个实施例中，该III/V族半导体材料体系可为砷化镓(GaAs)基体系，并且因此可工作于范围在600至1300nm内的一个或多个波长。或者，在优选实施例中，该III/V族半导体材料体系可为磷化铟基体系，并且因此可工作于范围在1200至1700nm内的一个或多个波长。该器件基体部分可至少部分地由铝镓砷(AlGaAs)、铟镓砷(InGaAs)、铟镓砷磷(InGaAsP)、铟镓铝砷(InGaAlAs)和/或铟镓铝磷(InGaAlP)制得。
该器件基体部分可包括一衬底，在该衬底上设置有一第一光学覆层、一芯导层和一第二光学覆层。
优选该量子阱(QW)结构设置于该芯导层内。
该芯导层生长为具有比该第一和第二光学覆层更小的带隙和更高的折射率。
根据本发明的第四方面，提供一种光学集成电路、光电集成电路(OEIC)或光子集成电路(PIC)，其包括至少一个根据本发明第三方面的光学器件。
根据本发明的第五方面，提供一种使用于根据本发明的第一或第二方面的方法中时的器件基体部分(“样品”)。
根据本发明的第六方面，提供一种使用于根据本发明的第一或第二方面的方法时的材料的晶片，该材料包括至少一个器件基体部分。
根据本发明的第七方面，提供一种使用于根据本发明的第二方面的方法时的溅射设备。
优选该溅射设备为双极溅射器。
根据本发明的第八方面，提供在根据本发明的第一或第二方面的方法中的溅射设备的使用。
下面将参照附图仅以示例的方式描述本发明的实施例，附图中图1为生长所得的器件基体部分的侧视图，其用于根据本发明的实施例的光学器件的制造方法；图2为从图1的器件基体部分制造得到的根据本发明实施例的光学器件的侧视图；图3为图1的器件基体部分的一部分的带隙能量的示意图，该部分包括其中具有量子阱的芯层；图4为与图3类似的示意图，其示出了当量子阱混杂时图2的光学器件的对应部分的带隙能量；图5(a)至5(f)为在图2的光学器件的方法的制造的各个步骤期间的一系列的器件基体部分的示意侧视图；图6为用于在图5(c)所示的介电层沉积步骤期间在图5(a)至5(f)的器件基体部分上沉积介电层的双极溅射设备的示意说明；以及图7(a)和(b)为在图5(f)所示的退火步骤前和后，图5(a)至5(f)的器件基体部分的更加详细的示意侧视图。
具体实施例方式
首先参照图1，其示出了生长所得的用于根据本发明第一实施例的光学器件的制造方法的器件基体部分(device body portion)(通常表示为5)。该光学器件为集成光学器件或光电器件。
器件基体部分5适于在诸如砷化镓(GaAs)的III/V族半导体材料体系中制得，并且因此工作于600至1300nm范围内的一个或更多个波长。或者，并且是有利的，该器件基体部分在磷化铟(InP)半导体体系中制得，并且因此工作于1200至1700nm范围内的一个或更多个波长。器件基体部分5可至少部分地由铝镓砷(AlGaAs)、铟镓砷(InGaAs)、铟镓砷磷(InGaAsP)、铟铝镓砷(InAlGaAs)和/或铟镓铝磷(InGaAlP)制成。在此描述的第一实施例中，器件基体部分由AlGaAs制成。
器件基体部分5可连同多个其它可能的类似光学器件一起形成半导体晶片的一部分(见图1)，该些其它可能的类似光学器件可在工艺完成后从晶片上切下。器件基体部分5包括衬底10，其上设置有第一光学覆层15、芯导层(core guiding layer)20和第二光学覆层25。包括至少一个量子阱的量子阱(QW)结构30通过生长设置在芯导层20内。在第二光学覆层25上设置了帽层35。
应该注意，生长所得的芯导层20具有比第一和第二光学覆层15和25更小的带隙和更高的折射率。
参照图2，其示出了由40表示的光学器件，该光学器件从图1的器件基体部分5通过将在下面详细介绍的方法制造。由图2可见，器件40包括有源区45和无源区50。在本实施例中，有源区45包括量子阱(QW)放大器。然而，应理解的是在其它实施例中，有源区45包括激光器、调制开关、探测器或类似的有源(电控)光学器件。另外，无源区50包括低损耗波导，其中量子阱结构30至少部分地通过将在下面更详细介绍的量子阱混杂(QWI)技术移除。
器件40的有源区45的芯层20与无源区50的芯层20的波导区之间良好对齐，并且在有源区45与无源区50之间具有基本可以忽略的反射系数(10-6量级)。另外，有源区45与无源区50之间的模式匹配对于器件40是固有的。
通常，将衬底10n型掺杂至第一浓度，而将第一覆层15n型掺杂至第二浓度。另外，芯层20通常基本为本征材料，而将第二覆层25p型掺杂至第三浓度。另外，将帽层(或接触层)35p型掺杂至第四浓度。本领域技术人员应认识到，帽层35和第二覆层25在光学有源区45和光学无源区50中都可蚀刻成脊形(未示出)，该脊形起到了限制光学模式于芯层20内的作用。另外，接触金属部分(未示出)可形成于光学有源区45内的该脊形的顶面的至少一部分上，并且还形成于衬底10的相对面上，如现有技术已知。
应注意到的是，器件40可包括部分的可构成一个或多个此类器件40的光学集成电路、光电集成电路(OEIC)或光子集成电路(PIC)。
现在参照图3，其示出了生长所得的器件基体部分5的芯层20内的量子阱结构30的量子阱31的带隙能量的示意说明。由图3可见，AlGaAs芯层20包括至少一个量子阱31，而量子阱结构30具有比周围的芯层20低的铝组份，使得量子阱结构30的带隙能量小于周围AlGaAs芯层20的带隙能量。量子阱结构30通常为大约3至20nm厚，并且更加典型的为约10nm厚。
应理解的是，图3的描述经过适当的修改也可应用于具有InGaAsP芯层的体系或其它任何前面已经讨论过的III/V族体系。
现在参照图4，其示出了如图3中的芯层20的对应部分32，但是其已经进行了量子阱混杂(QWI)，使得与量子阱结构30的量子阱31相对应的部分32的带隙能量(meV)明显增大。因此量子阱混杂基本上将量子阱结构30从芯层20“清除(washing out)”。图4中示出的部分涉及了器件40的无源区50。可以理解，从器件40的光学有源区45透射或产生于其内的光辐射将透过由无源区50的芯层20的量子阱混杂(QWI)区32提供的低损耗波导。
现在参照图5(a)至(f)，其说明了根据本发明，从包括量子阱(QW)结构30的器件基体部分5制造光学器件40的方法的第一实施例，该方法包括步骤(见图5(b)至(d))进行等离子体蚀刻，并随后在器件基体部分5的表面52的至少一部分上沉积介电层51，从而将点缺陷引入到与介电层51邻近的器件基体部分5的部分53中。
制造方法的开始是设置衬底10，在衬底10上生长第一光学覆层15、包括至少一个量子阱(QW)30的芯导层20、第二光学覆层25和帽层35。
可通过已知的半导体外延生长技术(诸如分子束外延(MBE)或金属有机物化学汽相沉积(MOCVD))生长第一光学覆层15、芯导层20、第二光学覆层25和帽层35。一旦生长了器件基体5(通常是作为包括多个此类器件基体部分5的晶片(未示出)的一部分)，可在器件基体部分5的表面52上的光致抗蚀剂(PR)55中定义出图案。
在表面52上沉积介电层51之前在表面上进行等离子体蚀刻，并且剥落光致抗蚀剂55，从而在器件基体部分5的表面52的所述至少一部分上留下介电层51。从图5(c)和5(d)中可见，在器件基体部分5的表面52的至少一部分上进行等离子体蚀刻和/或在其上沉积介电层51导致了帽层35的区域53中的局部化损伤，并向帽层35中引入了点缺陷。
暂时地参照图6，等离子体蚀刻和沉积介电层51受到了溅射(sputtering)的影响，并且在本实施例中，蚀刻和介电层51的沉积是通过使用双极溅射设备(表示为65)的溅射进行的。介电层51主要包括氧化硅(SiO2)，但也可调整为包括诸如氧化铝(Al2O3)的其它介电材料。
由图6可见，溅射设备65包括反应室70，反应室70使用为基本由诸如氩气的惰性气体填充，优选惰性气体在反应室70中的压强约为2微米Hg。溅射器65还包括RF源75，RF源75可以(a)为了介电层的沉积而与双极溅射器65的靶电极(阴极)80连接，或者(b)为了器件基体部分的等离子体蚀刻而与衬底电极85连接。
氧化硅靶81设置在靶电极(阴极)80上，而器件基体部分5(在晶片82上)设置在溅射器65的衬底电极(阳极)85上。使用中，如图6可见，氩等离子体86产生于阴极80与阳极85之间，而第一和第二暗区90和95分别设置于氧化硅靶81与氩等离子体86之间和氩等离子体与器件基体部分5之间。
等离子体蚀刻半导体表面和沉积介电层51的步骤包括部分的在器件40的制造中使用的量子阱混杂(QWI)工艺，QWI工艺包括(在优选实施例中)无杂质空位扩散(IFVD)技术。令人惊讶的是，通过利用溅射器65溅射的诸如IFVD的用于QWI技术的等离子体蚀刻半导体表面并随后沉积介电层51，损伤引入的缺陷被引入了与介电层51相邻的器件基体部分5的部分53中，部分53在此情况下包括部分的帽层35。应理解在例如通过快速热退火施加热能的退火(将在下文中描述)之前，损伤就破坏了帽层35中的成键，从而加速了镓和/或铟从帽层35向介电层51中的输运。
介电层51的厚度通常在10至1000nm之间，并且通常为200nm或300nm。制造方法还包括图5(e)所示的在退火前于器件基体51的表面52上和介电层51的表面上沉积另外的介电层60的另外的步骤。另外的介电层60在没有预备等离子体蚀刻的条件下沉积，并且优选采用除双极溅射以外的技术，并且优选采用溅射性质以外的技术，例如等离子体增强化学汽相沉积(PECVD)。
因此密封等离子体蚀刻层的介电层51包括混杂帽层，而另外的介电层60则包括混杂抑制帽层。该混杂抑制帽层用于防止表面52吸附砷和/或磷。本发明也可以在没有该混杂抑制帽层的情况下实现，但表面52的质量可能会不优。
如图5(f)所示，在沉积了另外的介电层60后，在升高的温度下对包括介电层51和另外的介电层60的器件基体部分进行退火。退火过程包括快速热退火过程，退火温度在大约700℃至1000℃下，或者更加优选地在650℃至850℃下，进行0.5至5分钟，并且在一次实施中，在约800℃下进行约1分钟。
图5(f)的退火步骤的动作在图7(a)和(b)中用图表示出。由图7(a)和(b)可见，退火步骤导致了镓和/或铟从帽层35向混杂帽层，即介电层51“外扩散”。然而，帽层35的位于抑制帽层以下的部分，即另外的介电层60则未经受镓和/或铟的“外扩散”。帽层35的位于混杂帽层区域内的部分，即介电帽层51如图7(b)所示经受了镓和/或铟的外扩散。镓和/或铟的外扩散留下空位，其后空位由帽层35通过第二覆层25移动至芯层20中，并进而到达量子阱结构30，从而改变了量子阱(QW)结构30的有效带隙，并明显清除了(washing-out)混杂帽层以下的量子阱结构30的量子阱。
应注意的是，混杂帽层，即密封了等离子体蚀刻表面52的介电层51，设置在将要形成于器件40中的无源区50的区域中，而抑制帽层，即另外的介电层60设置在诸如将要形成于器件5上的光学有源区45的区域中的器件基体部分5上，该区域没有量子阱混杂(QWI)。
一旦器件基体部分5被处理到了图5(f)的状态，并被退火后，可通过传统方法，例如湿法或干法蚀刻移除介电层51和另外的介电层60。
示例下面是在根据本发明的光电器件制造方法中采用的IFVD在生长在磷化铟(InP)衬底上的长波长铝合金，例如铟铝镓砷(InAlGaAs)或铟镓砷磷(InGaAsP)中获得的典型带隙变化。
介电层51的沉积需要配置有量级在50至100nm的靶-衬底电极(板)间隔的溅射反应室。靶电极80和衬底电极85都配置成基本为八英寸的圆盘。使用在此示例中用于溅射蚀刻和沉积的气体通常为氩气，但是也可以使用其它适用的惰性气体，并且可向氩等离子体86中加入少量的氧气，例如约10％的体积，从而改善所沉积的介电层51的论量(stoichiometry)。本方法中使用的介电材料通常为氧化硅(SiO2)，但是也可使用诸如氧化铝(Al2O3)的其它介电材料。
已经发现，本方法中，反应室70中的压强范围优选在1至5微米Hg之间。对于下表1中示出的溅射蚀刻RF功率值，是在包括至少一个器件基体部分5的半导体晶片表面52上进行一分钟的溅射蚀刻。随后沉积的介电膜45的厚度为从10至几百个nm。表1中的带隙移动情况说明了在InGaAs-InAlGaAs QW结构30中在800℃下进行1分钟的退火所得到的带隙移动。
表1
表1说明蚀刻半导体52的表面，接着再覆盖以溅射的氧化硅使得与非溅射氧化硅(SiO2)相比，混杂被加强，并且还说明了预蚀刻溅射的氧化硅(SiO2)的效力随着溅射蚀刻期间所用RF功率的增大而增加。
来自等离子体蚀刻InGaAs-InGaAsP QW结构的表面53，接着再沉积溅射SiO2层51的进一步的数据在表2中反映。表2中示出了两种溅射蚀刻功率，伴随着两种溅射压强设置，每个对应了对包括至少一个器件基体部分5的半导体表面52的一分钟的溅射蚀刻。随后沉积的介电膜51的厚度为从10至几百个nm。表2中的带隙移动情况说明了在InGaAs-InGaAsP QW结构30中在700℃下进行1分钟的退火所得到的带隙移动。
表2
表2再次说明了蚀刻半导体的表面52，接着再覆盖以溅射的氧化硅51使得与非溅射氧化硅(SiO2)相比，混杂被加强，并且还说明了预蚀刻溅射的氧化硅(SiO2)的效力对于低功率蚀刻并不明显依赖于压强，而对于较高功率蚀刻则依赖于压强，效力随着溅射压强的增大而减小。表2还说明了同InGaAs-InAlGaAs QW材料相比，InGaAs-InGaAsP QW材料的较低的热稳定性，即对于给定的溅射蚀刻功率，可在降低的退火温度下获得更大的移动。
在根据本发明的制造光学器件40的方法的第二实施例中，为了处理晶片以得到多于一个带隙，在晶片上沉积了PECVD SiO2薄膜，以提供另外的介电层60。然后使用光刻技术，在PECVD SiO2的顶面上描绘出图案。可再通过湿法或干法蚀刻将图案转移至PECVD(SiO2)中。
然后在图案化的PECVD(SiO2)的顶上保留图案化的光致抗蚀剂(PR)，并且随后将样品/晶片放置在用于等离子体蚀刻未覆盖表面52并接着沉积介电层51的溅射设备65中。沉积后，将样品浸入丙酮中，并且在“剥落”过程中去掉光致抗蚀剂上的溅射SiO2。
现在在适当的温度下(650至850℃)进行所需时间周期(0.5至5分钟)的快速热退火。这使得产生在表面52的点缺陷通过器件基体部分5传播，并导致了元素的相互扩散。
应理解，此前描述的本发明的实施例仅是以示例的方式给出，而不应对本发明的范围构成任何限制。
特别应该理解的是，被引入与溅射介电层51相邻的半导体器件基体部分5中的损伤会导致二次电子和软X射线形式的离子和/或辐射轰击的增强。对半导体器件基体部分5或晶片82的表面50的损伤，可在溅射设备65中通过各种方式引入，采用的有效方法为沉积反应室70中的双极构造。
使用双极构造同更常用的磁控管机械设置(magnetron machinearrangement)相比还可以允许对器件基体部分5(或“样品”)的更多的辐射损伤，在磁控管机械设置中，磁体产生了被认为可以停止粒子从介电靶81向设置在半导体材料晶片82上的器件基体部分5的迁移的高局域场。
还应理解的是，根据本发明的光学器件可包括诸如脊或埋入式异质结构的波导，或其它任何适用的波导。
还应理解量子阱混杂(QWI)区域可包括光学有源器件。
另外，令人满意的是包括使用几个RF功率的后续工艺可用于提供具有几个不同QWI带隙的器件。
权利要求
1.一种制造光学器件的方法，该器件是从一包括量子阱混杂(QWI)结构的器件基体部分制得的，该方法包括步骤在该器件基体部分的表面的至少一部分上进行等离子体蚀刻，从而将结构缺陷至少引入该器件基体部分与该表面邻近的部分；以及接着用一介电层覆盖该蚀刻过的表面。
2.如权利要求1所述的方法，其中该结构缺陷主要包括点缺陷。
3.如权利要求1或权利要求2所述的方法，其中该等离子体蚀刻通过溅射进行。
4.如前面任意一项权利要求所述的方法，其中该介电层是通过溅射沉积的。
5.如前面任意一项权利要求所述的方法，还包括在所述等离子体蚀刻和覆盖的步骤之后将该器件退火的步骤。
6.如权利要求5所述的方法，其中该退火步骤包括快速热退火。
7.如权利要求6所述的方法，其中该退火步骤采用650℃至850℃之间的温度，进行0.5至5分钟之间的时间。
8.如前面任意一项权利要求所述的方法，其中该介电层从氧化硅(SiO2)和氧化铝(Al2O3)中选取。
9.如权利要求3或权利要求4所述的方法，其中该溅射步骤在主要填充以惰性气体的反应室中进行。
10.如权利要求9所述的方法，其中该惰性气体从氩气和氩气与氧气的混合物中选取。
11.如前面任意一项权利要求所述的方法，其中该等离子体蚀刻的步骤和该沉积介电层的步骤包括部分的在该器件的制造中使用的量子阱混杂(QWI)工艺。
12.如权利要求11所述的方法，其中该QWI工艺包括无杂质空位扩散(IFVD)。
13.如前面任意一项权利要求所述的方法，其中该方法还包括前面的步骤设置一衬底；在该衬底上生长一第一光学覆层；一芯导层，该芯导层包括一量子阱混杂(QWI)的阱结构；以及一第二光学覆层。
14.如权利要求13所述的方法，其中该第一光学覆层、芯导层和第二覆层通过从如下技术中选取的生长技术生长分子束外延(MBE)外延(MBE)和金属有机物化学汽相沉积(MOCVD)。
15.如前面任意一项权利要求所述的方法，还包括在该器件基体部分的表面上的光致抗蚀剂层中限定出图案、在沉积该介电层和剥落光致抗蚀剂以前蚀刻未被覆盖的器件基体部分从而在所述器件基体部分的表面的至少一部分上设置介电层的步骤。
16.如权利要求15所述的方法，还包括在退火前，在该器件基体部分的表面上和该预蚀刻的介电层的表面上沉积另外的介电层的步骤，该另外的介电层是通过除溅射以外的技术沉积的。
17.如权利要求16所述的方法，其中该其它的技术包括等离子体增强化学汽相沉积(PECVD)。
18.如前面任意一项权利要求所述的方法，其中该帽层起混杂帽层的作用，并且该方法还包括在该器件的除被蚀刻的和被覆盖的层以外的区域中沉积另外的介电层的步骤，该另外的介电层起混杂抑制层的作用。
19.如前面任意一项权利要求所述的方法，其中等离子体蚀刻过程持续时间在0.5至20分钟之间。
20.如前面任意一项权利要求所述的方法，其中该介电层的厚度在约10至几百个nm。
21.一种制造光学器件的方法，该器件是从一包括量子阱混杂(QWI)的阱结构的器件基体部分制得的，该方法包括步骤通过溅射在该器件基体部分的表面的至少一部分上进行等离子体蚀刻并沉积一介电层。
22.一种光学器件，通过根据前面任意一项权利要求的方法制造。
23.如权利要求22所述的光学器件，其中该光学器件从集成光学器件和光电器件中选取。
24.如权利要求22或23中所述的光学器件，其中该器件基体部分是在III/V族半导体材料体系中制得。
25.如权利要求24所述的光学器件，其中该III/V族半导体材料体系为砷化镓(GaAs)基体系，并且该器件工作于范围在600至1300nm内的至少一个波长。
26.如权利要求24或25所述的光学器件，其中该III/V族半导体材料体系为磷化铟基体系，并且该器件工作于范围在1200至1700nm内的至少一个波长。
27.如权利要求22至26中的任意一项所述的光学器件，其中该器件基体部分至少部分地由铝镓砷(AlGaAs)、铟镓砷(InGaAs)、铟镓砷磷(InGaAsP)、铟镓铝砷(InGaAlAs)和/或铟镓砷磷(InGaAlP)制得。
28.如权利要求22至27中的任意一项所述的光学器件，其中该器件基体部分包括一衬底，在该衬底上设置有一第一光学覆层、一芯导层和一第二光学覆层。
29.如权利要求28所述的光学器件，其中该量子阱混杂(QWI)结构设置于该芯导层内。
30.如权利要求28或29所述的光学器件，其中该芯导层生长为具有比该第一和第二光学覆层更小的带隙和更高的折射率。
31.一种光学集成电路、光电集成电路(OEIC)或光子集成电路(PIC)，其包括至少一个根据权利要求22的光学器件。
32.一种光学器件的制造方法，该器件是从一包括量子阱混杂(QWI)结构的器件基体部分制得的，该方法包括步骤沉积一介电层于该器件基体部分的表面的至少一部分上，从而将结构缺陷至少引入该器件基体部分的与该介电层邻近的部分。
33.一种光学器件的制造方法，如在说明书中参照附图所介绍的。
34.一种光学器件，如在说明书中参照附图所介绍的。
全文摘要
本发明公开了一种制造光学器件(例如，半导体光电器件，如激光二极管、光调制器、光放大器、光开关等)的方法。本发明还公开了一种包括此类器件的光电集成电路(OEIC)和光子集成电路(PIC)。根据本发明，提供一种制造光学器件(40)的方法，该器件(40)是从一包括量子阱混杂(QWI)结构(30)的器件基体部分(15)制得的，该方法包括步骤在该器件基体部分(5)上沉积介电层(51)以前，等离子体蚀刻该器件基体部分(5)的表面的至少一部分，从而将结构缺陷至少引入该器件基体部分(5)的与该介电层(51)邻近的部分(53)中。该结构缺陷主要包括“点”缺陷。
文档编号H01S5/34GK1488163SQ0280402
公开日2004年4月7日 申请日期2002年1月23日 优先权日2001年1月23日
发明者克雷格·J·汉密尔顿, 奥利克·P·科沃尔斯基, 约翰·H·马什, 斯图尔特·D·麦克杜格尔, P 科沃尔斯基, H 马什, 克雷格 J 汉密尔顿, 特 D 麦克杜格尔 申请人:格拉斯哥大学理事会