专利名称：电子器件材料的制造方法
技术领域：
本发明涉及可适用于制造电子器件材料的方法。本发明的电子器件材料的制造方法例如是可用于形成半导体或者半导体器件(例如具有MOS型半导体结构的器件)材料的适宜的方法。
背景技术：
本发明的制造方法一般可以广泛适用于制造半导体或者半导体器件、液晶器件等的电子器件材料，因此为便于说明起见，以半导体器件的背景技术为例进行叙述。
近年来，伴随着半导体器件的微细化，对于薄而优良的氧化硅膜(SiO2膜)的需求显著增大。例如，在作为构成半导体器件最普遍的MOS型半导体结构中，遵从所谓的按比例缩小规则(scaling rule)，对极薄(例如厚度为2.5nm以下左右)且优质的栅极绝缘膜(SiO2膜)的需求极大。
一直以来，作为这样的栅极绝缘膜材料，在工业上使用一种氧化硅膜(SiO2膜)，这种氧化硅膜是利用850℃～1000℃左右的高温加热炉并直接氧化硅衬底而获得的。
但是，在使这样的SiO2膜只是变薄到2.5nm以下的情况下，流过此栅极绝缘膜的漏电流(栅极漏电流)就变大，从而产生电力消耗增大或器件特性加速变差等问题。
此外，在使用现有的薄的栅极绝缘膜时，在形成栅电极时在该栅极中包含的硼穿透SiO2膜，到达作为栅极绝缘膜衬底的硅衬底上，产生使半导体器件特性恶化的问题。作为解决这种问题的一种方法，研究使用氮氧化膜(SiON膜)作为栅极绝缘膜材料。
但是，若直接而且简单地通过热氮氧化法形成这种SiON膜，则在与硅衬底间的界面上含有大量的氮，难以避免器件特性变差的倾向。此外，在包括热氧化膜和通过CVD(化学气相淀积法)形成的SiN膜的SiO2/SiN叠层结构中，在SiO2/SiN界面上发生载流子缺陷，存在使器件特性变差的倾向。为此，在这样的SiON膜形成中，考虑有希望使用等离子体氮化SiO2膜的方法。这是因为等离子体氮化一般容易提供界面能级小而且在氧化膜表面具有高含氮率(几个百分点)的高品质的栅极氮氧化膜。另外，在使用等离子体的情况下，有在低温下容易进行氮化的优点。
由于通过加热氮化SiO2膜，通常需要1000℃以上的高温，因此通过这种热工序而使注入到硅衬底中的掺杂剂的扩散不同，存在由此引起的器件特性变差的倾向(这种方法已由日本专利特开昭55-134937号公报和特开昭59-4059号公报等公开)。
这样，虽然在等离子体的使用上有各种优点，但是另一方面，在使用等离子体进行氮化的情况下，有可能发生等离子体损坏，器件特性变差的现象。
发明内容
本发明的目的是提供能够消除上述现有技术中存在的问题的电子器件材料的制造方法。
即，本发明的另一个目的在于，提供能够制造具有极薄(例如膜厚2.5nm以下)而且优良的氧化膜以及/或氮氧化膜的电子器件结构的方法。
本发明的另一个目的在于，提供能够形成具有极薄(例如膜厚2.5nm以下)而且高品质的栅极氧化膜以及/或氮氧化膜的MOS型半导体结构的电子器件材料的制造方法。
本发明的电子器件材料的制造方法，其特征在于，在至少包含氧以及稀有气体的处理气体的存在下，采用通过具有多个缝隙的平面天线部件的微波照射而产生的等离子体，在以Si为主要成分的被处理基体的表面上形成衬底氧化膜(SiO2膜)。
根据本发明所提供的电子器件材料的制造方法，其特征在于，还包括在至少包含氧以及稀有气体的处理气体的存在下，采用通过具有多个缝隙的平面天线部件的微波照射而产生的等离子体，在以Si作为主要成分的被处理基体的表面上形成衬底氧化膜(SiO2膜)的工序；以及在至少包含N2以及稀有气体的处理气体的存在下，采用通过具有多个缝隙的平面天线部件的微波照射而产生的氮化等离子体，氮化所述衬底SiO2膜表面的工序。
根据本发明所提供的电子器件材料的制造方法，其特征在于，还包括在至少包含氧以及稀有气体的处理气体的存在下，采用通过具有多个缝隙的平面天线部件的微波照射而产生的等离子体，在以Si作为主要成分的被处理基体的表面上形成衬底氧化膜(SiO2膜)的工序；在至少包含N2以及稀有气体的处理气体的存在下，采用通过具有多个缝隙的平面天线部件的微波照射而产生的氮化等离子体，氮化所述衬底SiO2膜表面的工序；以及将具有所述SiO2膜或表面氮化的衬底SiO2膜(SiON膜)的被处理基体在层形成气体的存在下加热，在所述SiO2膜或SiON膜上形成电极层的工序。
图1是表示使用本发明的电子器件材料的制造方法的、可以制造的半导体器件的一个例子的垂直剖面示意图。
图2是表示为实施本发明的电子器件材料的制造方法的半导体制造装置的一个例子的平面示意图。
图3是表示可用于本发明的电子器件材料的制造方法中的缝隙平面天线(Slit Plane Antenna以下简记为“SPA”)等离子体处理单元的一个例子的垂直剖面示意图。
图4是表示可用于本发明的电子器件材料的制造装置中的SPA的一个例子的平面示意图。
图5是表示可用于本发明的电子器件材料的制造方法中的加热反应炉单元的一个例子的垂直剖面示意图。
图6是表示本发明的制造方法中的各工序的一个例子的流程图；图7是表示使用本发明的方法的膜形成的一个例子的剖面示意图。
图8是表示使用本发明的方法而得到的MOS半导体结构的泄漏特性的图形。
图9是表示使用本发明的方法而得到的栅极漏电流特性的图形。
图10是表示使用本发明的方法而得到的氮氧化膜的SIMS分析结果的图形。
本发明的最佳实施方式下面根据需要参考附图详细说明本发明。下面的说明中表示量比的“部分”以及“％”只要事先不特别说明，就作为质量标准。
(氧化膜的形成)在适于本发明的一个实施例中，在至少包含O2以及稀有气体的处理气体(或者处理气体气氛；下同)的存在下，可以采用通过具有多个缝隙的平面天线部件的微波照射而产生的等离子体，在以Si为主要成分的被处理基体的表面上形成氧化膜(SiO2膜)。
本发明可以使用的被处理基体，虽然并不只是特别限定以Si作为主要成分，但是例如也可以适合使用硅(单晶硅等)、玻璃等公知的、用于电子器件的基体。
(处理气体)在本发明中，当氧化膜形成之时，处理气体中至少包含O2以及稀有气体。不特别限定此时可以使用的稀有气体，可以从公知的稀有气体(或者其两种以上的组合)中适当选择来使用。从膜质量这点来讲，可以适合使用氪、氩、或者氦气。
(氧化膜的形成条件)在将本发明用于形成氧化膜的实施例中，从所应形成的氧化膜的特性方面来讲，可以适当地使用下述条件。
O25～500sccm，更好是50～500sccm，稀有气体(例如Kr、Ar、或者He)500～3000sccm，更好是500～2000sccm，最好是1000～2000sccm，温度室温(25℃)～700℃，更好是200～700℃，最好是200～500℃，压力20～5000mTorr，更好是500～3000mTorr，最好是1000～2000mTorr，微波0.5～5W/cm2，更好是0.5～4W/cm2。
(适合的条件例)在本发明的制造方法中，从所应形成的氧化膜的特性方面来讲，可以举出将下述各条件作为适合的例子。
处理气体的适合例含有流量50～500sccm的O2、以及流量500～2000sccm的氪、氩、或者氦的气体。
SiO2膜形成时的温度的适合例举温度为300～700℃的例子。
作为SiO2膜形成时的压力的适合例，举压力为2.7～270Pa(20～2000mTorr)的例子。
作为SiO2膜形成时的等离子体的适合例，是在1～4W/cm2的输出下而形成的等离子体。
(SiO2氧化膜的氮化)在本发明中，根据需要，可以采用通过平面天线部件的微波照射而产生的氮化等离子体，适于氮化SiO2氧化膜。此时不特别限定所应氮化的SiO2氧化膜，但是从膜质、生产性等方面来讲，在含有O2以及稀有气体的处理气体的存在下，采用通过平面天线部件的微波照射而产生的等离子体，最好是形成在以Si为主要成分的被处理基体的表面上的衬底氧化膜(SiO2膜)。
亦即，在适于本发明的其它实施例中，在含有O2以及稀有气体的处理气体的存在下，采用通过平面天线部件的微波照射而产生的等离子体，在以Si为主要成分的被处理基体的表面上形成衬底氧化膜(SiO2膜)，接着，能在至少包含N2和稀有气体的处理气体的存在下，采用通过平面天线部件的微波照射而产生的等离子体，氮化所述衬底SiO2膜的表面。
(处理气体)在本发明所述氮化SiO2膜的实施例中，处理气体中至少包含N2和稀有气体。此时并不特别限定可以使用的稀有气体，可以从公知的稀有气体(或者其两种以上的组合)中适当地选择使用。对膜品质而言可以适合使用氪、氩或氦气。
(氧化膜的氮化条件)在将本发明用于形成氧化膜的实施例中，从所应形成表面氮化的氧化膜的特性这点来讲，可以适合使用下述氮化条件。
N22～500sccm，更好是4～200sccm，稀有气体(例如Kr、Ar、或者He)200～2000sccm，更好是500～2000sccm，最好是1000～2000sccm，H21～100sccm，更好是2～50sccm，最好是5～30sccm，温度室温(25℃)～700℃，更好是200～500℃压力10～3000mTorr，更好是20～1000mTorr，最好是50～1000mTorr，微波0.5～4W/cm2，更好是0.5～3W/cm2。
(适合条件的例子)在本发明的制造方法中，从所应形成的表面氮化的氧化膜的特性这点来讲，可以举出下述条件作为适合的例子。
SiO2膜的氮化时的处理气体的适合例含有流量4～200sccm的N2以及流量是500～2000sccm氪、氩或氦，或者，流量4～200sccm的N2、流量是500～2000sccm氪、氩或氦，以及流量为2～30sccm的H2的气体。
SiO2膜的氮化时温度的适合例举室温～700℃的温度的例子。
作为SiO2膜的氮化时压力的适合例，举2.7～135Pa(20～1000mTorr)的例子。
作为SiO2膜的氮化时的等离子体的适合例，是在0.5～3W/cm2的输出下而形成的等离子体。
(电极层形成的实施例)在本发明中，根据需要，可以在SiO2膜或者SiON膜上形成电极层。作为这种电极层，从器件特性这点来讲，可以适于使用由多晶硅或非晶硅或SiGe构成的电极层。此时使用的衬底的SiO2膜或者SiON膜虽然并不特别限定，但是从器件特性、生产性等方面来看，最好是在至少包含O2以及稀有气体的处理气体的存在下，采用通过平面天线部件的微波照射而产生的等离子体，在以Si为主要成分的被处理基体的表面上形成衬底氧化膜(SiO2膜)；或者，在至少包含N2以及稀有气体的处理气体的存在下，采用通过平面天线部件的微波照射而产生的氮化等离子体，而形成的SiON膜。
亦即，在本发明的一个适合的实施例中，在至少包含O2以及稀有气体的处理气体的存在下，采用通过具有多个缝隙的平面天线部件的微波照射而产生的等离子体，在以Si为主要成分的被处理基体的表面上形成衬底氧化膜(SiO2膜)；在至少包含N2以及稀有气体的处理气体的存在下，采用通过具有多个缝隙的平面天线部件的微波照射而产生的氮化等离子体，氮化所述衬底SiO2膜表面；把具有上述SiO2膜或者表面氮化的衬底SiO2膜(SiON膜)的被处理基体在层形成气体的存在下加热，可以在所述SiO2膜或者SiON膜上形成电极层(例如由多晶硅或非晶硅或SiGe构成的电极层)。
(电极形成气体)在本发明中，不特别限定可使用的电极形成气体，根据所应形成的电极层的材质，可以适当选择使用公知的电极形成气体中的任何一种或者其两种以上的组合。
在所应形成的电极由多晶硅形成的情况下，从器件特性和生产性等方面来讲，所述电极形成气体最好是SiH4。此时，适宜的电极形成条件如下压力20.0～40Pa(150～300mTorr)，更好是26～33.3Pa(200～250mTorr)，温度570～650℃，更好是600～630℃。
在所应形成的电极由非晶硅构成的情况下，从器件特性和生产性等方面来讲，所述电极形成气体最好是SiH4。此时，适宜的电极形成条件如下压力20.0～66.7Pa(150～500mTorr)温度520～570℃。
在所应形成的电极由SiGe构成的情况下，从器件特性和生产性等方面来讲，所述电极形成气体最好是GeH4/SiH4。此时，适宜的电极形成条件如下气体组成GeH4/SiH4＝10/90～60/40％的混合气体，压力20～60Pa温度460～560℃。
(平面天线部件)在本发明中，其特征是，通过具有多个缝隙的平面天线部件的微波照射形成电子能级低且密度高的等离子体，使用该等离子体进行所述被处理基体表面的氧化(根据需要可进行氮化处理)。因此可以进行等离子体损坏小且在低温下反应性高的处理。
有关这种具有多个缝隙的平面天线部件、并且具有产生电子能级低、等离子体损坏小、另外密度高的等离子体的能力的微波等离子体装置的详情可以参考文献(Ultra Clean technology Vol.10 Supplement1，p.32，1988，Published by Ultra Clean Society)。
若采用这样的新的等离子体装置，由于能容易地得到电子能级在1.5eV以下，等离子体壳层电压也在几V以下的等离子体，因此，对于现有的等离子体(等离子体停止电压50V左右)可以大幅度降低等离子体损伤。这种具有平面天线的新等离子体装置，因为具有在室温～700℃程度的温度下可以供给高密度原子团的能力，因此认为可以抑制加热引起的器件特性的变差，并且，即使在低温下也可以进行具有高反应性的处理。
对此，在现有技术中，即使在使用等离子体，也未能获得具有极薄膜厚且优质的氧化膜和氮氧化膜(例如具有用作下一代MOS型半导体结构要求标准的各种特性的氧化膜和氮氧化膜)。例如，作为用于下一代的MOS型半导体结构所要求的是具有膜厚2.5nm以下的氧化膜和氮氧化膜的MOS型半导体结构。此时，从器件特性这点来讲，可以认为最好使用多晶硅或非晶硅或SiGe等作为栅电极的MOS型半导体结构。但是，未在现有技术中发现制造具有极薄膜厚且优质的氧化膜和氮氧化膜的半导体结构的方法。
(适合的等离子体)在本发明中，可适于使用的等离子体的特性如下电子能级＜2eV密度1011～1013等离子体密度的均匀性±3％以内。
根据上述的本发明的方法，可以形成膜厚度薄且优质的氧化膜以及/或氮氧化膜。因而，通过在该氧化膜以及/或氮氧化膜上形成其它层(例如电极层)，就容易地形成特性优良的半导体器件的结构。
根据本发明的处理，特别是为了可以形成极薄膜厚(例如膜厚2.5nm以下)的氧化膜和/或氮氧化膜，可以例如通过在此氧化膜以及/或氮氧化膜上使用多晶硅或非晶硅或SiGe等作为栅电极，形成高性能的MOS型半导体结构。
(氧化膜的适合的特性)使用本发明，可以容易地制造具有下述适合的特性的氧化膜。
物理膜厚0.8mm～任意泄漏特性和Dry Ox比较，同等～降低1个数量级膜均匀性±6％以内(氮氧化膜的适合的特性)
根据本发明，可以容易地制造具有下述适合的特性的氮氧化膜。
表面氮浓度～20％(参考图10)图10表示对实施SPA氮化的氧化膜的SIMS分析的结果。对15A的衬底氧化膜状进行8秒、25秒的氮化处理。在图示表面含有高浓度的氮，可以避免由于在界面上混入氮所引起的器件特性变差，从而进行氮化。
(MOS半导体结构的适合的特性)本发明的方法可能使用的范围虽然不特别限定，但是本发明可以形成的极薄且优良的氧化膜以及/或氮氧化膜可以特别适于作为半导体器件的绝缘膜(尤其是MOS半导体结构的栅极绝缘膜)来使用。
根据本发明，可以容易地制造具有下述适合的特性的MOS半导体结构。还有，在评价本发明所形成的氧化膜以及/或氮氧化膜的特性时，例如形成文献(应用物理第69卷第9号(2000年)PP1049～1059)中所记载的标准的MOS半导体结构，通过评价该MOS的特性，可以代替对所述氧化膜以及/或氮氧化膜自身的特性评价。这是因为在这样标准的MOS结构中，构成该结构的氧化膜以及/或氮氧化膜的特性可以对MOS特性提供很大的影响。
电气膜厚(换算膜厚)1.0～2.5nm泄漏特性 与Dry Ox比较降低半个数量级～1个数量级膜厚均匀性 ±2％以内(制造装置的一个实施例)以下说明本发明的制造方法的一个适合的实施例。首先，就由本发明的电子器件材料的制造方法可以制造的半导体器件结构的一个例子，参考图1说明带有MOS结构的半导体器件，这种MOS结构具有作为绝缘膜的栅极绝缘膜。
参考图1A，在图1A中，参考标号1是硅衬底，11是场氧化膜，2是栅极绝缘膜，13是栅电极。如上所述，根据本发明的制造方法可以形成极薄且优质的栅极绝缘膜2。如图1B所示，此栅极绝缘膜2由在与硅衬底1的界面上形成的高品质绝缘膜构成。例如由2.5nm左右厚的氧化膜2构成。
在本例中，这种高品质的氧化膜2最好由在含有O2以及稀有气体的处理气体的存在下，在以Si为主要成分的被处理基体上通过具有多个缝隙的平面天线部件照射微波而形成等离子体、而使用该等离子体在所述被处理基体表面形成的氧化硅膜(以下称“SiO2膜”)来构成。在使用这样的SiO2膜时，如下面所述，具有相互间界面特性(例如，界面能级)良好、而且作为MOS结构时容易得到良好的栅极泄漏特性的特征。
在此氧化硅膜2的表面，根据需要也可以进行氮化处理。在此氧化硅膜2的经氮化处理过的表面上进一步形成以硅(多晶硅或者非晶硅)作为主成分的栅电极13。
(制造方法的一个实施例)下面说明制造此氧化硅膜2、氮化处理表面2a、进而在其上配置栅电极13的电子器件材料的制造方法。
图2是表示为实施本发明的电子器件材料的制造方法的半导体制造装置30的整体结构一个例子的示意图(平面示意图)。
如图2所示，在此半导体制造装置30的几乎正中央，设置有用于运送晶片W(图3)的搬运室31，在围绕此搬运室31的周围，设置用于对晶片W实行各种处理的等离子体处理单元32、33、用于进行各处理室之间的连通/隔断操作的两台转动锁定单元34和35、用于进行各种加热操作的加热单元36、以及用于对晶片W执行各种加热处理的加热反应炉47。还有，加热反应炉47也可以和所述半导体制造装置30分开独立设置。
在转动锁定单元34和35的旁边分别配置用于进行各种预冷或者冷却操作的预冷单元45、冷却单元46。
在搬运室31的内部，设置有搬运臂37以及38，可以在所述各单元32～36之间运送晶片W(图3)。
在转动锁定单元34和35的图中前面的一侧设置有转动臂41和42。这些转动臂41和42还可以与在其前面的一侧设置的晶片盒载物台43上安装的4台晶片盒44之间装卸晶片W。
而且，作为图2中的等离子体处理单元32、33，可以并列安装两台同型号的等离子体处理单元。
进而，这些等离子体处理单元32以及单元33既可以一起和单室型CVD处理单元进行交换，也可以在等离子体32和33的位置安装一台或者两台单室型CVD处理单元。
在等离子体处理有两台的情况下，例如用处理单元32形成SiO2膜后，也可以采用在处理单元33中进行SiO2膜的表面氮化的方法，此外也可以用处理单元32以及33并列进行SiO2膜的形成与SiO2膜的表面氮化。或者也可以用别的装置进行SiO2膜的形成后，再用处理单元32以及33并列进行表面氮化。
(栅极绝缘膜成膜的一个实施例)图3可用于栅极绝缘膜2的成膜的等离子体处理单元32(33)的垂直方向的剖面示意图。
参考图3，参考标号50例如是用铝制成的真空容器。在此真空容器50的上面，形成比衬底(例如晶片W)更大的开口部分51，为了塞住此开口部分51，设置例如由石英或氮化铝等电介质构成的扁平的圆筒形状的顶板54。位于此顶板54的下面的真空容器50上侧的侧壁上，例如沿其周围方向均匀配置的16个位置处设置气体供给管72，通过此气体供给管72把含有选自O2或稀有气体、N2以及H2等中的一种以上的处理气体，向真空容器50的等离子体区域P附近均匀地提供。
在顶板54的外侧，设置与通过具有多个缝隙的平面天线部件、例如通过铜板制成的缝隙平面天线(Slit Plane Antenna，SPA)60构成的高频电源部分、例如发生2.45GHz微波的微波电源部分61连接的波导路径63。此波导路径63由下缘连接SPA60的扁平圆形波导管63A、一端与此圆形波导管63A的上面连接的圆筒形波导管63B、与该圆筒形波导管63B的上面连接的同轴波导变换器63C、一侧与此同轴波导变换器63C的侧面成直角连接的、另一侧与微波电源部分61连接的矩形波导管63D组合构成。
因此，在本发明中，包括UHF和微波，称为高频区域。亦即由高频电源部分供给的高频电能包含300MHz以上的UHF和1GHz以上的微波，对于300MHz以上2500MHz以下的，将通过这些高频电能所发生的等离子体称为高频等离子体。
在上述圆筒形波导管63B的内部，由导电材料制成的轴部62的一端与SPA60几近中央处连接、另一端同轴设置连接在圆筒形波导管63B的上面，由此，波导管63B就构成同轴波导管。
另外，在真空容器50内，设置与顶板54对向的晶片W的承载台52。在此承载台52内安装图中未示出的调温部分，由此该承载台52起到加热板的作用。此外，在真空容器50的衬底连接排气管53的一端，此排气管53的另一端连接真空泵55。
(SPA的一个实施例)图4表示可使用于本发明的电子器件材料的制造装置中的SPA60的一个例子的平面示意图。
如图4所示，此SPA60，其中，多个同心圆状的缝隙60a、60a、…形成在表面上。各缝隙60a是近似矩形贯通的槽，邻接的缝隙相互正交设置，形成近似字母“T”的字样。缝隙60a的长度和排列间隔对应微波电源部分61发生的微波的波长来确定。
(加热反应炉的一个实施例)图5表示可使用于本发明的电子器件材料的制造装置中的加热反应炉的一个例子的垂直方向的剖面示意图。
如图5所示，加热反应炉47的处理室82，例如用铝等形成可以密封的结构。处理室82内装备加热机构和冷却机构，但是在图5中省略。
如图5所示，在处理室82中，导入气体的气体导入管83连接在上部中央处，处理室82内和气体导入管83内连通。此外，气体导入管83连接气体供给源84。这样，从气体供给源84提供气体给气体导入管83，通过气体导入管83将气体导入处理室82内。作为这种气体，可以使用栅电极形成的原料、例如硅烷等各种气体(电极形成气体)，根据需要，也可以使用惰性气体作为载流气体。
在处理室82的下部，连接排放处理室82内气体的气体排气管85，气体排气管85连接真空泵等构成的排气装置(图中未示出)。通过这种排气装置，处理室82内的气体由气体排气管85排放，从而在处理室82内被设定为预期的压力。
此外，在处理室82的下部，设置用于承载晶片W的承载台87。
在图5所示的实施例中，使用图中未示出的、和晶片W大约同样大小直径的静电卡盘把晶片W安放到承载台87上。承载台87这样构成，在内部设置图中未示出的热源部件，可以将在承载台87上放置的晶片W的处理面调节到预期的温度。
承载台87根据需要可以做成能使安置的晶片W转动的结构。
图5中，在承载台87的右侧的处理室82的壁面上设置用于装卸晶片W的开口部分82a，此开口部分82a的开闭通过在图中的上下方向上移动的闸阀98来实现。图5中，在闸阀98的进一步右侧相邻设置运送晶片W的搬运臂(图中未示出)，搬运臂通过开口部分82a进出处理室82内，在承载台87上放置晶片W，把处理后的晶片W从处理室82搬出。
在承载台87的上方设置作为喷淋部件的喷头88。喷头88例如用铝等形成，它的形成使得承载台87和气体导入管83之间的空间分开。
喷头88的形成使得，气体导入管83的气体出口83a位于其上部中央处，与在喷头88下部设置的气体供给孔89相通，把气体导入处理室82内。
(绝缘膜形成的实施例)下面说明使用所述装置在晶片W上形成由栅极绝缘膜2构成的绝缘膜的方法的一个适合的例子。
图6是表示在本发明的方法中各工序流程的一个例子的流程图。
参考图6，首先，用前面的工序在晶片W的表面上形成场氧化膜11(图1A)。
接着打开在等离子体处理单元32(图2)内的真空容器50的侧壁上设置的闸阀(图中未示出)，使用搬运臂37、38，把在所述硅衬底1表面上形成的场氧化膜11的晶片W安置在承载台52(图3)上。
接着在关闭闸阀而使内部密闭之后，使用真空泵55通过排气管53排气，使内部气氛抽真空到规定的真空度，维持设定的压力。另一方面，使用微波电源部分61发生例如1.80GHz(2200W)的微波，通过波导路径引导该微波通过SPA60和顶板54导入到真空容器50内，由此在真空容器50内的上部一侧的等离子体区域P中发生高频等离子体。
这里，微波以矩形模式在矩形波导管63D内传输，在同轴波导变换器63C内从矩形模式变换成圆形模式，以圆形模式在圆筒形同轴波导管63B内传输，进而在圆形波导管63A内以展开的状态继续传输，通过SPA60的缝隙60a被辐射，透过顶板54导入到真空容器50。此时就发生由于使用微波的高密度的等离子体，此外因为从SPA60的多个缝隙60a辐射微波，所以该等离子体成为高密度。
接着，调节承载台52的温度，加热晶片W例如到400℃，同时通过气体供给管72把作为用于形成氧化膜的处理气体的氪或氩等稀有气体和O2气体分别以1000sccm、20sccm的流量导入，实施第一工序(氧化膜的形成)。
在此工序中，导入的处理气体在等离子体处理单元32内由于等离子体流而被活性化(等离子体化)，如图7A的剖面示意图所示，通过此等离子体氧化硅衬底1的表面，形成氧化膜(SiO2膜)2。这样，进行例如40秒的氧化处理，就可以形成2.5nm厚的用于栅极氧化膜或者栅极氮氧化膜的衬底氧化膜(衬底SiO2膜)2。
接着，打开闸阀(图中未示出)，使搬运臂37、38(图2)进入真空容器50内，收取承载台52上的晶片W。此搬运臂37、38在把晶片W从等离子体处理单元32中取出后，放置在邻接的等离子体处理单元33内的安置台上(步骤2)。此外，根据用途，也存在不氮化栅极氧化膜而移动到热反应炉47的情况。
(含氮层形成的实施例)
接着，在此等离子体处理单元33内，在晶片W上进行表面氮化处理，在先前形成的衬底氧化膜(衬底SiO2)2的表面上形成含氮层2a(图7B)。
在这个表面氮化处理时，例如在真空容器50内，晶片温度例如400℃，处理压力例如在66.7Pa(500mTorr)的状态下，氩气和N2气从气体导入管分别以1000sccm、20sccm的流量导入容器50内。
其另一方面，使用微波电源部分61发生例如2W/cm2的微波。使用波导路径引导，将此微波通过SPA60b以及顶板54导入真空容器50内，由此在真空容器50内的上部一侧的区域P中发生高频等离子体。
在此工序(表面氮化)中，被导入的气体等离子体化，形成氮原子团。用此氮原子团在晶片W的上表面上的SiO2膜来发生反应，以比较短的时间来氮化SiO2膜表面。这样就如图7B所示，在晶片W上的衬底氧化膜(衬底SiO2膜)2的表面上形成含氮层2a。
由于进行例如20秒的氮化处理，就可以形成换算膜厚为2nm左右厚度的栅极氮氧化膜(SiON膜)。
(栅电极形成的实施例)接着在晶片W上的SiO2膜上或者在对衬底SiO2膜进行氮化处理过的SiON膜上形成栅电极13(图1A)。为形成此栅电极13，把形成栅极氧化膜或者栅极氮氧化膜的晶片W分别从等离子体处理单元32或者33内取出，一旦取出到搬运室31(图2)一侧，然后就放进加热反应炉47内(步骤4)。在加热反应炉47内以规定的处理条件下加热晶片W，在栅极氧化膜或者栅极氮氧化膜上形成规定的栅电极13。
此时，可以根据形成的栅电极13的种类选择处理条件。
亦即，在形成由多晶硅生成的栅电极13的情况下，作为处理气体(电极形成气体)而使用SiH4，在20.0～33.3Pa(150～250mTorr)的压力、570～630℃的温度条件下进行处理。
此外，在形成由非晶硅生成的栅电极13的场合，作为处理气体(电极形成气体)使用SiH4，在20.0～66.7Pa(150～500mTorr)的压力、520～570℃的温度条件下处理。
进而，在形成由SiGe构成的栅电极13的情况下，使用GeH4/SiH4＝10/90～60/40％的混合气体，在20～60Pa的压力、460～560℃的温度条件下进行处理。
(氧化膜的品质)在上述第一工序中，在形成用于栅极氧化膜或者栅极氮氧化膜的衬底氧化膜时，因为处理气体的存在，在以Si为主要成分的晶片W上，通过具有多个缝隙的平面天线部件照射微波而形成含氧(O2)以及稀有气体的等离子体，由于使用此等离子体在所述被处理基体表面上形成氧化膜，因此可以进行膜质好及膜质的顺利控制。
第一工序中的氧化膜的品质很高，如图8的图形所示。
图8表示涉及通过上述实施例的电子器件材料的制造方法在硅晶片W上形成的MOS型半导体结构的泄漏特性。此图形的纵轴为漏电流的值，横轴为电气膜厚(换算膜厚)。
图8中，实线表示的图形①，作为参考，表示是使用现有的热氧化法(Dry热氧化法)而形成的热氧化膜(Dry Ox)的泄漏特性，图形②表示在O2和作为稀有气体的氩的存在下使用SPA进行等离子体处理得到的氧化膜(SPAOx)的泄漏特性。
从图8的图形中明显看出，与使用现有的热氧化法形成的热氧化膜的泄漏特性①比较，通过本发明的电子器件材料的制造方法所形成的氧化膜②的泄漏值低。因而，采用根据本发明形成的氧化膜，可以实现电能低耗，获得良好的器件特性。
(高品质氧化膜的推断机理(mechanism))如上所述，使用本发明的电子器件材料的制造方法，可以获得具有比热氧化膜品质高的、界面能级低的氧化膜(例如栅极氧化膜)。
使用所述方法形成的氧化膜的品质高的理由，就发明者所知，如以下的推断。
即，通过使用SPA用微波照射处理气体形成的等离子体，形成电子能级比较低的等离子体。因此，等离子体和被处理基体表面的偏压被抑制在比较低的值，等离子体损伤小。因此，如图8所示，可以认为形成具有良好界面特性的SiO2膜。
(高品质氮氧化膜的推断机理)此外，在所述第二工序中，表面氮化处理而得到的氮氧化膜具有优良的品质。其理由就发明者所见，如以下的推断。
因为使用上述SPA在氧化膜表面生成的氮原子团是高密度的，因此在氧化膜表面能混入百分比单位的氮。此外，与用热生成氮原子团相比，在低温(室温左右)下也可以生成高密度的氮原子团，能抑制代表掺杂物的扩散等的热引起的器件特性的变差。还有，因为在氧化膜表面含有膜中的氮，因此不会使界面特性变差，使介电常数得到提高，同时能够发挥防止硼的穿透效应等这一性能。
(适宜的MOS特性的推断机理)还有，通过在上述第三工序中在特定条件下加热处理形成的栅电极，MOS型半导体结构具有优良的特性。其理由就发明者所见，如以下的推断。
在本发明中，可以形成所述那样极薄且优质的栅极绝缘膜。通过组合这样的优质栅极绝缘膜(栅极氧化膜和/或栅极氮氧化膜)和在其上形成的栅电极(例如，用CVD生成的多晶硅、非晶硅、SiGe)，可以实现良好的晶体管特性(例如良好的泄漏特性)。
还有，由于进行如图2所示的组合化，能够避免在栅极氧化膜以及栅极氮氧化膜形成和栅电极形成之间向大气暴露，能够使成品率和器件特性得到更大的提高。
实施例以下，通过实施例更加具体地说明本发明。
通过本发明的电子器件材料的制造方法，在进行了元素分离形成的n型硅衬底上使用图2所示的器件并使用SPA等离子体在图2所示32的处理单元中形成1.8nm的衬底SiO2膜。膜厚总计为1.8nm(氧化膜的换算膜厚)。关于衬底SiO2膜的形成条件为，O2/Ar2＝200sccm/2000sccm、压力为2000mTorr、微波功率3W/cm2、温度400℃。
衬底SiO2的氮化条件为，N2/Ar流量＝40sccm/1000sccm、压力为7Pa(50mTorr)、微波功率2W/cm2、温度400℃。使氮化时间按10秒、20秒、40秒变化。生产率达到每腔25只/小时，可以认为，这可以充分适用于工业生产。
接着栅极绝缘膜形成，形成P型多晶硅栅电极并由CV特性求出换算膜厚。换算膜厚减少到1.4nm左右，膜厚的均匀性也可以得到在3西格玛下4％的良好结果。
进一步，测定栅极漏电流特性。图9的纵轴为漏电流特性，横轴为电气膜厚(换算膜厚)。直线表示的图形①表示标准的热氧化膜的泄漏特性，点表示的图形②表示SPA进行氧化、氮化后的膜的泄漏特性。如图形②所示，可以看到伴随氮化时间的增加换算膜厚是减小的。此外，在氮化时间为40秒的条件下，与标准的热氧化膜比较，漏电流最多减小1个数量级左右。
如上所示，通过本发明的电子器件材料的制造方法，可以以工业上充分适用的生产率形成具有良好电气特性的高性能MOS型半导体结构。
产业上的可利用性根据所述本发明的电子器件制造方法，在处理气体的存在下，通过具有多个缝隙的平面天线部件(所谓的SPA天线)，通过照射微波在以Si为主要成分的被处理基体上，在含有硅的衬底上直接供给等离子体形成氧化膜(SiO2膜)，因此可以在含有硅的衬底和其表面上形成的氧化膜(SiO2膜)之间进行适宜的界面特性控制。
进一步，根据本发明的其它实施例的电子器件制造方法，以采用所谓的SPA天线的方法在形成衬底氧化膜(SiO2膜)后，通过采用氮化处理的方法，就可以形成高品质的氮氧化膜(SiNO膜)。
更有，通过在这样形成的高品质氧化膜和/或氮氧化膜上形成电极层(例如，由多晶硅或者非晶硅或者SiGe构成的栅电极)，就可以形成具有良好电气特性的半导体结构(例如MOS型半导体结构)。
权利要求
1.一种电子器件材料的制造方法，其特征在于，在至少包含O2以及稀有气体的处理气体的存在下，采用通过具有多个缝隙的平面天线部件的微波照射产生的等离子体，在以Si为主要成分的被处理基体的表面形成氧化膜(SiO2膜)。
2.如权利要求1所述的电子器件材料的制造方法，其中，所述电子器件是半导体器件。
3.如权利要求2所述的电子器件材料的制造方法，其中，所述氧化膜是用于栅极氧化膜(SiO2膜)或者栅极氮氧化膜的衬底氧化膜(衬底SiO2膜)。
4.如权利要求1～3中任一项所述的电子器件材料的制造方法，其中，所述氧化膜的膜厚在2.5nm以下。
5.如权利要求1～4中任一项所述的电子器件材料的制造方法，其中，所述稀有气体是选自氪、氩或氦的一种以上的气体。
6.如权利要求1～5中任一项所述的电子器件材料的制造方法，其中，所述处理气体是包含流量为5～500sccm的O2、以及流量为500～3000sccm的氪、氩或者氦的气体。
7.如权利要求1～6中任一项所述的电子器件材料的制造方法，其中，所述SiO2膜的形成在室温～700℃的温度下进行。
8.如权利要求1～4中任一项所述的电子器件材料的制造方法，其中，所述SiO2膜的形成在20～5000mTorr的压力下进行。
9.如权利要求1～8中任一项所述的电子器件材料的制造方法，其中，所述等离子体在0.5～5W/cm2的输出下形成。
10.一种电子器件材料的制造方法，其特征在于，包括在至少包含O2以及稀有气体的处理气体的存在下，采用通过具有多个缝隙的平面天线部件的微波照射产生的等离子体，在以Si为主要成分的被处理基体的表面形成衬底氧化膜(SiO2膜)的工序；以及在至少包含N2以及稀有气体的处理气体的存在下，采用通过具有多个缝隙的平面天线部件的微波照射产生的氮化等离子体，氮化所述衬底SiO2膜表面的工序。
11.如权利要求10所述的电子器件材料的制造方法，其中，所述电子器件是半导体器件。
12.如权利要求10或11所述的电子器件材料的制造方法，其中，所述处理气体还包含H2。
13.如权利要求10～12中任一项所述的电子器件材料的制造方法，其中，所述氧化膜是用于栅极氧化膜(SiO2膜)或者栅极氮氧化膜的衬底氧化膜(衬底SiO2膜)。
14.如权利要求10～13中任一项所述的电子器件材料的制造方法，其中，所述氧化膜的膜厚在2.5nm以下。
15.如权利要求10～14中任一项所述的电子器件材料的制造方法，其中，所述稀有气体是氪、氩或者氦。
16.如权利要求10～15中任一项所述的电子器件材料的制造方法，其中，所述处理气体是包含流量为2～500sccm的N2、以及流量为200～2000sccm的氪、氩或者氦的气体；或者是包含流量为2～500sccm的N2、流量为200～2000sccm的氪、氩或者氦以及流量为1～100sccm的H2的气体。
17.如权利要求10～16中任一项所述的电子器件材料的制造方法，其中，所述衬底SiO2膜的氮化在室温～700℃的温度下进行。
18.如权利要求10～17中任一个所述的电子器件材料的制造方法，其中，所述衬底SiO2膜的氮化在10～3000mTorr的压力下进行。
19.如权利要求10～18中任一项所述的电子器件材料的制造方法，其中，所述氮化等离子体在0.5～4W/cm2的输出下形成。
20.一种电子器件材料的制造方法，其特征在于，包括在至少包含O2以及稀有气体的处理气体的存在下，采用通过具有多个缝隙的平面天线部件的微波照射产生的等离子体，在以Si为主要成分的被处理基体的表面形成衬底氧化膜(SiO2膜)的工序；在至少包含N2以及稀有气体的处理气体的存在下，采用通过具有多个缝隙的平面天线部件的微波照射产生的氮化等离子体，氮化所述衬底SiO2膜表面的工序；以及把具有所述SiO2膜或者表面氮化的衬底SiO2膜(SiON膜)的被处理基体在层形成气体的存在下加热，在所述SiO2膜或者SiON膜上形成电极层的工序。
21.如权利要求20所述的电子器件材料的制造方法，其中，所述电极层是由多晶硅或者非晶硅或者SiGe构成的电极层。
22.如权利要求20或者21所述的电子器件材料的制造方法，其中，所述电子器件是半导体器件。
23.如权利要求20～22中任一项所述的电子器件材料的制造方法，其中，所述电极层是栅电极。
24.如权利要求20～23中任一项所述的电子器件材料的制造方法，其中，所述层形成气体是SiH4、压力为20.0～40Pa(150～300mTorr)、温度为570～650℃，形成的栅电极由多晶硅构成。
25.如权利要求20～23中任一项所述的电子器件材料的制造方法，其中，所述层形成气体是SiH4、压力为20.0～66.7Pa(150～500mTorr)、温度为520～570℃，形成的栅极由非晶硅构成。
26.如权利要求20～23中任一项所述的电子器件材料的制造方法，其中，所述层形成气体是GeH4/SiH4＝10/90～60/40％的混合气体、压力为20～60Pa、温度为460～560℃，形成的栅电极由SiG构成。
全文摘要
一种采用SiO
文档编号H01L21/318GK1860596SQ0280399
公开日2006年11月8日 申请日期2002年1月22日 优先权日2001年1月22日
发明者菅原卓也, 中西敏雄, 尾﨑成则, 松山征嗣, 村川惠美, 多田吉秀 申请人:东京毅力科创株式会社