专利名称：介质谐振器和介质滤波器的制作方法
技术领域：
本发明涉及介质谐振器和介质滤波器，其可用于构成数百MHz到数个GHz微波段的谐振回路。具体地讲，本发明涉及一种介质谐振器和一种介质滤波器，可以实现介质滤波器或类似器件小型化以及减少其损耗。
为了实现介质滤波器的小型化，有必要减少谐振器(谐振电极)的尺寸。
通常，谐振电极的开口端形成电容。例如，如图6和7所示，介质滤波器100具有介质基体104，其中多个介质层(S1到S9，见图7)层叠在一起，进行烧结，然后形成一个整体。接着，至少在介质基体104的两个主表面上形成接地电极102。介质滤波器100包括分别设置在介质基体104上的两组谐振器(第一和第二谐振器106A，106B)。谐振器106A，106B分别包括两个层叠在一起的谐振电极108A1，108A2和108B1，108B2。介质层沿层叠方向位于各谐振电极之间。
另外，对于谐振电极108A1，108A2和108B1，108B2分别设置了位于垂直方向上的三个内层接地电极112A1，112A2，112A3和112B1，112B2，112B3。谐振电极108A1，108A2和108B1，108B2的开口端设置在位于垂直方向上的三个内层接地电极112A1，112A2，112A3和112B1，112B2，112B3之间。
换句话，谐振电极108A1，108A2和108B1，108B2的开口端和内层接地电极112A1，112A2，112A3和112B1，112B2，112B3之间形成电容，使滤波器通频带的频率降低和使尺寸变小。
为了滤波器通频带进一步向低频侧移动和减小介质滤波器的尺寸，在图8所示的介质滤波器100中，增加了谐振器106A，106B的谐振电极108A1，108A2，...，108An和108B1，108B2...，108Bn的数量并沿介质层的叠层方向设置。内层接地电极112A1，112A2...，112An和112B1，112B2...112Bn分别设置在各谐振电极108A1，108A2，...，108An和108B1，108B2，...，108Bn的开口端之间。
然而，如果谐振电极108A1，108A2，...，108An和108B1，108B2，...，108Bn只是简单地叠放，谐振电极108A1，108B1和108An，108Bn的短路端部接近设置在两个主表面的接地电极102。其结果是空载Q值下降。
另外，如果谐振电极108A1，108A2....，108An和108B1，108B2，...，108Bn只是简单地叠放，还有必要另外设置耦合-调整电极120(见图7)所需的空间，以调整谐振器106A、106B之间的耦合程度；还要有输入电极122和输出电极124所需的空间，以便各谐振电极106A，106B连接输入及输出端子。结果是，不可能实现介质滤波器100的小型化。
根据本发明，提出了一种介质谐振器，其包括介质基体和在介质基体两个主表面上形成的接地电极；所述介质基体由多个介质层叠加而成，多个谐振电极层叠在介质基体上，介质层位于所述谐振电极之间，各所述谐振电极具有短路端部。其中，介质谐振器满足关系式0.03＜Lb/La＜0.5，假定La表示在所述介质基体的两个主表面形成的接地电极之间的距离；Lb表示最接近所述介质基体的一个主表面上形成的接地电极的短路端部到最接近所述介质基体的另一个主表面上形成的接地电极的短路端部之间的距离。
根据本发明的另一方面，提出一种介质滤波器，其包括介质基体和在介质基体两个主表面上形成的接地电极；介质基体由多个介质层叠加而成，复数个谐振器设置在所述介质基体上。其中，谐振器包括多个层叠的谐振电极，所述介质层位于谐振电极之间。介质滤波器满足关系式0.03＜Lb/La＜0.5，假定La表示在介质基体的两个主表面形成的接地电极之间的距离；Lb表示最接近介质基体的一个主表面上形成的接地电极的短路端部到最接近介质基体的另一个主表面上形成的接地电极的短路端部之间的距离。
首先，Lb/La和空载Q值之间的关系如下所述。当Lb/La位于0.15的附近，空载Q值趋于增加。但是当Lb/La超过0.15时，空载Q值大致上是下降。
因此，希望比值Lb/La处于0.03＜Lb/La＜0.5的范围，更希望比值Lb/La处于0.05＜Lb/La＜0.45，最希望其处于0.05＜Lb/La＜0.35的范围。当比值Lb/La处于0.05＜Lb/La＜0.45的范围，可以得到都是低损耗的介质谐振器和介质滤波器。
另外，多个谐振电极与介质层层叠在一起，介质层设置在电极之间，从而形成谐振器。因此，可以使滤波器的通频带进一步向低频侧移动和实现小型化。
如上所述，根据本发明的介质谐振器和介质滤波器可以实现介质滤波器的小型化和低损耗。
下面通过参考附图所作的介绍，对本发明的上述和其他的目的、特征和优点可有更清楚的了解。其中本发明的优选实施例通过说明性示例进行显示。
图1是根据本发明一个实施例的介质谐振器结构的纵向剖视图；图2是根据本发明一个实施例的介质滤波器结构的透视图；图3是根据本发明实施例的介质滤波器结构的分解透视图；图4是根据本发明实施例的介质滤波器结构的纵向剖视图；图5是说明Lb/la和空载Q值之间关系的图表；图6是说明性的现有技术的介质滤波器结构的纵向剖视图；图7是说明性的现有技术的介质滤波器结构的分解透视图；图8是具有许多叠放在一起的谐振电极的介质滤波器结构的纵向剖视图。
首先，如图1所示，根据本发明实施例的介质谐振器10具有包括多个介质层的介质基体14，介质层叠放到一起，进行烧结，形成一个整体；和分别在介质基体14的两个主表面上形成的接地电极12a，12b。
介质基体14上层叠了多个谐振电极16，18，20(在图1所示的实施例中有三个)。介质层位于各谐振电极16，18，20之间。
特别地，在本发明的实施例中，介质谐振器满足关系式0.03＜Lb/La＜0.5，假定La表示在介质基体14的两个主表面形成的接地电极12a，12b之间的距离；Lb表示第一层谐振电极16的短路端部到第三层谐振电极20的短路端部之间的距离。
下面，将参考图2到图5，对根据本发明实施例的介质滤波器进行说明。其中介质滤波器50是由上面介绍的介质谐振器10组成。
根据本发明实施例的介质滤波器50具有包括多个介质层(S1到S9，见图3)的介质基体14，多个介质层叠放到一起，进行烧结，形成一个整体；和分别在介质基体14的两个主表面上形成的接地电极12a，12b。介质滤波器50包括两组设置在介质基体14上的谐振器(第一和第二谐振器10A，10B)。各谐振器10A，10B可包括三个层叠的谐振电极16A，18A，20A和16B，18B，20B，介质层在层叠方向上位于各谐振电极之间。
当各个谐振器10A，10B是四分之一波长谐振器时，接地电极12c(见图4)在介质基体14的谐振电极16A，18A，20A和16B，18B，20B面对的侧表面上形成，所以各个谐振电极16A，18A，20A和16B，18B，20B的端部与接地电极12c短路。
如图2所示，输入端子22在介质基体14的一侧表面上形成，输出端子24在另一侧表面上形成，绝缘区(介质基体14在这部分是暴露的)28，30分别设置在输入端子22和接地电极之间，以及输出端子24和接地电极之间。
另外，在这个实施例中，第一内层接地电极30A，30B分别在第一层谐振电极16A，16B的开口端和接地电极12a之间形成。第二内层接地电极32A，32B分别在第三层谐振电极20A，20B的开口端和接地电极12b之间形成。第一和第二内层接地电极30A，30B和32A，32B分别与介质基体14的侧表面上形成的接地电极12d(见图4)连接。
在这种结构设置中，各谐振器10A，10B的开口端通过第一和第二内层接地电极30A，30B，和32A，32B电容耦合到接地电极12a，12b。因此，可缩短谐振器10A，10B的电极长度。
介质滤波器50的设置将通过图3和图4进行特别的说明，介质基体14通过连续地叠放第一到第九介质层S1到S9形成。第一到第九介质层S1到S9各由一层或多层组成。
两个第一内层接地电极30A，30B在第三介质层S3的第一主表面上形成。用于调整第一和第二谐振器10A和10B之间耦合程度的耦合-调整电极34也在第三介质层S3的第一主表面上形成。
两个第一层谐振电极16A，16B在第四介质层S4的第一主表面上形成。两个第二层谐振电极18A，18B在第五介质层S5的第一主表面上形成。两个第三层谐振电极20A，20B在第六介质层S6的第一主表面上形成。
在第七介质层S7的第一主表面上设置通过电容连接第一谐振器10A和输入端子22(见图2)的输入电极36、通过电容连接第二谐振器10B和输出端子24(见图2)的输出电极38、和两个内层接地电极32A，32B。
如图4所示，假定La表示在介质基体14的两个主表面形成的接地电极12a，12b之间的距离，Lb表示第一层谐振电极16A，16B的短路端部到第三层谐振电极20A，20B的短路端部之间的距离。根据这个假定，滤波器应满足0.03＜Lb/La＜0.5。
另外，应当指出，Lb/La与空载Q值互相之间的关系在图5显示。可以理解空载Q值当Lb/La处于0.15附近时趋于增加，但当Lb/La超过0.15时空载Q值大体上是下降的。
希望空载Q值处于0.03＜Lb/La＜0.5的范围，更希望Lb/La值处于0.05＜Lb/La＜0.45，最希望处于0.05＜Lb/La＜0.35的范围。尤其是，当比值Lb/La处于0.05＜Lb/La＜0.45的范围，可以得到低损耗的介质谐振器10和低损耗的介质滤波器50。
另外多个谐振电极16A，18A，20A与介质层层叠在一起，介质层分别位于电极之间，从而形成谐振器10A。多个谐振电极16B，18B，20B与介质层层叠在一起，介质层分别位于电极之间，从而形成谐振器10B。因此，介质滤波器50的通频带可以进一步向低频侧移动，可以实现小型化。
如上所述，介质谐振器10和介质滤波器50可以实现介质滤波器和类似器件的小型化和低损耗。
在上面介绍的实施例中，本发明应用于具有两个谐振器10A，10B的介质滤波器50。在另外的方案中，本发明也可以应用于有三个或更多谐振器的滤波器。
在上面介绍的实施例中，各谐振器10A，10B分别包括三层谐振电极16A，18A，20A和16B，18B，20B。在可应用的方案中，介质滤波器可以由一层、二层、四层或更多层谐振电极组成。
当然，根据本发明的介质谐振器和介质滤波器并不限于上面所介绍的实施例，在不脱离本发明的基本特征或主要精神的情况下，本发明可以通过其他的方式来实施。
权利要求
1.一种介质谐振器，其包括介质基体(14)和在所述介质基体(14)两个主表面上形成的接地电极(12a，12b)；所述介质基体(14)由多个介质层叠加而成，多个谐振电极(16，18，20)层叠在所述介质基体(14)上，所述介质层位于所述谐振电极(16，18，20)之间，各所述谐振电极(16，18，20)具有短路端部；其中，所述介质谐振器满足关系式0.03＜Lb/La＜0.5，假定La表示在所述介质基体(14)的两个所述主表面形成的所述接地电极(12a，12b)之间的距离；Lb表示最接近所述介质基体(14)的一个所述主表面形成的所述接地电极(12a)的短路端部到最接近所述介质基体(14)的另一个所述主表面形成的所述接地电极(12b)的短路端部之间的距离。
2.一种介质滤波器，其包括介质基体(14)和在所述介质基体(14)两个主表面上形成的接地电极(12a，12b)；所述介质基体(14)由多个介质层叠加而成，复数个谐振器(10A，10B)设置在所述介质基体(14)上；其中，所述谐振器(10A，10B)包括多个层叠的谐振电极(16A，18A，20A，16B，18B，20B)，所述介质层位于所述谐振电极(16A，18A，20A，16B，18B，20B)之间；其中，所述介质滤波器满足关系式0.03＜Lb/La＜0.5，假定La表示在所述介质基体(14)的两个所述主表面形成的所述接地电极(12a，12b)之间的距离；Lb表示最接近所述介质基体(14)的一个所述主表面形成的所述接地电极(12a)的短路端部到最接近所述介质基体(14)的另一个所述主表面形成的所述接地电极(12b)的短路端部之间的距离。
全文摘要
一种介质滤波器(50)包括由多个介质层形成的介质基体(14)，介质层经层叠、烧结、形成一个整体。接地电极(12a，12b)在介质基体(14)的两个主表面上形成。两组谐振器(10A，10B)设置在介质基体上。滤波器应满足关系式0.03<Lb/La<0.5，假定La表示在介质基体(14)的上下表面形成的接地电极(12a，12b)之间的距离；Lb表示第一层谐振电极(16A)的短路端部到第三层谐振电极(20A)的短路端部之间的距离。
文档编号H01P1/205GK1434542SQ0310346
公开日2003年8月6日 申请日期2003年1月27日 优先权日2002年1月25日
发明者水谷靖彦, 阪太伸, 平井隆己, 门田和博, 水野和幸 申请人:日本碍子株式会社