专利名称：芯片模块的制作方法
技术领域：
本实用新型提供一种芯片模块，尤指一种多芯片模块，其上设置有熔丝窗。
背景技术：
多芯片封装(multi-chips-module，MCM)及多封装模块(multi-packages-module，MPM)技术可以减小最终封装件及系统的尺寸和重量、减少故障并提高可靠性、使用更短和负载更轻的信号线增加速度，因此随着航天电子、大型计算机系统甚至笔记型计算机的需求，渐渐由单芯片朝向多芯片发展，因此多芯片封装及多封装模块便逐渐进入市场中，但影响其发展的障碍莫过于芯片质量及测试合格芯片(Known Good Die，KGD)的取得，其是影响多芯片模块的产品质量，所以如何取得合格芯片及避免因不良芯片而报废芯片模块，即成为重要的课题。
请参阅图1，图1为公知技术的芯片模块，是多芯片封装，其封装结构为一基板10a及至少两芯片20a堆栈于该基板10a上，且导线21a连接于上述各芯片20a及该基板10a，并有封装材40a将上述各芯片20a封装于该基板10a上。
上述公知的芯片模块具有下列缺点1、公知的芯片模块中，因芯片难以全面测试老化筛选合格芯片(KnownGood Die，KGD)，使多芯片模块(multi-chips-module，MCM)及多封装模块(multi-packages-module，MPM)带来了不确定因素，因此当其中一个芯片为不良芯片时，即影响该芯片模块的功能。
2、公知的芯片模块中，当其中一个芯片为不良芯片时，该芯片模块即不能再利用而报废，因此造成生产成本增加。
发明内容
本实用新型的第一目的在于为克服上述现有技术的缺点而提供一种具有熔丝窗的芯片模块，避免因单一芯片质量而影响模块质量，因此降低生产成本及生产周期。
本实用新型的第二目的是提供一种具有熔丝窗的芯片模块，其借由切断不良芯片的导线组，以形成开路，因此恢复其它良好芯片的功能得以运作。
本实用新型的第三目的是提供一种具有熔丝窗的芯片模块及选择回路设计，其中切断不良芯片的回路，以形成开路的方法可使模块内其它的芯片正常运作。
本实用新型的第四目的是提供一种具有熔丝窗的芯片模块，其中借由断开切断不良芯片的导线，以便可使芯片模块具有部分利用性，因此降低芯片模块的报废量，以降低生产成本。
本实用新型的目的通过如下措施来实现一种芯片模块，包括一多芯片组，至少包含两个芯片；一导电线路组，包含多个导线，分别电连接于上述各芯片；其特征在于，该芯片模块还包括至少一熔丝窗，其设于该导电线路组上，所述导线可通过所述熔丝窗而外露。
所述的熔丝窗是设置于该导电线路组的上端面。
所述外露的导线是供电导线。
所述外露的导线是数据传输导线。
所述外露的导线与至少一芯片相连。
所述外露的导线与所有芯片相连。
所述芯片之间由所述导线通过熔丝窗相连，通过切断该导线而切断这两个芯片间的电连接。
所述芯片和与所述芯片电连接的外部组件之间由所述导线通过熔丝窗相连，通过切断该导线而切断该芯片与外部组件之间的电连接。
图1是公知的芯片模块剖视图；图2是本实用新型的芯片模块的第一实施例部分剖视立体图；
图3是本实用新型的芯片模块的第二实施例部分剖视立体图；图4是本实用新型的芯片模块的第三实施例立体图。
具体实施方式
请参阅图2所示，本实用新型是为一种具有熔丝窗的芯片模块，其包括多芯片组10、导电线路组20及熔丝窗40，且该多芯片组10电连接于该导电线路组20上，且熔丝窗40设置于该导电线路组20上，并借由该导电线路组20上选择回路设计，以通过熔丝窗40切断不良芯片的导线，以恢复良好芯片与外部组件电连接，或切断芯片间的电连接。
请参阅图2所示，该多芯片组10包含第一芯片11及第二芯片12，该导电线路组20包含多个导线，分别电连接于上述各芯片11，12，且封装体30密封该多芯片组10于该导电线路组20上，并使一熔丝窗40设置于该导电线路组20上端面，其中电连接于该第二芯片12的导线是通过熔丝窗40外露于外部，因此当该第二芯片12为瑕疵芯片时，即可通过该熔丝窗40切断该外露的导线，以断绝该第二芯片12与外部组件的电连接。
请参阅图3所示，其中该导电线路组20具有两个熔丝窗40，且该导电线路组20电连接于该第一芯片11及电连接于第二芯片12的导线皆分别通过上述各熔丝窗40外露于外部，因此当测出其中的第一芯片11或第二芯片12为不良芯片时，以便可通过熔丝窗40切断不良芯片的电连接导线，以断绝该多芯片组10中的不良芯片与外部组件电连接。
又，该外露于外部的导线可为供电导线，为电源(POWER)导线或接地(GROUND)导线，如此即可通过熔丝窗40切断该不良芯片的运作。另该外露于外部的导线是数据传输(I/O)导线，即可通过熔丝窗40切断该不良芯片的讯号传递。
请参阅图4所示，其中芯片模块包含第一芯片11、第二芯片12及第三芯片13，且封装于该导电线路组20上，其中第一芯片11、第二芯片12可为覆晶式的静态随机存取内存(SRAM)芯片，且第三芯片13可为覆晶式的图形(Grapher)处理芯片，且该导电线路组20上设置有熔丝窗40，且该第一芯片11及该第二芯片12电连接该第三芯片13的导线是分别通过上述各熔丝窗40外露于外部，因此即可通过熔丝窗40分别切断不良芯片的第一芯片11或第二芯片12的导线，以断绝该不良芯片与其它芯片间的电连接，以便可使芯片模块具有部分利用性，因此降低芯片模块的报废量，以降低生产成本。
综上所述，借由本实用新型的“具有熔丝窗的芯片模块”具有下列优点1、减少因单一芯片质量而影响模块质量的设计，因此降低生产成本及生产周期。
2、借由切断不良芯片的导线组，以形成开路，因此恢复其它良好芯片的功能得以运作。
3、切断不良芯片的回路，以形成开路的方法可使模块内其它的芯片正常运作。
4、借由断开切断不良芯片的导线，以便可使芯片模块具有部分利用性，因此降低芯片模块的报废量、以降低生产成本。
权利要求1.一种芯片模块，包括一多芯片组，至少包含两个芯片；一导电线路组，包含多个导线，分别电连接于上述各芯片；其特征在于，该芯片模块还包括至少一熔丝窗，其设于该导电线路组上，所述导线可通过所述熔丝窗而外露。
2.如权利要求1所述的芯片模块，其特征在于，所述的熔丝窗是设置于该导电线路组的上端面。
3.如权利要求1所述的芯片模块，其特征在于，所述外露的导线是供电导线。
4.如权利要求1所述的芯片模块，其特征在于，所述外露的导线是数据传输导线。
5.如权利要求1所述的芯片模块，其特征在于，所述外露的导线与至少一芯片相连。
6.如权利要求1所述的芯片模块，其特征在于，所述外露的导线与所有芯片相连。
7.如权利要求1所述的芯片模块，其特征在于，所述芯片之间由所述导线通过熔丝窗相连。
8.如权利要求1所述的芯片模块，其特征在于，所述芯片和与所述芯片电连接的外部组件之间由所述导线通过熔丝窗相连。
专利摘要本实用新型提供一种芯片模块，包括一多芯片组，至少包含两个芯片；一导电线路组，包含多个导线，分别电连接于上述各芯片；该芯片模块还包括至少一熔丝窗，设于该导电线路组上，所述导线可通过所述熔丝窗而外露；本实用新型的芯片模块通过设置供导线外露的熔丝窗，可切断不良芯片与其他部件间的电连接，使其它的芯片正常运作。
文档编号H01L23/52GK2629223SQ03264198
公开日2004年7月28日 申请日期2003年5月30日 优先权日2003年5月30日
发明者杨智安 申请人:威盛电子股份有限公司