光波导制造方法

文档序号:6807986阅读:180来源:国知局
专利名称:光波导制造方法
背景技术
本发明涉及集成光路的制造,更具体的,本发明涉及光波导制造的一种方法,它采用剥离而不是蚀刻使波导芯图形化。
基于所谓平面光波电路(PLCs)的产品能大大降低成本及光学器件的尺寸,同时又能提高性能。在这一领域值得注意的一个工作就是掺杂SiO2玻璃(参见M.Kawachi,Optical and Quantum Electronics 22(1990)391-416)。这些低掺杂玻璃波导结构体在导光方面与已知的硅光纤类似,因而具有类似的模场,因此芯片和标准单模光纤之间的耦合损失较低。
然而,这些低折射率对比玻璃结构体的内在缺点在于,光路中允许的最低曲率半径相当大,一般大于15mm。带有很多弯曲部位的器件通常很大,因此晶片上能排列的该种器件数量就很少,这样就不能节约成本。为了在大批量制造中更经济地制造光学器件,有必要提高器件的密度。


图1所示是采用示例性传统方法制造通道波导10的一些步骤。如图1a所示,首先提供硅衬底12,在硅衬底的上表面上沉积下包层14。图1b中,在此包层上面沉积芯层16。下包层14及芯层16可以通过各种方法沉积,例如火焰水解沉积法(FHD),化学气相沉积法(CVD),等离子体增强CVD法(PECVD),溶胶-凝胶法等。在PCT公告WO 99/54714中可以找到制造平面波导的高折射率对比材料的一个例子,其中SiON及SiO2分别用作芯层及覆层。
一个可选的实例包括一个下光学包层,该包层由具有合适折射率的透明材料衬底,例如在未掺杂熔凝石英衬底上的Ge掺杂SiO2芯组成。
下一步骤中(图1c),对芯层16退火。芯层退火后,在芯层16上涂覆光刻胶或金属掩模18(图1d)。采用光刻法(图1e)以及反应式离子蚀刻法(RIE)(图1f)形成所要的脊结构。按图1g所示,剥离掉光刻胶或金属掩模18。最后,图1h示出了上包层20的沉积。
如图1所示,传统的蚀刻过程要求很多步骤。RIE又特别费时。向RIE也会产生表面粗糙,从而导致所得通道波导的散射损耗。另外,传统的方法要求大量资金投入来提供必要的设备及过程。
由于传统蚀刻存在困难,已经尝试了集成电路制造的其他一些方法。然将这些方法用于光波导制造时也有问题,例如会产生撕裂或损坏。
仍然要求有一种更有效、更节约成本的方法来制造光波导。
发明概述本发明制造光波导设备的方法包括沉积下包层;直接在下包层上涂覆光刻胶层;将光刻胶层图形化产生通道;沉积芯层,此时芯层的第一部分沉积在通道内,第二部分覆盖在图形化光刻胶层上;除去图形化光刻胶层以及覆盖在图形化光刻胶层上的第二部分芯层;沉积上包层。
光波导可以是单模波导。下光学包层可以包括具有合适折射率的透明材料衬底。
下包层也可以包括例如在未掺杂熔凝石英上的Ge掺杂SiO2芯层,二氧化硅(SiO2),氟化镁,金刚石型玻璃(DLG);聚合物(丙烯酸酯,聚酰亚胺);氧氮化硅(SiON)以及混合有机/无机溶胶-凝胶材料或者硼掺杂或氟掺杂的SiO2。芯层的厚度可以在0.2微米至10微米之间,并包含0.2微米及10微米,其材料可以从下列材料中选取用钛,锆,锗,钽,铪,铒,磷,银,氮掺杂的二氧化硅或溅射的多组分玻璃。
本发明的一个实例中,芯层和包层之间的折射率差约为0.3%。芯层的厚度约为6.5微米,芯层和包层之间的折射率差约为0.5%。
使光刻胶层图形化的步骤可包括光刻法,沉积芯层的步骤则可包括等离子体增强化学气相沉积或溅射法。沉积也可以选择以下任意一种方法物理气相沉积(PVD),溅射,蒸发,电子束蒸发,分子束外延,脉冲激光沉积,火焰水解沉积(FHD),更优选的是化学气相沉积,它包括常压化学气相沉积(APCVD),低压化学气相沉积(LPCVD)以及等离子体增强化学气相沉积(PECVD)。
另外,本发明的方法可包括采用底切的方式蚀刻下包层。蚀刻下包层这一步可以包括在光刻胶层图形化之后使用各相同性或各向异性蚀刻剂的步骤。
同时,本发明的方法可包括提供在其上面要沉积下包层的衬底基层。衬底基层可以是硅、石英或多组分玻璃。本发明的方法还包括对光波导退火这一步骤。
一个特定实例中,包层包括SiO2,芯层包括掺杂Ge,P,Ti或N的SiO2。
示意图简要说明图1是制造通道光波导传统方法的步骤示意图。
图2是本发明制造通道光波导方法的步骤示意图。
图3是第二个实例的步骤示意图。
图4是本发明SiO2/SiON/SiO2/Si波导结构体的示意图。
图5是本发明用第一剥离法形成的示例性波导脊的光学显微图。
图6是本发明用第一剥离法形成的示例性波导脊的光学显微图。
图7是本发明用第一剥离法形成的示例性波导芯脊的扫描电镜(SEM)显微图。
图8是是本发明用第一剥离法形成的示例性波芯层脊的扫描电镜(SEM)显微图。
图9是测量根据本发明制造的6.5μm波导通道的单模输出强度。
图10是本发明用第一剥离法形成的示例性波导芯层脊的光学显微图。
图11是本发明用第二剥离法形成的示例性波导脊的光学显微图。
图12是本发明用第二剥离法形成的示例性波导芯层脊的光学显微图。
图13是本发明用第二剥离法形成的示例性波导芯层脊的光学显微图。
图14是本发明用第三剥离法形成的示例性波导脊的光学显微图。
图15是本发明用第三剥离法形成的示例性波导芯层脊的光学显微图。
图16本发明用第三剥离法形成的示例性波导芯层脊的光学显微图。
发明详细说明图2显示了根据本发明制造通道波导的一个示例新方法的各个步骤。采用剥离而不是蚀刻技术使波导芯层图形化。这种新方法可以大大缩短加工时间,减少加工步骤并提高制造量及质量,从而降低芯片成本。这种新工艺还可以广泛用于各种高折射率对比材料及低折射率对比材料,制造光学集成电路器件。
图2g及图4是根据本发明制造的示例性通道波导。图2g中,波导100包括衬底112,下包层114,芯层116,上包层120。通过数字模型可以设计芯层、下包层、上包层以及任何附加层的合适组成及厚度。一种有名的波导模型技术叫做“转移矩阵法”(参见Guided-Wave Optoelectronics,Theodor Tamir(Ed.),2ndEdition,Springer-Verlag)。另外,也可以使用商业波导模型工具,这些工具包括从加拿大安大略省,渥太华的OptiWave公司的OptiWaveOptiBPM。图4显示的方法一个示例性光学芯片300,该芯片具有按本发明方法制造的SiON通道波导。该通道波导包括位于Si(100)晶片衬底312上的折射率n=1.48,厚度为6.5μm的SiO2下包层314。芯层316包括厚度为1.2μm,折射率n为1.6922的SiON。上包层320包括厚度为6.5μm,折射率n为1.48的SiO2。
此示例性制造过程从图2a开始,与图1a相似。提供硅衬底晶片112,例如Si(100),在硅衬底112的上表面上沉积下包层114。可选用的衬底材料包括石英或者多组分玻璃。合适的包层材料包括SiON,SiO2,氟化镁,金刚石型玻璃(DLG);聚合物(丙烯酸酯,聚酰亚胺);硅氧氮(SiON);混合有机/无机溶胶-凝胶材料或者是硼掺杂或氟掺杂的SiO2,以及其它合适的本领域常见的材料。
包层114可以采用本领域熟知的方法沉积,例如火焰水解沉积(FHD),化学气相沉积(CVD),等离子体增强CVD(PECVD),溶胶-凝胶或真空蒸发等方法。
在一个特定示例性方法中,采用SiO2作为下包层。采用反应器(例如由牛津仪器集团的成员,Bristol BS494AP UK制造的商业化产品Plasmalab μp),通过PECVD工艺沉积下包层,参数如下沉积温度300℃SiH4流量3sccmN2O流量100sccm沉积压力50mTorrRF功率(13.56MHz)200W上述参数可以得到折射率为1.48的包层。可以根据下包层所要求的厚度来改变沉积时间。
在本发明示例性方法的下一步中,如图2b所示,直接在包层上施加光刻胶层118。这一步与图1b所示的传统步骤中沉积芯层16不同。在一个示例性实例中,带有下包层114的硅晶片112旋转涂覆以光刻胶层,例如正性Shipley 1818(可以从Marlborough,MA 01752,USA的Shipley Company购买)。本方法中也可以使用其它正负性光刻胶层。
如图2c所示,通过传统的方法,例如曝光及显影将光刻胶层118图形化,在下包层上得到图形化的光刻胶层。图形化形成通孔117,通孔117露出了部分下包层114。
图2d显示了在图形化的光刻胶层118上沉积芯层116的过程。在一示意性实例中,通过PECVD工艺,在图形化的光刻胶层上沉积SiON芯层,参数如下沉积温度80℃
SiH4流量8sccmN2O流量20sccm沉积压力50mTorrRF功率(13.56MHz)200W采用上述参数得到厚度为1.2μm,折射率为1.6922的SiON膜芯层116。将SiON选为芯层的例子,因为它的折射率可以在很宽的范围内调节(n=1.46-2.00),这样就可以为集成光路设计提供很大的自由度。可选材料包括高折射率对比材料例如Si3N4,Ti-,Zr-,Hf-或Ta掺杂的SiO2,合适的铁电材料,钛、锆、锗、钽、铪、铒、磷、银或氮掺杂的SiO2或者溅射的多组分玻璃,例如镧-铝-锆酸盐系统(“LAZ”)。
图2e显示了剥离光刻胶层118的过程。沉积了芯层116之后,在光刻胶层剥离器中剥离光刻胶层118。剥离工艺除去了位于光刻胶层118上芯层116的一部分,只留下位于通道通孔117内部的芯层116部分。
传统工艺一般避免采用剥离工艺制造光波导。采用传统的剥离过程如溅射剥离波导材料得到较厚的波导材料层所需时间很长(几小时或超过10小时)。在长时间的溅射过程中,光刻胶层被等离子体交联,因此要不破坏底层而除去光刻胶层就十分困难。
与此不同,本发明的实例采用PECVD工艺,该工艺能快速沉积(波导材料一般需要10至60分钟),同时过程温度低。这样就可以避免光刻胶层交联,因此可以剥离除去光刻胶层。
如图5及6所示,可以形成不同的波导脊117(成对的2,2.5,3,3.5,4直至8.5μm以及15,25,50,100μm)。图7所示是根据本发明的过程方法的5μm芯脊116的SEM截面图。可以理解,通过本发明的剥离方法可以得到很光滑的侧壁。
可以按图2f所示将芯层116退火。最后,按图2g所示,在下包层114与芯层116上沉积包括与下包层114相同或相似材料的上包层120。在一个特定实例中,上包层120包括SiO2,通过PECVD过程,采用与下包层114相同或相似的参数沉积上包层120使其达到5.4μm厚度。图8是根据本发明方法的5mm波导通道的上包层生长轮廓的SEM截面图。
图9所示是根据本发明制造的示例性6.5μm波导通道的单模输出强度。通道的芯脊宽度小于8.5μm时,在1550nm处为单模,SiON波导结构体如图4所示,脊宽大于8.5μm则是多模波导。传播损耗测量值约为2.85dB/cm,属于沉积SiON薄膜的正常值。
除去光刻胶层会引起沉积图象化层的边缘撕裂。为了克服这个问题,光刻胶层可以具有“反斜面”。图3显示了本发明一个示例性过程的步骤,该过程中,光刻胶层图形化时对其进行底切。图3a至图3c所显示的步骤与图2a至2c所显示的步骤类似。在硅晶片212上沉积下包层214。接着在下包层214上沉积光刻胶层218,并对光刻胶层图形化形成通道217。
如图3d所示,本实例的不同之处在于,将底切通道219蚀刻到包层214中。一般而言,很难得到底切的光刻胶层图案,因为光刻胶层图案的边缘在底部和顶部是圆的,这些边缘往往易于顶切而不是底切(即光刻胶层边缘的斜面经常在错误的方向)。
图10是对应于图3d中所示截面示意图的照片。使用本发明方法在该步骤中所采用的示例性参数。通过PECVD在Si晶片212上沉积8μm厚的SiO2包层214。在SiO2包层214上以4000rpm速率涂覆光刻胶层,包括光刻胶例如Shipley 1818,至厚度约为1.9μm。在105摄氏度将光刻胶层218固化30分钟,接着与金属掩模一起暴露在能量密度约为182mJ/cm2的光线下。在MF319显影剂中显影30秒,并在去离子水中充分冲洗,光刻胶层218的图形化就完成了。
接着采用下列参数在下包层214的暴露部分进行各向同性蚀刻缓冲HF1∶6(HF∶NH4F)蚀刻时间5分钟蚀刻速率100nm/min也可以使用各向异性蚀刻剂。采用上述参数,在SiO2上获得0.5μm的蚀刻深度(参见信道217)是有蚀刻形貌特征219。
现在看图3e,接着在光刻胶层218及下包层214暴露部分上沉积芯层216。图11是通过PECVD法在蚀刻区域217以及光刻胶层218上沉积的2.5μmSiON芯层216的照片。
如图3f所示,光刻胶层218与覆盖在光刻胶层的脊上的芯层216那部分被一起除去。图12所示是除去光刻胶层之后的SiON波导芯脊216。已经成功的说明,通过底切方式的剥离过程可以制造厚度超过3μm的芯层。因此,可以将该工艺用于低折射率对比材料。
最后,如图3h所示,在芯脊216及下包层214上沉积上包层220。图13所示是通过PECVD方法在芯层上沉积的8μm上包层的实例。下包层214与上包层220的折射率都是1.46,而芯脊216的折射率为1.55。通过目前的PECVD方法可以得到很好的SiO2阶梯覆盖。
本发明的方法可以用来制造各种光波导。在图14至16所显示的另一个实例中,采用硅衬底312。在衬底312上沉积3μm的热氧化SiO2包层314。以4000rpm速率在SiO2包层314上涂覆包括合适光刻胶例如AZ4400(Clariant Corporation,Business Unit Electronic Materials,70Meister Avenue,Somerville,NJ 08876)的光刻胶层318,涂覆厚度约为4.5μm。将光刻胶层318在110℃固化200秒,接着与金属掩模一起暴露在能量密度为280mJ/cm2的光线下。在显影剂如AZ 400K(Clariant Corporation,Business Unit Electronic Materials,70MeisterAvenue,Somerville,NJ 08876)中进行60秒钟显影,并在去离子水中充分冲洗后,所示的光刻胶层的图形化就完成了。
接着按下列参数对包覆层进行各向同性蚀刻缓冲HF1∶6(HF∶NH4F)蚀刻时间20分钟蚀刻速率75nm/min采用上述参数得到的SiO2蚀刻深度为1.5μm。试看图15,在图2所示的蚀刻区域以及光刻胶上,使用商购的平行板电容耦合等离子体反应器(从PlasmaTherm,Inc.of St.Petersburg,Florida购买)沉积5μm厚的金刚石型玻璃(DLG)316与硅。在沉积过程中将晶片放在一通电的电极上,DLG按下列条件沉积四甲基硅烷流量50sccmO2流量200sccm沉积压力97mTorrRF功率(13.56MHz)600瓦沉积时间100分钟要理解的是,由于采用方向沉积法,在光刻胶的侧壁上没有沉积多少DLG材料。
图16所示是除去光刻胶后的DLG波导芯脊316。采用本发明底切方式的剥离过程可以制造超过5μm厚的芯层。能形成更深的芯脊的能力可以使本发明的工艺用于低折射率对比材料。
本发明的方法比传统方法减少了步骤,降低了制造时间。使用本发明可以大大提高光波导的制造量及质量,因此可以降低器件成本,并且使波导器件用于对成本考虑较多的应用。
根据本发明制造的波导可以用于各种光路中,例如Mach-Zehnder干涉计,热-光开关,阵列波导光栅,定向耦合器或波导布拉格光栅滤光器。其它应用包括有源波导器件,包括从光电材料制造的波导。光电材料的例子包括电极化(poled)玻璃。
本领域的技术人员可以理解,本发明可以用于制造各种不同的光学结构体。尽管参考一些优选的实例说明了本发明,在不背离本发明的范围的条件下,也可以用其它方式来实现本发明。因此,应当理解,这里说明的实例只是作为示意性例子使用,而不会限制本发明的范围。根据本发明的范围可以作出各种变化和修改。
权利要求
1.制造光波导器件的方法,包括以下步骤a.沉积下包层;b.在下包层上直接涂覆光刻胶层;c.将光刻胶层图形化形成通道;d.沉积芯层,此时芯层的第一部分沉积在通道内,第二部分覆盖在图形化的光刻胶层上;e.除去图形化光刻胶层以及覆盖在图形化光刻胶层上的第二部分芯层;f.沉积上包层。
2.如权利要求1所述的方法,其特征在于,所述光波导是单模波导。
3.如权利要求1所述的方法,底披光学覆层由具有合适折射率的透明材料衬底组成。
4.如权利要求3所述的方法,下包层包括在未掺杂熔凝石英衬底上的Ge掺杂SiO2芯层。
5.如权利要求1所述的方法,芯层与包层之间的折射率差约为0.3%。
6.如权利要求1所述的方法,芯层的厚度在0.2微米至10微米之间,并包含0.2微米及10微米在内。
7.如权利要求1所述的方法,其特征在于,芯层的厚度约为6.5微米,芯层与包层之间的折射率差约为0.5%。
8.如权利要求1所述的方法,其特征在于,使光刻胶层图案化的步骤包括用光刻过程。
9.如权利要求1所述的方法,其特征在于,沉积芯层的步骤是等离子体增强化学气相沉积或溅射。
10.如权利要求1所述的方法,进一步包括以底切光刻胶的方式蚀刻下包层。
11.如权利要求10所述的方法,蚀刻下包层的步骤包括在对光刻胶从图案化之后使用各向异性蚀刻剂。
12.如权利要求1所述的方法,其特征在于,沉积步骤包括以下方法之一物理气相沉积(PVD),溅射,蒸发,电子束蒸发,分子束外延,脉冲激光沉积,火焰水解沉积(FHD),较优选的是化学气相沉积,它包括常压化学气相沉积(APCVD),低压化学气相沉积(LPCVD)以及等离子体增强化学气相沉积(PECVD)。
13.如权利要求1所述的方法,进一步包括提供沉积下包层的衬底基层,该衬底基层包括硅,石英或多组分玻璃。
14.如权利要求1所述的方法,进一步包括在除去光刻胶层后对芯层及下包层进行退火处理。
15.如权利要求1所述的方法,进一步包括对光波导进行退火处理的步骤。
16.如权利要求1所述的方法,下包层的材料从以下材料中选出二氧化硅(SiO2),氟化镁,金刚石型玻璃(DLG);聚合物(丙烯酸酯,聚酰亚胺);氧氮化硅(SiON)以及混合有机/无机溶胶-凝胶材料或者是硼掺杂或氟掺杂的SiO2。
17.如权利要求1所述的方法,芯层材料选自以下材料之一钛,锆,锗,钽,铪,铒,磷,银,氮掺杂的二氧化硅或溅射的多组分玻璃。
18.如权利要求1所述的方法,覆层包括SiO2,芯层包括掺杂Ge,P,Ti或N的SiO2。
19.如权利要求1所述的方法,光刻胶是正性光刻胶或负性刻胶。
20.如权利要求1所述的方法,使光刻胶层图形化的步骤包括对光刻胶层采用光刻方法或使用电子束平版印刷法。
21.如权利要求1所述的方法,使光刻胶层图形化的步骤包括图形化形成许多通孔用来容纳一阵列光波导。
22.根据权利要求1所述方法制造的分光器。
23.根据权利要求1所述方法制造的包括波导的光路。
24.一种有源波导器件,包括由光电材料制备的波导,该光电材料用权利要求1所述的方法进行了图形化。
25.根据权利要求1所述的方法制造的波导。
全文摘要
根据本发明制造光波导器件的方法,包括沉积下包层(114);在下包层上直接涂覆光刻胶层(118);将光刻胶层图形化形成通道(117);沉积芯层(116),此时芯层的第一部分沉积在通道内,第二部分覆盖在经图形化的光刻胶层上;除去图形化光刻胶层以及覆盖在图形化光刻胶层上的第二部分芯层;沉积上包层(120)。
文档编号H01S3/17GK1729415SQ200380107032
公开日2006年2月1日 申请日期2003年11月6日 优先权日2002年12月24日
发明者张俊颖, B·J·盖茨, J·K·拉森, B·J·科克, T·L·史密斯 申请人:3M创新有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1